JPH07297685A - ２のｎ乗の長さの擬似乱数系列の発生装置 - Google Patents
２のｎ乗の長さの擬似乱数系列の発生装置Info
- Publication number
- JPH07297685A JPH07297685A JP31732494A JP31732494A JPH07297685A JP H07297685 A JPH07297685 A JP H07297685A JP 31732494 A JP31732494 A JP 31732494A JP 31732494 A JP31732494 A JP 31732494A JP H07297685 A JPH07297685 A JP H07297685A
- Authority
- JP
- Japan
- Prior art keywords
- value
- sequence
- mask
- output
- comparison value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0007—Code type
- H04J13/0022—PN, e.g. Kronecker
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
- G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
- G06F2207/581—Generating an LFSR sequence, e.g. an m-sequence; sequence may be generated without LFSR, e.g. using Galois Field arithmetic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
- G06F2207/583—Serial finite field implementation, i.e. serial implementation of finite field arithmetic, generating one new bit or trit per step, e.g. using an LFSR or several independent LFSRs; also includes PRNGs with parallel operation between LFSR and outputs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】擬似乱数系列の生成器(Linear Sequence Shift
Register, LSSR)の生成多項式から擬似乱数系列(Pseud
o-Ranctom Noise Sequence,擬似乱数Sequence)を現在の
位置から任意のオフセットの移動値程移すための擬似乱
数のマスク（擬似乱数Mask)値を生成する新たな方式
と、この方式を利用した擬似乱数系列の発生装置に関す
る。 【構成】擬似乱数系列から希望する位置に一つのビット
を添加させて２N長さの擬似乱数系列(maximal length l
inear sequnce)を生成させるために現在の擬似乱数のマ
スク値と移動しようとするオフセット移動値から直ちに
擬似乱数のマスク値を求め、これと同時に擬似乱数のマ
スク値に相応する比較値を生成させることによって究極
的に願う移動値程移動された１周期が２N長さをもつ擬
似乱数系列を発生させる擬似乱数系列の発生装置を提供
する。
Register, LSSR)の生成多項式から擬似乱数系列(Pseud
o-Ranctom Noise Sequence,擬似乱数Sequence)を現在の
位置から任意のオフセットの移動値程移すための擬似乱
数のマスク（擬似乱数Mask)値を生成する新たな方式
と、この方式を利用した擬似乱数系列の発生装置に関す
る。 【構成】擬似乱数系列から希望する位置に一つのビット
を添加させて２N長さの擬似乱数系列(maximal length l
inear sequnce)を生成させるために現在の擬似乱数のマ
スク値と移動しようとするオフセット移動値から直ちに
擬似乱数のマスク値を求め、これと同時に擬似乱数のマ
スク値に相応する比較値を生成させることによって究極
的に願う移動値程移動された１周期が２N長さをもつ擬
似乱数系列を発生させる擬似乱数系列の発生装置を提供
する。
Description
【０００１】
【産業上の利用分野】本発明は、移動通信の分野に関す
るもので、より具体的には拡散帯域の通信システム（sp
read spectrum communication system）から通信信号の
直接的な系列の拡散のために使用されることができる擬
似乱数コード系列（pseudorandom noise code sequenc
e）を発生させるための２のN乗の長さの擬似乱数系列
（pseudorandom noise sequence）の発生装置（Power-o
f-Two Length Pseudorandom NoiseSequence Genarator)
に関するものである。
るもので、より具体的には拡散帯域の通信システム（sp
read spectrum communication system）から通信信号の
直接的な系列の拡散のために使用されることができる擬
似乱数コード系列（pseudorandom noise code sequenc
e）を発生させるための２のN乗の長さの擬似乱数系列
（pseudorandom noise sequence）の発生装置（Power-o
f-Two Length Pseudorandom NoiseSequence Genarator)
に関するものである。
【０００２】
【従来の技術】コード分割の多重接近（code Division
Multiple Access:以下、“ＣＤＭＡ”と略称する。）の
拡散帯域の移動通信のシステムから移動局の一番重要な
機能の中の一つは拡散された通信信号と拡散帯域信号の
同期を合わせて拡散の前の信号に復号して出す機能を列
挙することができる。
Multiple Access:以下、“ＣＤＭＡ”と略称する。）の
拡散帯域の移動通信のシステムから移動局の一番重要な
機能の中の一つは拡散された通信信号と拡散帯域信号の
同期を合わせて拡散の前の信号に復号して出す機能を列
挙することができる。
【０００３】ＣＤＭＡ移動通信のシステムからは移動局
が基地局から送られる拡散帯域信号と同期を取ることが
できるようにするために１周期の長さが２15（３２，７
６８）チップ（chips)であるパイロット（pilot)の擬似
乱数系列の信号を使用する。
が基地局から送られる拡散帯域信号と同期を取ることが
できるようにするために１周期の長さが２15（３２，７
６８）チップ（chips)であるパイロット（pilot)の擬似
乱数系列の信号を使用する。
【０００４】即ち、パイロットの擬似乱数系列の信号は
ディジタル信号のバンド幅の拡散（band-width spreadi
ng）のための拡散信号として使用される。この擬似乱数
系列の信号は同期を合わせるための位相基準（phase re
ference)として提供されるばかりでなく、ハンドオフ
（handoff)時に基地局間の信号の強さを比較する手段と
して使用される場合もある。
ディジタル信号のバンド幅の拡散（band-width spreadi
ng）のための拡散信号として使用される。この擬似乱数
系列の信号は同期を合わせるための位相基準（phase re
ference)として提供されるばかりでなく、ハンドオフ
（handoff)時に基地局間の信号の強さを比較する手段と
して使用される場合もある。
【０００５】各基地局は同一のコードを使用するForwar
d CDMA channelを区分するためにパイロットの擬似乱数
系列のタイムオフセット（time offset)を使用する。即
ち、基地局のそれぞれは相互に相異なオフセット値をも
つ。
d CDMA channelを区分するためにパイロットの擬似乱数
系列のタイムオフセット（time offset)を使用する。即
ち、基地局のそれぞれは相互に相異なオフセット値をも
つ。
【０００６】したがって、ＣＤＭＡ移動通信のシステム
から移動局が基地局から送られる信号に対する同期を合
せ、セル（cell）の境界をへるとき前記移動局が他のオ
フセット値をもつ基地局からの信号に迅速に適応してそ
れを受信するためには、何よりも前記移動局から願うタ
イミングによって容易に擬似乱数系列（pseudorandomno
ise：以下、ＰＮと略称する。）を移動させることがで
きるＰＮ系列の発生装置が必要である。
から移動局が基地局から送られる信号に対する同期を合
せ、セル（cell）の境界をへるとき前記移動局が他のオ
フセット値をもつ基地局からの信号に迅速に適応してそ
れを受信するためには、何よりも前記移動局から願うタ
イミングによって容易に擬似乱数系列（pseudorandomno
ise：以下、ＰＮと略称する。）を移動させることがで
きるＰＮ系列の発生装置が必要である。
【０００７】換言すると、ＰＮ系列の発生装置は通常的
に直接系列の拡散帯域通信のシステムから信号の送受信
時に信号の同期を合わせるために使用される。ＣＤＭＡ
移動通信のシステムから信号の送受信時には、擬似乱数
系列を利用して信号を拡散帯域（Spread Spectrum)に符
号化するとか復号化するが、各基地局にはオフセットが
相互に異なるＰＮ系列がそれぞれ割当されるようにして
各基地局のＰＮ系列がそれぞれ区分されることができる
ようにすることによって各基地局は周波数を再び使用す
ることができて許容された周波数の帯域内から多い加入
者を受容することができるようになる。
に直接系列の拡散帯域通信のシステムから信号の送受信
時に信号の同期を合わせるために使用される。ＣＤＭＡ
移動通信のシステムから信号の送受信時には、擬似乱数
系列を利用して信号を拡散帯域（Spread Spectrum)に符
号化するとか復号化するが、各基地局にはオフセットが
相互に異なるＰＮ系列がそれぞれ割当されるようにして
各基地局のＰＮ系列がそれぞれ区分されることができる
ようにすることによって各基地局は周波数を再び使用す
ることができて許容された周波数の帯域内から多い加入
者を受容することができるようになる。
【０００８】ＣＤＭＡシステム等のような直接系列の拡
散帯域の通信システムからＰＮ系列は通常に線形系列の
シフトレジスター（Linear Sequence Shifter Registe
r：以下、“ＬＳＳＲ”と略称する。）によって生成さ
れる。
散帯域の通信システムからＰＮ系列は通常に線形系列の
シフトレジスター（Linear Sequence Shifter Registe
r：以下、“ＬＳＳＲ”と略称する。）によって生成さ
れる。
【０００９】前記ＬＳＳＲ、即ち、ＰＮ系列の生成器
は、Ｎ−ステージ（stage)シフトレジスタと、それに付
加的に構成され、ＰＮ系列をプログラムする幾つかの排
他的ＯＲゲート（exclusive OR gate)とから構成され
る。
は、Ｎ−ステージ（stage)シフトレジスタと、それに付
加的に構成され、ＰＮ系列をプログラムする幾つかの排
他的ＯＲゲート（exclusive OR gate)とから構成され
る。
【００１０】前記排他的ＯＲゲートの位置は、発生可能
な系列の中のある一つの系列が発生されることを順に決
定する回路の生成多項式（defining polynomial of cir
cuit）によって決定される。
な系列の中のある一つの系列が発生されることを順に決
定する回路の生成多項式（defining polynomial of cir
cuit）によって決定される。
【００１１】Ｎ−ステージの発生器に対しては、総て２
N-1−１個の多項式が存在し、これらの中の一部（約１
０％程度）のみが最大可能の長さ（maximal length seq
uence)を生成する。
N-1−１個の多項式が存在し、これらの中の一部（約１
０％程度）のみが最大可能の長さ（maximal length seq
uence)を生成する。
【００１２】例えば、ステージと最大可能の多項式（ma
ximal polynomial）をもつＰＮ系列の生成器は３２，７
６７ビット（bits）。またはチップ（chips)（周波数）
の長さの系列を生成する。
ximal polynomial）をもつＰＮ系列の生成器は３２，７
６７ビット（bits）。またはチップ（chips)（周波数）
の長さの系列を生成する。
【００１３】ＣＤＭＡ拡散帯域の移動通信システムから
通常的に使用されているパイロットＰＮ系列は位相によ
り、次のような多項式から生成される。
通常的に使用されているパイロットＰＮ系列は位相によ
り、次のような多項式から生成される。
【００１４】＜同相（in-phase）系列＞
【００１５】
【数１】 ＰI（Ｘ）＝１＋Ｘ5＋Ｘ7＋Ｘ8＋Ｘ9＋Ｘ13＋Ｘ15 （式１） ＜４位相（quadrature−phase)系列＞
【００１６】
【数２】 ＰQ（Ｘ）＝１＋Ｘ3＋Ｘ4＋Ｘ5＋Ｘ6＋Ｘ10＋Ｘ11＋Ｘ12＋Ｘ15（式２） 上記多項式の中で、特に（式１）に該当するＰＮ系列の
生成器は図３に図示のようにステージＬＳＳＲから構成
される。図３に示す回路は、１６個のＤフリップフロッ
プ３１１〜３２６と、３ステートバファ３３０〜３５
０，３６１〜３６９と、インバータ３５１と、排他的Ｏ
Ｒゲート３８０〜３８４と、ＡＮＤゲート３８５とを備
える。
生成器は図３に図示のようにステージＬＳＳＲから構成
される。図３に示す回路は、１６個のＤフリップフロッ
プ３１１〜３２６と、３ステートバファ３３０〜３５
０，３６１〜３６９と、インバータ３５１と、排他的Ｏ
Ｒゲート３８０〜３８４と、ＡＮＤゲート３８５とを備
える。
【００１７】このようなステージＬＳＳＲから生成させ
るＰＮ系列の１周期の長さは２15-1（３２，７６７）チ
ップ（chips)、またはビット（bits）である。
るＰＮ系列の１周期の長さは２15-1（３２，７６７）チ
ップ（chips)、またはビット（bits）である。
【００１８】ＰＮ系列の発生器を実際に構成することに
おいて一般的に２N −１の系列の長さは、この数（即
ち、１，３，５，７，１５，３１，…，２５５，５１
１，…，３２７６７，…，２N −１）の大部分が因数を
もっていない素数であるため、その適用が適合していな
い。
おいて一般的に２N −１の系列の長さは、この数（即
ち、１，３，５，７，１５，３１，…，２５５，５１
１，…，３２７６７，…，２N −１）の大部分が因数を
もっていない素数であるため、その適用が適合していな
い。
【００１９】このことが、ＰＮチップ率（pseudorandom
noise chip rate）に比べ低い率で動作されるシステム
に同期させることを難くしている。
noise chip rate）に比べ低い率で動作されるシステム
に同期させることを難くしている。
【００２０】実際的な例において、１秒の当りの９６０
０ビットのデータ変調率（data modulation rate）に対
しては１．２２８８ＭＨｚのＰＮ系列率（pseudorandom
noise sequence rate）が要求される。
０ビットのデータ変調率（data modulation rate）に対
しては１．２２８８ＭＨｚのＰＮ系列率（pseudorandom
noise sequence rate）が要求される。
【００２１】情報ビット（information bit)はＰＮ系列
と排他的ＯＲされ、その結果は伝送のためのＲＦキャリ
アに２位相変調（２−phase modulation）される。
と排他的ＯＲされ、その結果は伝送のためのＲＦキャリ
アに２位相変調（２−phase modulation）される。
【００２２】これをもって、情報ビットの当りの１２８
チップのＰＮが提供される。他の動作モードにおいて
は、ＰＮ率は同一であるが、データ率（デ−タ伝送速
度）が１秒の当り４８００（または、情報ビット当り２
５６ＰＮチップ）と減少される。
チップのＰＮが提供される。他の動作モードにおいて
は、ＰＮ率は同一であるが、データ率（デ−タ伝送速
度）が１秒の当り４８００（または、情報ビット当り２
５６ＰＮチップ）と減少される。
【００２３】即ち、（２N−１）長さをもつＰＮ系列が
実際に拡散帯域のシステムに適用されるときは、特に各
種のデータ率が使用される場合には、信号を同期させる
ことが困難である。
実際に拡散帯域のシステムに適用されるときは、特に各
種のデータ率が使用される場合には、信号を同期させる
ことが困難である。
【００２４】ＰＮ系列の反復に対するデータ変調は同期
されることが望ましいであるが、ＰＮ系列が７，３，そ
して１５１のみを素因数としてもつ３２７６７（即ち、
２15−１）の長さからなるとしたら、そのときのＰＮコ
ードの反復の間隔と上記の説明の二つのデータ率はＰＮ
系列の毎１２８または２５６反復の間隔からのみ一致さ
れるであろう。
されることが望ましいであるが、ＰＮ系列が７，３，そ
して１５１のみを素因数としてもつ３２７６７（即ち、
２15−１）の長さからなるとしたら、そのときのＰＮコ
ードの反復の間隔と上記の説明の二つのデータ率はＰＮ
系列の毎１２８または２５６反復の間隔からのみ一致さ
れるであろう。
【００２５】このような一致は，毎３．４秒、または
６．８秒毎に発生され、その外には発生されない。
６．８秒毎に発生され、その外には発生されない。
【００２６】このような事実とみるとき、ＰＮ系列の長
さは多重データ率（multiple datarates)のためのＰＮ
コードの反復の間隔からの一致の頻度がもっと大きくな
るようにする２Nになるようにすることが大変望ましい
ということが分る。
さは多重データ率（multiple datarates)のためのＰＮ
コードの反復の間隔からの一致の頻度がもっと大きくな
るようにする２Nになるようにすることが大変望ましい
ということが分る。
【００２７】このために、米国のQualcomm社はＵＳＰ
５，２２８，０５４号を通じてＣＤＭＡ拡散帯域の移動
通信のシステムに使用するための２N 長さをもつＰＮ系
列を生成するＰＮ系列の発生装置を開示しているが、そ
の詳細な構成は図１４に図示されている。
５，２２８，０５４号を通じてＣＤＭＡ拡散帯域の移動
通信のシステムに使用するための２N 長さをもつＰＮ系
列を生成するＰＮ系列の発生装置を開示しているが、そ
の詳細な構成は図１４に図示されている。
【００２８】図１４を参照して、従来のＰＮ系列の発生
装置は大別すると（２N−１）長さのＰＮ系列を生成す
るＬＳＳＲ（１０）とＮビット比較器２０と、二つのＤ
−フリップフロップ２１，２２と、インバータ２４と、
ＮＡＮＤゲート２６およびＡＮＤゲート２８から構成さ
れ、前記ＬＳＳＲ（１０）からのＰＮ系列の出力内の所
定のビット位置に一つの付加ビットを挿入するための系
列伸張回路（sequencelengthening circult)および、マ
スク回路３０と、Ｄ−フリップフロップ４０，５８、マ
ルチプレクサー４２、２進カウンター４８、比較器５
２、論理ゲート４４，４６，５０，５４，５６から構成
され、ＰＮ出力を所定の移動値程移動させる乱数系列の
移動回路から構成される。
装置は大別すると（２N−１）長さのＰＮ系列を生成す
るＬＳＳＲ（１０）とＮビット比較器２０と、二つのＤ
−フリップフロップ２１，２２と、インバータ２４と、
ＮＡＮＤゲート２６およびＡＮＤゲート２８から構成さ
れ、前記ＬＳＳＲ（１０）からのＰＮ系列の出力内の所
定のビット位置に一つの付加ビットを挿入するための系
列伸張回路（sequencelengthening circult)および、マ
スク回路３０と、Ｄ−フリップフロップ４０，５８、マ
ルチプレクサー４２、２進カウンター４８、比較器５
２、論理ゲート４４，４６，５０，５４，５６から構成
され、ＰＮ出力を所定の移動値程移動させる乱数系列の
移動回路から構成される。
【００２９】この技術においてはＰＮ系列内に１４個の
‘０’が連続（これは系列の１周期の毎に一度のみ発生
される。）された後に一つの‘０’を追加して２15（＝
３２，７６８）の長さをもつＰＮ系列を生成した後に、
それをシステムとして使用している。
‘０’が連続（これは系列の１周期の毎に一度のみ発生
される。）された後に一つの‘０’を追加して２15（＝
３２，７６８）の長さをもつＰＮ系列を生成した後に、
それをシステムとして使用している。
【００３０】この場合には１２００，２４００，９６０
０ｂｐｓ等の多数のデータ率を適用してもデータと拡散
信号との間の周期が容易に行なわれる。
０ｂｐｓ等の多数のデータ率を適用してもデータと拡散
信号との間の周期が容易に行なわれる。
【００３１】
【発明が解決しようとする課題】しかし、このような従
来の装置はＰＮ系列の出力内に一つの付加ビットの挿入
のための比較器２０の入力が‘０…０１００’と固定さ
れてあって、２進カウンター４８とオフセット比較器５
２および其他の論理ゲートが必要して回路の構成が複雑
になる。
来の装置はＰＮ系列の出力内に一つの付加ビットの挿入
のための比較器２０の入力が‘０…０１００’と固定さ
れてあって、２進カウンター４８とオフセット比較器５
２および其他の論理ゲートが必要して回路の構成が複雑
になる。
【００３２】また、この装置は多量のメモリーを占有す
るＰＮマスクlookup tableを予め作成して置かなければ
ならないので、システムの運営上の効率が低下されてし
まう欠陥をもっている。
るＰＮマスクlookup tableを予め作成して置かなければ
ならないので、システムの運営上の効率が低下されてし
まう欠陥をもっている。
【００３３】本発明の目的は、１周期が２のN乗の長さ
（maximal length linear sequence）のＰＮ系列を生成
させることができるＰＮ系列の発生装置を提供すること
にある。
（maximal length linear sequence）のＰＮ系列を生成
させることができるＰＮ系列の発生装置を提供すること
にある。
【００３４】本発明の他の目的は、２のN乗の長さのＰ
Ｎ系列を発生させる装置のハードウェアの構成を簡略に
することにある。
Ｎ系列を発生させる装置のハードウェアの構成を簡略に
することにある。
【００３５】本発明のまた他の目的は２のN乗の長さの
ＰＮ系列の出力を、希望するチップ程シフトさせるため
のマスク値と比較値とを計算して一度のクロック信号に
応答してＰＮ系列を所定の移動値程移動させることにあ
る。
ＰＮ系列の出力を、希望するチップ程シフトさせるため
のマスク値と比較値とを計算して一度のクロック信号に
応答してＰＮ系列を所定の移動値程移動させることにあ
る。
【００３６】
【課題を解決するための手段】このような目的を達成す
るための本発明の特徴によると、希望するタイミングの
ＰＮ系列を発生させるために、現在のＰＮマスク値と移
動しようとするオフセット移動値とから直ちに新たなＰ
Ｎマスク値を求め、これと同時にマスク値に相応する比
較値を計算して出すことによって究極的に、希望する移
動値程移動された１周期が２のN乗の長さをもつＰＮ系
列を生成させる。
るための本発明の特徴によると、希望するタイミングの
ＰＮ系列を発生させるために、現在のＰＮマスク値と移
動しようとするオフセット移動値とから直ちに新たなＰ
Ｎマスク値を求め、これと同時にマスク値に相応する比
較値を計算して出すことによって究極的に、希望する移
動値程移動された１周期が２のN乗の長さをもつＰＮ系
列を生成させる。
【００３７】本発明は、システムクロック信号に同期さ
れて動作し、ロードエネイブル信号によって初期のＬＳ
ＳＲステート入力を受け入れてから、系列イネーブル信
号によってシフト動作を遂行してＰＮ系列を生成するＰ
Ｎ生成手段（１００）と、前記ＰＮ生成手段の出力を一
つの入力として受け入れ、他の一つの入力として比較値
を受け入れてから、前記二つの入力が同一であるかを比
較して、その結果を示す所定の信号を出力する比較手段
（２００）と、前記ＰＮ生成手段の出力とＰＮマスクデ
ータを受け入れてマスキングして出力するマスク手段
（３００）と、前記システムクロック信号およびシステ
ムイネーブル信号に応答して動作され、前記ＰＮ生成手
段の出力と前記比較値とを比較して前記比較値と同一で
あるとき、前記ＰＮ生成手段の出力値を１周期遅延させ
て所定のビット位置に１ビットの‘０’が追加されるよ
うにするビット付加手段を備える２のN乗の長さの擬似
乱数系列の発生装置において（ここで、Ｎは０でない正
の整数）、シフトクロック信号に同期されて動作し、ロ
ード信号によって初期のＰＮマスク値を受け入れてか
ら、所定のオフセット値に対応される前記ＰＮマスクデ
ータに変換して出力するＰＮマスク変換手段（４００）
と、シフトクロック信号に同期されて動作し、前記ロー
ド信号によってＮビットの初期の比較値を受け入れてか
ら、前記ＰＮマスクデータに相応する比較値に変換して
前記比較手段の一つの入力として提供する比較値の変換
手段（５００）とを備え、前記ビット付加手段は、前記
比較手段の出力を入力（Ｄ）として受け入れて出力する
Ｄ−フリップフロップ（１１０）と、前記Ｄ−フリップ
フロップ（１１０）の出力（Ｑ）に入力が連結されるイ
ンバータ（１２０）と、前記インバータ（１２０）の出
力を一つの入力として受け入れ、他の一つの入力として
はシステムイネーブル信号を受け入れて論理積演算して
前記系列イネーブル信号として前記ＰＮ生成手段に提供
するＡＮＤゲート（１３０）とを備え、前記ＰＮマスク
変換手段と前記比較値の変換手段とは、所定のＮ×Ｎ変
換行列を使用して前記ＰＮマスクデータと前記変換され
た比較値とをそれぞれ求める。
れて動作し、ロードエネイブル信号によって初期のＬＳ
ＳＲステート入力を受け入れてから、系列イネーブル信
号によってシフト動作を遂行してＰＮ系列を生成するＰ
Ｎ生成手段（１００）と、前記ＰＮ生成手段の出力を一
つの入力として受け入れ、他の一つの入力として比較値
を受け入れてから、前記二つの入力が同一であるかを比
較して、その結果を示す所定の信号を出力する比較手段
（２００）と、前記ＰＮ生成手段の出力とＰＮマスクデ
ータを受け入れてマスキングして出力するマスク手段
（３００）と、前記システムクロック信号およびシステ
ムイネーブル信号に応答して動作され、前記ＰＮ生成手
段の出力と前記比較値とを比較して前記比較値と同一で
あるとき、前記ＰＮ生成手段の出力値を１周期遅延させ
て所定のビット位置に１ビットの‘０’が追加されるよ
うにするビット付加手段を備える２のN乗の長さの擬似
乱数系列の発生装置において（ここで、Ｎは０でない正
の整数）、シフトクロック信号に同期されて動作し、ロ
ード信号によって初期のＰＮマスク値を受け入れてか
ら、所定のオフセット値に対応される前記ＰＮマスクデ
ータに変換して出力するＰＮマスク変換手段（４００）
と、シフトクロック信号に同期されて動作し、前記ロー
ド信号によってＮビットの初期の比較値を受け入れてか
ら、前記ＰＮマスクデータに相応する比較値に変換して
前記比較手段の一つの入力として提供する比較値の変換
手段（５００）とを備え、前記ビット付加手段は、前記
比較手段の出力を入力（Ｄ）として受け入れて出力する
Ｄ−フリップフロップ（１１０）と、前記Ｄ−フリップ
フロップ（１１０）の出力（Ｑ）に入力が連結されるイ
ンバータ（１２０）と、前記インバータ（１２０）の出
力を一つの入力として受け入れ、他の一つの入力として
はシステムイネーブル信号を受け入れて論理積演算して
前記系列イネーブル信号として前記ＰＮ生成手段に提供
するＡＮＤゲート（１３０）とを備え、前記ＰＮマスク
変換手段と前記比較値の変換手段とは、所定のＮ×Ｎ変
換行列を使用して前記ＰＮマスクデータと前記変換され
た比較値とをそれぞれ求める。
【００３８】すなわち、本発明の装置は、２Nの長さの
ＰＮ系列を生成させるためのＰＮ系列の生成手段と、Ｐ
Ｎ系列の出力を願うオフセット移動値程移動させるため
に入力されるオフセット移動値に相応にマスク値を変換
させるＰＮマスク変換手段と、変換されたマスク値とＰ
Ｎ系列の出力のマスキングを遂行するマスク手段と、Ｐ
Ｎ系列の出力内の願う位置に一つの付加ビットを挿入す
るための比較値を変換させる比較値の変換手段と、変換
された比較値とＰＮ系列の生成手段の出力を受け入れて
比較して二つの入力が同一であるかの可否を示す信号を
出力する比較手段と、遅延手段とから構成される。
ＰＮ系列を生成させるためのＰＮ系列の生成手段と、Ｐ
Ｎ系列の出力を願うオフセット移動値程移動させるため
に入力されるオフセット移動値に相応にマスク値を変換
させるＰＮマスク変換手段と、変換されたマスク値とＰ
Ｎ系列の出力のマスキングを遂行するマスク手段と、Ｐ
Ｎ系列の出力内の願う位置に一つの付加ビットを挿入す
るための比較値を変換させる比較値の変換手段と、変換
された比較値とＰＮ系列の生成手段の出力を受け入れて
比較して二つの入力が同一であるかの可否を示す信号を
出力する比較手段と、遅延手段とから構成される。
【００３９】
【作用】ＰＮ生成手段（１００）は、システムクロック
信号に同期されて動作し、ロードエネイブル信号によっ
て初期のＬＳＳＲステート入力を受け入れてから、系列
イネーブル信号によってシフト動作を遂行してＰＮ系列
を生成する。
信号に同期されて動作し、ロードエネイブル信号によっ
て初期のＬＳＳＲステート入力を受け入れてから、系列
イネーブル信号によってシフト動作を遂行してＰＮ系列
を生成する。
【００４０】ＰＮマスク変換手段と比較値の変換手段と
は、クロック信号が一度加えられることによってＰＮ系
列の出力を１チップ（１chip）移動させるためのマスク
値を生成させることができるとともに、これと同時にＰ
Ｎマスク値に相応する新たな値に比較値を変換させるの
で、移動されたＰＮ系列の出力内の希望する位置に
‘０’を挿入することを可能にする。
は、クロック信号が一度加えられることによってＰＮ系
列の出力を１チップ（１chip）移動させるためのマスク
値を生成させることができるとともに、これと同時にＰ
Ｎマスク値に相応する新たな値に比較値を変換させるの
で、移動されたＰＮ系列の出力内の希望する位置に
‘０’を挿入することを可能にする。
【００４１】比較手段（２００）は、ＰＮ生成手段の出
力を一つの入力として受け入れ、他の一つの入力として
比較値の変換手段から出力された比較値を受け入れてか
ら、前記二つの入力が同一であるかを比較して、その結
果を示す所定の信号を出力する。
力を一つの入力として受け入れ、他の一つの入力として
比較値の変換手段から出力された比較値を受け入れてか
ら、前記二つの入力が同一であるかを比較して、その結
果を示す所定の信号を出力する。
【００４２】ビット付加手段は、システムクロック信号
およびシステムイネーブル信号に応答して動作され、前
記ＰＮ生成手段の出力と比較値の変換手段から出力され
た比較値とを比較して前記比較値と同一であるとき、前
記ＰＮ生成手段の出力値を１周期遅延させて所定のビッ
ト位置に１ビットの‘０’が追加されるようにする。マ
スク手段（３００）は、ＰＮ生成手段の出力とＰＮマス
クデータを受け入れてマスキングして出力する。
およびシステムイネーブル信号に応答して動作され、前
記ＰＮ生成手段の出力と比較値の変換手段から出力され
た比較値とを比較して前記比較値と同一であるとき、前
記ＰＮ生成手段の出力値を１周期遅延させて所定のビッ
ト位置に１ビットの‘０’が追加されるようにする。マ
スク手段（３００）は、ＰＮ生成手段の出力とＰＮマス
クデータを受け入れてマスキングして出力する。
【００４３】本発明によると、１周期が２のN乗の長さ
のＰＮ系列を生成させることができ、ＰＮ系列を、一度
のクロック信号に応答してＰＮ系列を所定の移動値程移
動させることが可能になる。
のＰＮ系列を生成させることができ、ＰＮ系列を、一度
のクロック信号に応答してＰＮ系列を所定の移動値程移
動させることが可能になる。
【００４４】
【実施例】いま、添付の図面を参照しながら本発明に対
して詳細に記述する。
して詳細に記述する。
【００４５】本発明によるＰＮ系列の発生装置の構成と
その作用について望ましい実施例を通じて次に詳細に説
明する。
その作用について望ましい実施例を通じて次に詳細に説
明する。
【００４６】ＰＮ系列の発生装置からマスク値を変える
とＰＮ系列の生成器（ＬＳＳＲ）の出力に対して任意の
値程の移動されたＰＮ系列をマスク回路の出力として得
ることができることはよく知られている事実である。
とＰＮ系列の生成器（ＬＳＳＲ）の出力に対して任意の
値程の移動されたＰＮ系列をマスク回路の出力として得
ることができることはよく知られている事実である。
【００４７】もし、ＰＮ系列を願うオフセット量程に移
動しようとするとき、このためのＰＮマスク値のみ容量
に計算して出すことができるとしたら、他の操作なしに
もＰＮマスク値の変換のみによって移動されたＰＮ系列
の出力を得ることができるであろう。
動しようとするとき、このためのＰＮマスク値のみ容量
に計算して出すことができるとしたら、他の操作なしに
もＰＮマスク値の変換のみによって移動されたＰＮ系列
の出力を得ることができるであろう。
【００４８】このような点に着眼して、本発明によるＰ
Ｎ系列の発生装置は図１に図示のような構成を成してい
る。
Ｎ系列の発生装置は図１に図示のような構成を成してい
る。
【００４９】図１を参照して、本発明のＰＮ系列の発生
装置はシステムクロック信号（ＳＹＳ＿ＣＬＫ）に同期
されて動作し、ロードイネーブル信号（インバートＬＯ
ＡＤＥＮ、以下、インバート信号をＩＮＶ ＬＯＡＤ
ＥＮのように示す）によって初期のＬＳＳＲロードステ
ート信号（ＬＳＳＲ＿ＬＯＡＤ＿ＳＴＡＴＥ）を受け入
れてから、系列イネーブル信号（ＳＥＱ＿ＥＮ）によっ
てシフト動作を遂行してＰＮ系列を生成するＰＮ生成器
１００と、前記ＰＮ生成器１００の出力（ＬＳＳＲ＿Ｓ
ＴＡＴＥ）を一つの入力として受け入れ、他の一つの入
力として比較値（ＣＯＭＰ＿ＯＵＴ）を受け入れてか
ら、前記二つの入力が同一であるかを比較してその結果
を示す所定の信号を出力する比較器２００と、前記シス
テムクロック信号（ＳＹＳ＿ＣＬＫ）に同期されて比較
器２００の出力を入力（Ｄ）として受け入れて出力する
Ｄ−フリップフロップ１１０と、このＤ−フリップフロ
ップ１１０の出力（Ｑ）に入力が連結されるインバータ
１２０と、このインバータ１２０の出力を一つの入力と
して受け入れ、他の一つの入力としてはシステムイネー
ブル信号（ＳＹＳＴＥＭ＿ＥＮ）を受け入れて論理積演
算（ANDing）して前記系列イネーブル信号（ＳＥＱ＿Ｅ
Ｎ）として前記ＰＮ生成器１００に提供するＡＮＤゲー
ト１３０と、前記ＰＮ生成器１００の出力（ＬＳＳＲ＿
ＳＴＡＴＥ）とＰＮマスクデータ（ＰＮＭＡＳＫ）を受
け入れてマスキング（masking)して出力するマスク回路
３００と、前記シフトクロック信号（ｓｈｉｆｔ＿ｃｌ
ｋ）に同期されて動作し、前記ロード信号（ＩＮＶ Ｌ
ＯＡＤ）によって初期のＰＮマスク値を受け入れてか
ら、所定のオフセット値に対応される前記ＰＮマスクデ
ータ（ＰＮＭＡＳＫ）に変換して出力するＰＮマスク変
換器４００と、シフトロック信号（ｓｈｉｆｔ＿ｃｌ
ｋ）に同期されて動作し、ロード信号（ＩＮＶ ＬＯＡ
Ｄ）によってＮビットの初期の比較値を受け入れてか
ら、前記ＰＮマスクデータ（ＰＮＭＡＳＫ）に相応する
値（ＣＯＭＰ＿ＯＵＴ）に変換して前記比較器２００の
一つの入力として提供する比較値の変換器５００とを備
える。
装置はシステムクロック信号（ＳＹＳ＿ＣＬＫ）に同期
されて動作し、ロードイネーブル信号（インバートＬＯ
ＡＤＥＮ、以下、インバート信号をＩＮＶ ＬＯＡＤ
ＥＮのように示す）によって初期のＬＳＳＲロードステ
ート信号（ＬＳＳＲ＿ＬＯＡＤ＿ＳＴＡＴＥ）を受け入
れてから、系列イネーブル信号（ＳＥＱ＿ＥＮ）によっ
てシフト動作を遂行してＰＮ系列を生成するＰＮ生成器
１００と、前記ＰＮ生成器１００の出力（ＬＳＳＲ＿Ｓ
ＴＡＴＥ）を一つの入力として受け入れ、他の一つの入
力として比較値（ＣＯＭＰ＿ＯＵＴ）を受け入れてか
ら、前記二つの入力が同一であるかを比較してその結果
を示す所定の信号を出力する比較器２００と、前記シス
テムクロック信号（ＳＹＳ＿ＣＬＫ）に同期されて比較
器２００の出力を入力（Ｄ）として受け入れて出力する
Ｄ−フリップフロップ１１０と、このＤ−フリップフロ
ップ１１０の出力（Ｑ）に入力が連結されるインバータ
１２０と、このインバータ１２０の出力を一つの入力と
して受け入れ、他の一つの入力としてはシステムイネー
ブル信号（ＳＹＳＴＥＭ＿ＥＮ）を受け入れて論理積演
算（ANDing）して前記系列イネーブル信号（ＳＥＱ＿Ｅ
Ｎ）として前記ＰＮ生成器１００に提供するＡＮＤゲー
ト１３０と、前記ＰＮ生成器１００の出力（ＬＳＳＲ＿
ＳＴＡＴＥ）とＰＮマスクデータ（ＰＮＭＡＳＫ）を受
け入れてマスキング（masking)して出力するマスク回路
３００と、前記シフトクロック信号（ｓｈｉｆｔ＿ｃｌ
ｋ）に同期されて動作し、前記ロード信号（ＩＮＶ Ｌ
ＯＡＤ）によって初期のＰＮマスク値を受け入れてか
ら、所定のオフセット値に対応される前記ＰＮマスクデ
ータ（ＰＮＭＡＳＫ）に変換して出力するＰＮマスク変
換器４００と、シフトロック信号（ｓｈｉｆｔ＿ｃｌ
ｋ）に同期されて動作し、ロード信号（ＩＮＶ ＬＯＡ
Ｄ）によってＮビットの初期の比較値を受け入れてか
ら、前記ＰＮマスクデータ（ＰＮＭＡＳＫ）に相応する
値（ＣＯＭＰ＿ＯＵＴ）に変換して前記比較器２００の
一つの入力として提供する比較値の変換器５００とを備
える。
【００５０】前記Ｄ−フリップフロップ１１０と、イン
バータ１２０、および、ＡＮＤゲート１３０は、ＬＳＳ
Ｒステート値が変換された比較値（ＣＯＭＰ＿ＯＵＴ）
と同一であるとき、前記ＬＳＳＲステート値を１周期遅
延させて所定のビット位置（bit location）に１ビット
の‘０’を追加させる手段として作用する。
バータ１２０、および、ＡＮＤゲート１３０は、ＬＳＳ
Ｒステート値が変換された比較値（ＣＯＭＰ＿ＯＵＴ）
と同一であるとき、前記ＬＳＳＲステート値を１周期遅
延させて所定のビット位置（bit location）に１ビット
の‘０’を追加させる手段として作用する。
【００５１】本発明においては図２に図示のように構成
のＰＮ系列の発生装置を提案して願うオフセット移動値
程ＰＮ系列の出力を移動させるために現在の乱数マスク
値から新たなＰＮマスク値を生成する。図２において、
マスク回路３００は、Ｎ個のＡＮＤ回路２１０〜２１４
と、モジュロ−２加算器とを備える。
のＰＮ系列の発生装置を提案して願うオフセット移動値
程ＰＮ系列の出力を移動させるために現在の乱数マスク
値から新たなＰＮマスク値を生成する。図２において、
マスク回路３００は、Ｎ個のＡＮＤ回路２１０〜２１４
と、モジュロ−２加算器とを備える。
【００５２】図４は、ＰＮ系列の生成多項式が、（式
１）と同じであるときＰＮ系列を移動させるためのＰＮ
マスク値を生成するＰＮマスク変換器の実施例による回
路図である。図４に示す回路は、１６個のＤフリップフ
ロップ４１１〜４２６と、３ステートバファ４３０〜４
４４，４６０〜４７７と、インバータ４４５と、排他的
ＯＲゲート４８０〜４８４ととを備える。
１）と同じであるときＰＮ系列を移動させるためのＰＮ
マスク値を生成するＰＮマスク変換器の実施例による回
路図である。図４に示す回路は、１６個のＤフリップフ
ロップ４１１〜４２６と、３ステートバファ４３０〜４
４４，４６０〜４７７と、インバータ４４５と、排他的
ＯＲゲート４８０〜４８４ととを備える。
【００５３】この回路の特徴は、ただ一度のシフトロッ
ク信号（ｓｈｉｆｔ＿ｃｌｋ）のみを加えてＰＮマスク
値を変換させることによってＰＮ系列を１チップ移動さ
せることができるということである。
ク信号（ｓｈｉｆｔ＿ｃｌｋ）のみを加えてＰＮマスク
値を変換させることによってＰＮ系列を１チップ移動さ
せることができるということである。
【００５４】もし、両方向のシフトレジスター（bidire
ctional shift register）を使用して移動方向を逆にも
することができるとしたら、ＰＮ系列の出力の移動方向
を反対に設定することができる。
ctional shift register）を使用して移動方向を逆にも
することができるとしたら、ＰＮ系列の出力の移動方向
を反対に設定することができる。
【００５５】新たなＰＮマスク値と変換の前のＰＮマス
ク値の関係は下記のように表現されることができる。
ク値の関係は下記のように表現されることができる。
【００５６】
【数３】ｍi＝Ｍｍi-1 （式３） ここで、ＭはＮ×Ｎマスク変換行列、ｍi-1は変換の前
のＰＮマスクベクトル値、そしてｍiは新たに求めたマ
スクベクトル値を示す。
のＰＮマスクベクトル値、そしてｍiは新たに求めたマ
スクベクトル値を示す。
【００５７】このとき図４の回路はシフトモードに動作
させるとき、次の（式４）のようなマスク変換行列Ｍを
使用したＰＮマスク変換動作を遂行する回路に該当し、
（式３）のマスク値の変換演算は図８に図示するように
シフト動作に該当する。
させるとき、次の（式４）のようなマスク変換行列Ｍを
使用したＰＮマスク変換動作を遂行する回路に該当し、
（式３）のマスク値の変換演算は図８に図示するように
シフト動作に該当する。
【００５８】（式４）のようなＰＮマスク変換行列を利
用して図４に図示のように構成された変換回路４００は
図８に図示のように動作を遂行することによって変換さ
れたＰＮマスクデータ（ＰＮＭＡＳＫ）を得ることがで
きるようにする。
用して図４に図示のように構成された変換回路４００は
図８に図示のように動作を遂行することによって変換さ
れたＰＮマスクデータ（ＰＮＭＡＳＫ）を得ることがで
きるようにする。
【００５９】即ち、マスク変換回路４００をＮ回シフト
動作させることのみすれば、ＰＮ系列の出力をＮオフセ
ット値程移動させるためのＰＮマスク値が求められる。
動作させることのみすれば、ＰＮ系列の出力をＮオフセ
ット値程移動させるためのＰＮマスク値が求められる。
【００６０】もし、オフセット値が大きい場合には以後
に説明される本発明によるＰＮマスク値の計算方法を使
用して新たなＰＮマスク値を得ることができるので、迅
速な時間内にオフセット移動値程移されたＰＮ系列を得
ることができるようになる。
に説明される本発明によるＰＮマスク値の計算方法を使
用して新たなＰＮマスク値を得ることができるので、迅
速な時間内にオフセット移動値程移されたＰＮ系列を得
ることができるようになる。
【００６１】
【数４】 ００００１０１１１０００１０１ １００００００００００００００ ０１０００００００００００００ ００１００００００００００００ ０００１０００００００００００ ００００１００００００００００ ０００００１０００００００００ Ｍ＝００００００１００００００００ （式４） ０００００００１０００００００ ００００００００１００００００ ０００００００００１０００００ ００００００００００１００００ ０００００００００００１０００ ００００００００００００１００ ０００００００００００００１０ 図１に示す本発明によるＰＮ系列の発生装置においては
ＰＮ系列の出力から２進数‘０’が１４回連続に出た後
に、一つの２進数‘０’を挿入するために、比較値（Ｃ
ＰＭＰ＿ＯＵＴ）とＬＳＳＲステートを比較し、ＬＳＳ
Ｒステート値が比較値と同一になるとき、ＬＳＳＲステ
ートを一周期遅延させて１ビットの‘０’を追加させ
る。
ＰＮ系列の出力から２進数‘０’が１４回連続に出た後
に、一つの２進数‘０’を挿入するために、比較値（Ｃ
ＰＭＰ＿ＯＵＴ）とＬＳＳＲステートを比較し、ＬＳＳ
Ｒステート値が比較値と同一になるとき、ＬＳＳＲステ
ートを一周期遅延させて１ビットの‘０’を追加させ
る。
【００６２】このとき、比較値はＰＮマスク値により変
えられなければならないということは勿論である。
えられなければならないということは勿論である。
【００６３】もし、比較値が固定されているとＰＮ系列
を移動させるためにマスク値を変えるとき追加されるビ
ットがＰＮ系列の出力内の願う位置（０が１４回連続的
に出るとき）に挿入さない結果が招来される。
を移動させるためにマスク値を変えるとき追加されるビ
ットがＰＮ系列の出力内の願う位置（０が１４回連続的
に出るとき）に挿入さない結果が招来される。
【００６４】前記の言及の先行技術によるＰＮ系列の発
生装置においては比較値の値を固定させているので、移
動されたＰＮ系列の出力の願う位置に２進数‘０’を挿
入するために２進カタウター、２進オフセット比較器、
遅延器、そしてマルチプレクサー等の附加回路が必要で
あった。
生装置においては比較値の値を固定させているので、移
動されたＰＮ系列の出力の願う位置に２進数‘０’を挿
入するために２進カタウター、２進オフセット比較器、
遅延器、そしてマルチプレクサー等の附加回路が必要で
あった。
【００６５】その上に、従来のＰＮ系列の発生装置から
ＰＮ系列を効果的に移すためにはＬＳＳＲステートの初
期値をローディングするタイミング（ＬＯＡＤイネーブ
ル信号のタイミング）を調節するための別途のロジック
回路が必要である。
ＰＮ系列を効果的に移すためにはＬＳＳＲステートの初
期値をローディングするタイミング（ＬＯＡＤイネーブ
ル信号のタイミング）を調節するための別途のロジック
回路が必要である。
【００６６】本発明においては図８に示すような回路に
おける動作の遂行によってＰＮマスク値が変換されると
き、これに相応する比較値を図９に示すような回路を使
用して変換させることによって移動されたＰＮ系列から
も願う同一の位置に１ビットを挿入することが可能にな
った。図８においては、１５個のＤフリップフロップ８
０１〜８１５と、５つの排他的ＯＲゲート８８０〜８８
４とを備え、図９においては、１５個のＤフリップフロ
ップ９０１〜９１５と、５つの排他的ＯＲゲート９８０
〜９８４とを備える。
おける動作の遂行によってＰＮマスク値が変換されると
き、これに相応する比較値を図９に示すような回路を使
用して変換させることによって移動されたＰＮ系列から
も願う同一の位置に１ビットを挿入することが可能にな
った。図８においては、１５個のＤフリップフロップ８
０１〜８１５と、５つの排他的ＯＲゲート８８０〜８８
４とを備え、図９においては、１５個のＤフリップフロ
ップ９０１〜９１５と、５つの排他的ＯＲゲート９８０
〜９８４とを備える。
【００６７】そしてＬＳＳＲステートは全く考慮せず
に、現在のＰＮマスク値のみ知るとＰＮ系列の出力を任
意に移すことができるので、ＬＯＡＤイネーブル信号の
タイミングを調節するための回路は必要でないし、シス
テムの動作が開始されるとき任意の時間に一度のみＬＳ
ＳＲステートの初期値をloadingさせてやるとよい。
に、現在のＰＮマスク値のみ知るとＰＮ系列の出力を任
意に移すことができるので、ＬＯＡＤイネーブル信号の
タイミングを調節するための回路は必要でないし、シス
テムの動作が開始されるとき任意の時間に一度のみＬＳ
ＳＲステートの初期値をloadingさせてやるとよい。
【００６８】この比較値を変換する回路５００の具体的
な構成は図５に図示のようであるが、その構成は図３に
図示のＰＮ系列の生成器１００のそれと同一であること
が分る。
な構成は図５に図示のようであるが、その構成は図３に
図示のＰＮ系列の生成器１００のそれと同一であること
が分る。
【００６９】比較値の変換器５００はＰＮマスク変換器
４００と同様にＰＮ系列の出力を１チップ移動させるた
めにはＰＮマスク変換器４００と同時にクロック信号を
一度加えてやることのみで充分である。
４００と同様にＰＮ系列の出力を１チップ移動させるた
めにはＰＮマスク変換器４００と同時にクロック信号を
一度加えてやることのみで充分である。
【００７０】そしてオフセット移動値が大きい場合には
ＰＮマスク計算方式と同一の方式によって新たな比較値
を計算してマスク値のloadingと同時に計算された比較
値をloadingさせることによってオフセットの移動値程
移動された２N長さのＰＮ系列の出力を得ることができ
るようになる。
ＰＮマスク計算方式と同一の方式によって新たな比較値
を計算してマスク値のloadingと同時に計算された比較
値をloadingさせることによってオフセットの移動値程
移動された２N長さのＰＮ系列の出力を得ることができ
るようになる。
【００７１】よりよい理解を助けるために、例として、
図１０に図示のように生成多項式がＰ（Ｘ）＝１＋Ｘ3
＋Ｘ5である５−ステージＰＮ系列の生成器１００から
２5長さ、即ち最大可能の長さの線形系列のＰＮ系列を
作り出す図１のような構造のＰＮ系列の発生装置を説明
する。図１０においては、５個のＤフリップフロップ１
００１〜１００５と、排他的ＯＲゲート１０１０とを備
える。
図１０に図示のように生成多項式がＰ（Ｘ）＝１＋Ｘ3
＋Ｘ5である５−ステージＰＮ系列の生成器１００から
２5長さ、即ち最大可能の長さの線形系列のＰＮ系列を
作り出す図１のような構造のＰＮ系列の発生装置を説明
する。図１０においては、５個のＤフリップフロップ１
００１〜１００５と、排他的ＯＲゲート１０１０とを備
える。
【００７２】ここで、図１に示すＰＮマスク変換器４０
０にloadingされる初期値を‘００００１’に設定する
とＰＮ系列の出力はＬＳＳＲ基本出力に該当する。
０にloadingされる初期値を‘００００１’に設定する
とＰＮ系列の出力はＬＳＳＲ基本出力に該当する。
【００７３】このとき、比較値を‘００１００’に設定
するとＰＮ系列の出力から‘０’が４回連続的に出た後
に‘０’を一つ挿入して１周期の長さが３２（＝２5）
であるＰＮ系列を得ることができる。
するとＰＮ系列の出力から‘０’が４回連続的に出た後
に‘０’を一つ挿入して１周期の長さが３２（＝２5）
であるＰＮ系列を得ることができる。
【００７４】したがって、‘００００１’のＰＮマスク
値に相応する比較値は‘００１００’であるとすること
ができる。
値に相応する比較値は‘００１００’であるとすること
ができる。
【００７５】比較値はＰＮマスク値の変換により変換さ
れなければならないということは前述の言及のようであ
り、問題はＰＮマスク値の変換による比較値の変換法則
が何であるかということである。
れなければならないということは前述の言及のようであ
り、問題はＰＮマスク値の変換による比較値の変換法則
が何であるかということである。
【００７６】まず、ＰＮ系列を１チップ移動させるため
に現在のＰＮマスク値を変換させるマスク変換行列Ｍ1
は
に現在のＰＮマスク値を変換させるマスク変換行列Ｍ1
は
【００７７】
【数５】
【００７８】のように表現され、ＰＮマスク値の変換に
相応して比較値を変換させる行列Ｐ1は、
相応して比較値を変換させる行列Ｐ1は、
【００７９】
【数６】
【００８０】と表現される。
【００８１】ＰＮ系列の出力を１チップ移動させるため
のＰＮマスク値を生成させるためにｍi＝Ｍiｍi-1の演
算を遂行するとよいし、これは図１１のようなシフト動
作を一回遂行することと同一である。図１１において
は、５個のＤフリップフロップ１１０１〜１１０５から
なるシフトレジスタと、排他的ＯＲゲート１１１０とを
備える。
のＰＮマスク値を生成させるためにｍi＝Ｍiｍi-1の演
算を遂行するとよいし、これは図１１のようなシフト動
作を一回遂行することと同一である。図１１において
は、５個のＤフリップフロップ１１０１〜１１０５から
なるシフトレジスタと、排他的ＯＲゲート１１１０とを
備える。
【００８２】このとき、比較値ｃi＝Ｐ1ｃi-1の演算、
即ち図１４のようなシフト動作をＰＮマスク変換と同時
に遂行するとよい。
即ち図１４のようなシフト動作をＰＮマスク変換と同時
に遂行するとよい。
【００８３】図１１はＰＮマスク値と比較値を変換させ
るときのＰＮ系の列出力のタイミング図である。図１１
においては、５個のＤフリップフロップ１１０１〜１１
０５を備えるシフトレジスタと、排他的ＯＲゲート１１
１０とを備える。
るときのＰＮ系の列出力のタイミング図である。図１１
においては、５個のＤフリップフロップ１１０１〜１１
０５を備えるシフトレジスタと、排他的ＯＲゲート１１
１０とを備える。
【００８４】図１３において、シフトクロック（ｓｈｉ
ｆｔ＿ｃｌｋ）の信号によってＰＮマスク値が‘０００
０１’から‘１００００’と変えるときの比較値の出力
（ＣＯＭＰ＿ＯＵＴ）も‘００１００’の初期値から
‘０００１０’と変えており、これによりＰＮ系列の出
力が以前のＰＮ系列に比べ１チップ（１ｃｈｉｐ）移動
するようになり、移動されたＰＮ系列からも２進数
‘０’が４回連続に出た後に‘０’が成功的に挿入され
ることがみることができる。
ｆｔ＿ｃｌｋ）の信号によってＰＮマスク値が‘０００
０１’から‘１００００’と変えるときの比較値の出力
（ＣＯＭＰ＿ＯＵＴ）も‘００１００’の初期値から
‘０００１０’と変えており、これによりＰＮ系列の出
力が以前のＰＮ系列に比べ１チップ（１ｃｈｉｐ）移動
するようになり、移動されたＰＮ系列からも２進数
‘０’が４回連続に出た後に‘０’が成功的に挿入され
ることがみることができる。
【００８５】オフセットの移動値によるＰＮマスク値と
これに相応する比較値を列挙すると次の表１のようであ
る。
これに相応する比較値を列挙すると次の表１のようであ
る。
【００８６】本発明によるＰＮ系列の発生装置において
は必らずＰＮマスク値が変わるとき比較値も同時にＰＮ
マスク値に相応する値に変換されなければならない。
は必らずＰＮマスク値が変わるとき比較値も同時にＰＮ
マスク値に相応する値に変換されなければならない。
【００８７】
【表１】 ＰＮマスク値 比較値 ０ ‘００００１’（初期値） ‘００１００’（秒値） １ ‘１００００’ ‘０００１０’ ２ ‘０１０００’ ‘００００１’ ３ ‘００１００’ ‘１００１０’ ４ ‘１００１０’ ‘０１００１’ ５ ‘０１００１’ ‘１０１１０’ ６ ‘１０１００’ ‘０１０１１’ ７ ‘１１０１０’ ‘１０１１１’ ・ ・ ・ ・ ・ ・ ３０ ‘０００１０’ ‘０１０００’ ＰＮ系列を１チップずつ移動させずに一度に大きいオフ
セットの移動値程移動させようとするときはオフセット
値に該当する数のシフトクロック信号（ｓｈｉｆｔ＿ｃ
ｌｋ）を加えて移動させることは効率的ではないので、
現在のＰＮマスク値と比較値から直ちにオフセット値程
のＰＮ系列の出力を移動させるための新たなＰＮマスク
値と比較値を計算して出すことができる方法が存在しな
ければならない。
セットの移動値程移動させようとするときはオフセット
値に該当する数のシフトクロック信号（ｓｈｉｆｔ＿ｃ
ｌｋ）を加えて移動させることは効率的ではないので、
現在のＰＮマスク値と比較値から直ちにオフセット値程
のＰＮ系列の出力を移動させるための新たなＰＮマスク
値と比較値を計算して出すことができる方法が存在しな
ければならない。
【００８８】この演算はソフトウェアまたはハードウェ
アによって具現することができ、ここでは計算方式（ア
ルゴリズム）に対してのみ言及しようとする。
アによって具現することができ、ここでは計算方式（ア
ルゴリズム）に対してのみ言及しようとする。
【００８９】ＰＮ系列を１チップ移動させるための変換
行列（式５、式６）のみ知っているとこれらの行列から
出発してＰＮ系列を２チップ移動させるための変換行列
Ｍ2，Ｐ2を計算することができ、同様にＭ2，Ｐ2からＭ
4，Ｐ4，そしてＭ4，Ｐ4からＭ8，Ｐ8をそれぞれ計算す
ることができる。
行列（式５、式６）のみ知っているとこれらの行列から
出発してＰＮ系列を２チップ移動させるための変換行列
Ｍ2，Ｐ2を計算することができ、同様にＭ2，Ｐ2からＭ
4，Ｐ4，そしてＭ4，Ｐ4からＭ8，Ｐ8をそれぞれ計算す
ることができる。
【００９０】
【数７】
【００９１】
【数８】
【００９２】したがって、ＰＮマスク値と比較値の初期
値（現在値）のみ与えられると既に知っている変換行列
からＰＮ系列の出力をオフセットの移動値程移すための
新たなＰＮマスク値と比較値を計算して出すことができ
る。
値（現在値）のみ与えられると既に知っている変換行列
からＰＮ系列の出力をオフセットの移動値程移すための
新たなＰＮマスク値と比較値を計算して出すことができ
る。
【００９３】先に、例として上げた生成多項式がＰ
（Ｘ）＝１＋Ｘ3＋Ｘ5であるＰＮ系列の発生装置から発
生される現在のＰＮ系列を９チップ移動としたら新たな
ＰＮマスクベクトル値は下記の式から求めることができ
る。
（Ｘ）＝１＋Ｘ3＋Ｘ5であるＰＮ系列の発生装置から発
生される現在のＰＮ系列を９チップ移動としたら新たな
ＰＮマスクベクトル値は下記の式から求めることができ
る。
【００９４】
【数９】
【００９５】そして、これに相応する新たな比較値の計
算は同様に次の式から求められる。
算は同様に次の式から求められる。
【００９６】
【数１０】
【００９７】ここで、（式５）から（式８）までの変換
行列をみると行列内の行ベクトル同士は一定の関係に有
ることが分る。
行列をみると行列内の行ベクトル同士は一定の関係に有
ることが分る。
【００９８】したがって、行列Ｍを
【００９９】
【数１１】
【０１００】と表現するとき、一番目の行ベクトルＭ０
のみ知っていると以後の行ベクトルＭ１，Ｍ２，Ｍ３，
Ｍ４は一定の関係式から直ちに誘導されるので、行列演
算においては一番目の行ベクトル値のみ求めるとよい。
のみ知っていると以後の行ベクトルＭ１，Ｍ２，Ｍ３，
Ｍ４は一定の関係式から直ちに誘導されるので、行列演
算においては一番目の行ベクトル値のみ求めるとよい。
【０１０１】これは比較値の変換行列の演算においても
同様に適用される。
同様に適用される。
【０１０２】ＰＮマスク変換行列Ｍから行ベクトルを図
１２のようにシフトさせると次の行のベクトル値が得ら
れる。
１２のようにシフトさせると次の行のベクトル値が得ら
れる。
【０１０３】比較値の変換行列の場合には行ベクトル値
を図１１のように移動させると次の行ベクトル値が得ら
れるが、４行（ｉ＝３）の場合には３番目（ｉ＝２）の
行ベクトルを移動させた後に一番目（ｉ＝０）の行ベク
トル値とビット別に排他的ＯＲ(bitwise exclusive-OR)
を取ると得られる。
を図１１のように移動させると次の行ベクトル値が得ら
れるが、４行（ｉ＝３）の場合には３番目（ｉ＝２）の
行ベクトルを移動させた後に一番目（ｉ＝０）の行ベク
トル値とビット別に排他的ＯＲ(bitwise exclusive-OR)
を取ると得られる。
【０１０４】もし、生成多項式がＰ（Ｘ）＝１＋Ｘ5＋
Ｘ7＋Ｘ8＋Ｘ9＋Ｘ13＋Ｘ15であるステージのＰＮ系列
の発生装置の場合には６番目の行（ｉ＝５）、８番目の
行（ｉ＝７）、９番目（ｉ＝８）、１０番目（ｉ＝
９）、１４番目（ｉ＝１３）の行ベクトル値を求めると
き、以前の行ベクトルを図８のようにシフトを行なって
から、一番目（ｉ＝０）の行ベクトル値と排他的OR演算
を取ってやるとよい。
Ｘ7＋Ｘ8＋Ｘ9＋Ｘ13＋Ｘ15であるステージのＰＮ系列
の発生装置の場合には６番目の行（ｉ＝５）、８番目の
行（ｉ＝７）、９番目（ｉ＝８）、１０番目（ｉ＝
９）、１４番目（ｉ＝１３）の行ベクトル値を求めると
き、以前の行ベクトルを図８のようにシフトを行なって
から、一番目（ｉ＝０）の行ベクトル値と排他的OR演算
を取ってやるとよい。
【０１０５】このような変換行列内の行ベクトル間の関
係のため結果的にＮ×Ｎの行列演算の代りにＮ番のベク
トル演算を遂行することになる。
係のため結果的にＮ×Ｎの行列演算の代りにＮ番のベク
トル演算を遂行することになる。
【０１０６】ＰＮマスクと比較値の初期値からＰＮ系列
の出力をオフセットの移動値程移すための新たなＰＮマ
スク値と比較値を計算する一般的な方式を図７の流れ図
に図示している。
の出力をオフセットの移動値程移すための新たなＰＮマ
スク値と比較値を計算する一般的な方式を図７の流れ図
に図示している。
【０１０７】図７の流れ図を参照してＰＮ系列の出力を
９チップ（オフセット移動値＝９）移動させるために、
（式９）と（式１０）の演算を遂行する過程に対して説
明すると次のようである。
９チップ（オフセット移動値＝９）移動させるために、
（式９）と（式１０）の演算を遂行する過程に対して説
明すると次のようである。
【０１０８】１） 現在のＰＮマスク値（ｍ0）と比較
値（ｃ0）の入力 オフセット移動値＝‘１００１’(binary) ２） オフセット値のＬＳＢ(least significant bit)
値が１であるので、 ｍ1＝Ｍ1ｍ0演算、ｃ1＝Ｐ1Ｃ0演算を遂行 （ＰＮ系列を１チップ移動させるためのＰＮマスク値と
比較値計算） ３） オフセット値を右側に移動(shift right) オフセット値＝‘１００’（＞０） ４） Ｍ2＝Ｍ1Ｍ1 Ｐ2＝Ｐ1Ｐ1演算を遂行： オフセット値＝２に対応するＰＮ変換行列と比較値の変
換行列計算 （Ｍ2，Ｐ2行列の一番目の行ベクトル値の計算） ５） オフセット値のＬＳＢ＝０ ６） オフセット値を右側に移動 オフセット値＝‘１０’（＞０） ７） Ｍ4：Ｍ2Ｍ2 Ｐ4＝Ｐ2Ｐ2演算を遂行： オフセット値＝４に対応するＰＮ変換行列と比較値の変
換行列計算 （Ｍ4，Ｐ4行列の一番目の行ベクトル値の計算） ８） オフセット値のＬＳＢ＝０ ９） オフセット値を右側に移動 オフセット値＝‘１’（＞０） １０）Ｍ8＝Ｍ4Ｍ4 Ｐ8＝Ｐ4Ｐ4演算を遂行： オフセット値＝８に対応するＰＮ変換行列と比較値の変
換行列計算 （Ｍ8，Ｐ8行列の一番目の行ベクトル値の計算） １１）オフセット値のＬＳＢ値が１であるので、 ｍ2＝Ｍ8ｍ1演算、ｃ2＝Ｐ8Ｃ1演算を遂行 （既に前で１チップ移動されたＰＮ系列を追加に８チッ
プ移動させるため のためのＰＮマスク値と比較値の計算） １２）オフセットを右側に移動 オフセット値＝‘０’ １３）オフセット値＝‘０’であるので、ＰＮマスク値
と比較値の最終の出力値を得る。
値（ｃ0）の入力 オフセット移動値＝‘１００１’(binary) ２） オフセット値のＬＳＢ(least significant bit)
値が１であるので、 ｍ1＝Ｍ1ｍ0演算、ｃ1＝Ｐ1Ｃ0演算を遂行 （ＰＮ系列を１チップ移動させるためのＰＮマスク値と
比較値計算） ３） オフセット値を右側に移動(shift right) オフセット値＝‘１００’（＞０） ４） Ｍ2＝Ｍ1Ｍ1 Ｐ2＝Ｐ1Ｐ1演算を遂行： オフセット値＝２に対応するＰＮ変換行列と比較値の変
換行列計算 （Ｍ2，Ｐ2行列の一番目の行ベクトル値の計算） ５） オフセット値のＬＳＢ＝０ ６） オフセット値を右側に移動 オフセット値＝‘１０’（＞０） ７） Ｍ4：Ｍ2Ｍ2 Ｐ4＝Ｐ2Ｐ2演算を遂行： オフセット値＝４に対応するＰＮ変換行列と比較値の変
換行列計算 （Ｍ4，Ｐ4行列の一番目の行ベクトル値の計算） ８） オフセット値のＬＳＢ＝０ ９） オフセット値を右側に移動 オフセット値＝‘１’（＞０） １０）Ｍ8＝Ｍ4Ｍ4 Ｐ8＝Ｐ4Ｐ4演算を遂行： オフセット値＝８に対応するＰＮ変換行列と比較値の変
換行列計算 （Ｍ8，Ｐ8行列の一番目の行ベクトル値の計算） １１）オフセット値のＬＳＢ値が１であるので、 ｍ2＝Ｍ8ｍ1演算、ｃ2＝Ｐ8Ｃ1演算を遂行 （既に前で１チップ移動されたＰＮ系列を追加に８チッ
プ移動させるため のためのＰＮマスク値と比較値の計算） １２）オフセットを右側に移動 オフセット値＝‘０’ １３）オフセット値＝‘０’であるので、ＰＮマスク値
と比較値の最終の出力値を得る。
【０１０９】１４）最終の出力値をマスク変換器４００
と比較値の変換器５００にloading 以上から詳細に説明のように、本発明によるＰＮ系列の
発生装置はＰＮマスク変換器４００と比較値の変換器５
００にクロック信号のみ加えることによって移動された
ＰＮ系列の出力を得ることができ、また任意のオフセッ
トの移動値程一時にＰＮ系列の出力を移動させるために
現在のＰＮマスク値と比較値から新たなＰＮマスク値と
比較値を計算して出すことができる方式を提供している
ので、ＣＤＭＡ拡散帯域の移動通信のシステムからの初
期のパイロット獲得の過程からＰＮ系列を順次的に移動
させるとかハンドオフのためのパイロット探索の過程か
らパイロットオフセット値が他の基地局からの信号に同
期させるために移動局のＰＮ系列を移動させようとする
とき大変効果的である。
と比較値の変換器５００にloading 以上から詳細に説明のように、本発明によるＰＮ系列の
発生装置はＰＮマスク変換器４００と比較値の変換器５
００にクロック信号のみ加えることによって移動された
ＰＮ系列の出力を得ることができ、また任意のオフセッ
トの移動値程一時にＰＮ系列の出力を移動させるために
現在のＰＮマスク値と比較値から新たなＰＮマスク値と
比較値を計算して出すことができる方式を提供している
ので、ＣＤＭＡ拡散帯域の移動通信のシステムからの初
期のパイロット獲得の過程からＰＮ系列を順次的に移動
させるとかハンドオフのためのパイロット探索の過程か
らパイロットオフセット値が他の基地局からの信号に同
期させるために移動局のＰＮ系列を移動させようとする
とき大変効果的である。
【０１１０】本発明の一番大きな長所は固定されている
比較値のみを使用する従来の技術とは異なり比較値の変
換器を使用してＰＮマスク値に相応する新たな比較値を
生成させる方式を採択することによってＰＮ系列の出力
内に一つの付加ビットを挿入するための従来の付加回路
が必要ではないので、従来の方式に比べ装置の構成が大
変簡単であるということである。
比較値のみを使用する従来の技術とは異なり比較値の変
換器を使用してＰＮマスク値に相応する新たな比較値を
生成させる方式を採択することによってＰＮ系列の出力
内に一つの付加ビットを挿入するための従来の付加回路
が必要ではないので、従来の方式に比べ装置の構成が大
変簡単であるということである。
【０１１１】のみならず、本発明は現在のＰＮマスク値
のみ知っているとＰＮ系列を移動しようとするオフセッ
トの移動値から直ちに新たなマスク値を生成させること
ができ、これと同時に新たなマスク値に相応する比較値
を生成させてＬＳＳＲ状態を考慮せずに、希望するタイ
ミングのＰＮ系列を得ることができる新たな方式を提供
する。
のみ知っているとＰＮ系列を移動しようとするオフセッ
トの移動値から直ちに新たなマスク値を生成させること
ができ、これと同時に新たなマスク値に相応する比較値
を生成させてＬＳＳＲ状態を考慮せずに、希望するタイ
ミングのＰＮ系列を得ることができる新たな方式を提供
する。
【０１１２】
【発明の効果】本発明によると、１周期が２のN乗の長
さのＰＮ系列を生成させることができ、ＰＮ系列を、一
度のクロック信号に応答してＰＮ系列を所定の移動値程
移動させることが可能になる。
さのＰＮ系列を生成させることができ、ＰＮ系列を、一
度のクロック信号に応答してＰＮ系列を所定の移動値程
移動させることが可能になる。
【０１１３】また、本発明は、ＰＮ系列を移動させよう
とする場合、ＰＮ系列を移動させるための新たなマスク
値を迅速な時間内に簡単なハードウェアまたはソフトウ
ェアによって生成させることができる方式を提供してい
るので、多量のメモリを占有するＰＮマスクlookup tab
leを予め作成して置く必要性がないので、システム運営
上の効率を高めることができる長所がある。
とする場合、ＰＮ系列を移動させるための新たなマスク
値を迅速な時間内に簡単なハードウェアまたはソフトウ
ェアによって生成させることができる方式を提供してい
るので、多量のメモリを占有するＰＮマスクlookup tab
leを予め作成して置く必要性がないので、システム運営
上の効率を高めることができる長所がある。
【図１】本発明による２Nの長さの擬似乱数系列を生成
させるための擬似乱数系列の発生装置の構成を概略的に
示した図面。
させるための擬似乱数系列の発生装置の構成を概略的に
示した図面。
【図２】擬似乱数のマスク値を変えることによって擬似
乱数系列を願うオフセットの移動値程移すことができる
擬似乱数系列の発生装置の一部の構成を例示的に示した
図面。
乱数系列を願うオフセットの移動値程移すことができる
擬似乱数系列の発生装置の一部の構成を例示的に示した
図面。
【図３】生成多項式がＰ（Ｘ）＝１＋Ｘ5＋Ｘ7＋Ｘ8＋
Ｘ9＋Ｘ13＋Ｘ15であり、（２13−１）の長さをもつ擬
似乱数系列を生成する図１の擬似乱数系列の生成器の詳
細な構成を例示した回路図。
Ｘ9＋Ｘ13＋Ｘ15であり、（２13−１）の長さをもつ擬
似乱数系列を生成する図１の擬似乱数系列の生成器の詳
細な構成を例示した回路図。
【図４】図３の擬似乱数系列の生成器に対応する図１の
擬似乱数系列のマスク変換器の詳細な構成を例示した回
路図。
擬似乱数系列のマスク変換器の詳細な構成を例示した回
路図。
【図５】図４の擬似乱数系列のマスク変換器の擬似乱数
系列のマスク値に相応する比較値を生成するための図１
の比較値の変換器の詳細な構成を例示した回路図。
系列のマスク値に相応する比較値を生成するための図１
の比較値の変換器の詳細な構成を例示した回路図。
【図６】図３の擬似乱数系列の生成器および図４の擬似
乱数系列のマスク変換器に対応する図１のマスク回路の
詳細な構成を例示した回路図。
乱数系列のマスク変換器に対応する図１のマスク回路の
詳細な構成を例示した回路図。
【図７】本発明により擬似乱数系列のマスク値とこれに
相応する比較値を計算する方法を説明するための流れ
図。
相応する比較値を計算する方法を説明するための流れ
図。
【図８】生成多項式がＰ（Ｘ）＝１＋Ｘ5＋Ｘ7＋Ｘ8＋
Ｘ9＋Ｘ13＋Ｘ15である擬似乱数系列の発生装置の出力
を１チップ移すための擬似乱数系列のマスク値を変換す
る動作を説明するための図面。
Ｘ9＋Ｘ13＋Ｘ15である擬似乱数系列の発生装置の出力
を１チップ移すための擬似乱数系列のマスク値を変換す
る動作を説明するための図面。
【図９】図８のマスク値の変換動作に対応する比較値の
変換動作を説明するための図面。
変換動作を説明するための図面。
【図１０】生成多項式がＰ（Ｘ）＝１＋Ｘ3＋Ｘ5である
５−ステージの擬似乱数系列の生成器の構成を概略的に
示した図面。
５−ステージの擬似乱数系列の生成器の構成を概略的に
示した図面。
【図１１】生成多項式がＰ（Ｘ）＝１＋Ｘ3＋Ｘ5である
ステージの擬似乱数系列の発生装置の出力を１チップ移
動させるための擬似乱数系列のマスク変換動作に該当す
るシフト動作を説明するための図面。
ステージの擬似乱数系列の発生装置の出力を１チップ移
動させるための擬似乱数系列のマスク変換動作に該当す
るシフト動作を説明するための図面。
【図１２】図１１の擬似乱数系列のマスク変換動作に相
応する比較値を生成のための比較値の変換動作に該当す
るシフト動作を説明するための図面。
応する比較値を生成のための比較値の変換動作に該当す
るシフト動作を説明するための図面。
【図１３】本発明により擬似乱数系列のマスク値と比較
値を変換させるときの擬似乱数系列の出力タイミングを
示した図面。
値を変換させるときの擬似乱数系列の出力タイミングを
示した図面。
【図１４】２Nの長さの擬似乱数系列を生成する従来の
擬似乱数系列の発生装置の構成を概略的に示した図面。
擬似乱数系列の発生装置の構成を概略的に示した図面。
１００…擬似乱数の生成器、２００…比較器、３００…
マスク回路、４００…擬似乱数のマスク変換器、５００
…比較値の変換器。
マスク回路、４００…擬似乱数のマスク変換器、５００
…比較値の変換器。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 漁 ▲益▼秀 大韓民国大田直轄市儒城区柯亭洞161番地 財団法人韓国電子通信研究所内
Claims (1)
- 【請求項１】システムクロック信号に同期されて動作
し、ロードエネイブル信号によって初期のＬＳＳＲステ
ート入力を受け入れてから、系列イネーブル信号によっ
てシフト動作を遂行してＰＮ系列を生成するＰＮ生成手
段（１００）と、 前記ＰＮ生成手段の出力を一つの入力として受け入れ、
他の一つの入力として比較値を受け入れてから、前記二
つの入力が同一であるかを比較して、その結果を示す所
定の信号を出力する比較手段（２００）と、 前記ＰＮ生成手段の出力とＰＮマスクデータを受け入れ
てマスキングして出力するマスク手段（３００）と、 前記システムクロック信号およびシステムイネーブル信
号に応答して動作され、前記ＰＮ生成手段の出力と前記
比較値とを比較して前記比較値と同一であるとき、前記
ＰＮ生成手段の出力値を１周期遅延させて所定のビット
位置に１ビットの‘０’が追加されるようにするビット
付加手段を備える２のN乗の長さの擬似乱数系列の発生
装置において（ここで、Ｎは０でない正の整数）、 シフトクロック信号に同期されて動作し、ロード信号に
よって初期のＰＮマスク値を受け入れてから、所定のオ
フセット値に対応される前記ＰＮマスクデータに変換し
て出力するＰＮマスク変換手段（４００）と、 シフトクロック信号に同期されて動作し、前記ロード信
号によってＮビットの初期の比較値を受け入れてから、
前記ＰＮマスクデータに相応する比較値に変換して前記
比較手段の一つの入力として提供する比較値の変換手段
（５００）とを備え、 前記ビット付加手段は、 前記比較手段の出力を入力（Ｄ）として受け入れて出力
するＤ−フリップフロップ（１１０）と、 前記Ｄ−フリップフロップ（１１０）の出力（Ｑ）に入
力が連結されるインバータ（１２０）と、 前記インバータ（１２０）の出力を一つの入力として受
け入れ、他の一つの入力としてはシステムイネーブル信
号を受け入れて論理積演算して前記系列イネーブル信号
として前記ＰＮ生成手段に提供するＡＮＤゲート（１３
０）とを備え、 前記ＰＮマスク変換手段と前記比較値の変換手段とは、 所定のＮ×Ｎ変換行列を使用して前記ＰＮマスクデータ
と前記変換された比較値とをそれぞれ求めることを特徴
とする２のN乗の長さの擬似乱数系列の発生装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940007767A KR970002951B1 (ko) | 1994-04-13 | 1994-04-13 | 2^n길이 의사 난수 계열 발생 장치 |
| KR94-7767 | 1994-04-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07297685A true JPH07297685A (ja) | 1995-11-10 |
| JP2860067B2 JP2860067B2 (ja) | 1999-02-24 |
Family
ID=19380986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31732494A Expired - Fee Related JP2860067B2 (ja) | 1994-04-13 | 1994-12-20 | ２のｎ乗の長さの擬似乱数系列の発生装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5532695A (ja) |
| JP (1) | JP2860067B2 (ja) |
| KR (1) | KR970002951B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003508953A (ja) * | 1999-08-31 | 2003-03-04 | クゥアルコム・インコーポレイテッド | ビットを並列に計算することにより各クロックパルスで疑似雑音シーケンスの多数のビットを発生する方法および装置 |
| US7411993B2 (en) | 2002-10-11 | 2008-08-12 | Fujitsu Limited | PN code generator, GOLD code generator, PN code despreader, method for generating PN code, method for generating GOLD code, method for despreading PN code and computer program |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3651154B2 (ja) * | 1996-12-27 | 2005-05-25 | ソニー株式会社 | Ｐｎ符号発生回路及び無線システムの端末装置 |
| JP2917962B2 (ja) * | 1997-05-06 | 1999-07-12 | 日本電気株式会社 | Ｍ系列を任意にシフトする回路 |
| US6005888A (en) * | 1997-07-08 | 1999-12-21 | Texas Instruments Incorporated | Method for providing offset mask for pseudo-noise sequence generator |
| JP3329705B2 (ja) * | 1997-09-02 | 2002-09-30 | 松下電器産業株式会社 | Ｐｎ符号発生装置及び移動無線通信システム |
| US6026117A (en) * | 1997-10-23 | 2000-02-15 | Interdigital Technology Corporation | Method and apparatus for generating complex four-phase sequences for a CDMA communication system |
| JP3587675B2 (ja) * | 1998-02-18 | 2004-11-10 | 富士通株式会社 | 擬似雑音発生装置 |
| US5926070A (en) * | 1998-03-04 | 1999-07-20 | Texas Instruments Incorporated | Efficient offset mask generator for pseudo-noise sequence generator |
| US6079007A (en) * | 1998-03-10 | 2000-06-20 | Pan Atlantic Corporation | System and method for generating pseudo-random codes |
| US6237075B1 (en) * | 1998-03-10 | 2001-05-22 | Pan Atlantic Corporation | System and method for generating pseudo-random codes |
| US6556555B1 (en) | 1998-09-22 | 2003-04-29 | J.S. Lee Associates, Inc. | Method for calculating the PN generator mask to obtain a desired shift of the PN code |
| KR100442661B1 (ko) * | 1998-11-02 | 2004-10-14 | 삼성전자주식회사 | 이동통신시스템의단부호생성장치및방법 |
| US6389138B1 (en) | 1998-11-12 | 2002-05-14 | Lucent Technologies Inc. | Method and apparatus for generating a complex scrambling code sequence |
| US6636553B1 (en) * | 1998-12-29 | 2003-10-21 | Texas Instruments Incorporated | Pseudorandom noise generator for WCDMA |
| US6289067B1 (en) | 1999-05-28 | 2001-09-11 | Dot Wireless, Inc. | Device and method for generating clock signals from a single reference frequency signal and for synchronizing data signals with a generated clock |
| US6748006B1 (en) | 1999-05-28 | 2004-06-08 | Texas Instruments Incorporated | Method and apparatus for controlling system timing with use of a master timer |
| US6539049B1 (en) | 1999-05-28 | 2003-03-25 | Dot Wireless, Inc. | Device and method for maintaining time synchronous with a network master time |
| US6452959B1 (en) | 1999-05-28 | 2002-09-17 | Dot Wireless, Inc. | Method of and apparatus for generating data sequences for use in communications |
| US6281822B1 (en) | 1999-05-28 | 2001-08-28 | Dot Wireless, Inc. | Pulse density modulator with improved pulse distribution |
| JP2000350262A (ja) * | 1999-06-07 | 2000-12-15 | Yozan Inc | 符号生成方法および符号生成回路 |
| US6526427B1 (en) * | 1999-12-06 | 2003-02-25 | D.S.P.C. Technologies Ltd. | Method of mask calculation for generation of shifted pseudo-noise (PN) sequence |
| US6647054B1 (en) * | 1999-12-29 | 2003-11-11 | Koninklijke Philips Electronics N.V. | Multiple mask arrangement for jumping in pseudo-noise sequences |
| US6594680B1 (en) * | 1999-12-30 | 2003-07-15 | Texas Instruments Incorporated | Psuedo-random noise sequence generating system |
| DE10085372T1 (de) * | 1999-12-30 | 2003-06-18 | Morphics Tech Inc | Konfigurierbares Codegenerator-System für Spread-Spektrum-Anwendungen |
| CN100435500C (zh) * | 2001-03-29 | 2008-11-19 | 深圳市中兴集成电路设计有限责任公司 | 快速产生与基站相位同步的伪随机码序列的方法 |
| KR100396592B1 (ko) * | 2001-05-02 | 2003-09-02 | 엘지전자 주식회사 | 시간 천이된 ｐｎ 스테이트 발생기 |
| KR100424538B1 (ko) * | 2001-05-29 | 2004-03-27 | 엘지전자 주식회사 | 이동통신시스템에서의 스크램블링 코드 생성 장치 및 방법 |
| US7310706B1 (en) * | 2001-06-01 | 2007-12-18 | Mips Technologies, Inc. | Random cache line refill |
| GB2379140B (en) * | 2001-08-22 | 2004-11-10 | Ubinetics Ltd | Code generation |
| DE10147306A1 (de) * | 2001-09-26 | 2003-07-03 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Bestimmung von Initialisierungszuständen bei Pseudo-Noise-Folgen |
| US20060064448A1 (en) * | 2001-11-20 | 2006-03-23 | Ip-First, Llc. | Continuous multi-buffering random number generator |
| US7219112B2 (en) | 2001-11-20 | 2007-05-15 | Ip-First, Llc | Microprocessor with instruction translator for translating an instruction for storing random data bytes |
| US7149764B2 (en) * | 2002-11-21 | 2006-12-12 | Ip-First, Llc | Random number generator bit string filter |
| US7136991B2 (en) * | 2001-11-20 | 2006-11-14 | Henry G Glenn | Microprocessor including random number generator supporting operating system-independent multitasking operation |
| FR2836310A1 (fr) * | 2002-02-19 | 2003-08-22 | Wavecom Sa | Generateur permettant de parcourir une suite de sequences dans les deux sens, demodulateur, terminal et procede correspondant |
| US7124156B2 (en) * | 2003-01-10 | 2006-10-17 | Nec America, Inc. | Apparatus and method for immediate non-sequential state transition in a PN code generator |
| US7139785B2 (en) * | 2003-02-11 | 2006-11-21 | Ip-First, Llc | Apparatus and method for reducing sequential bit correlation in a random number generator |
| KR100625248B1 (ko) * | 2004-11-18 | 2006-09-18 | 한국전자통신연구원 | 레인징 의사 잡음 부호 발생 장치 및 그 방법 |
| CN112579045A (zh) * | 2020-12-22 | 2021-03-30 | Oppo广东移动通信有限公司 | 伪随机序列的生成方法、装置及存储介质 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57194621A (en) * | 1981-05-26 | 1982-11-30 | Nec Corp | Random number generator |
| JPS6197746A (ja) * | 1984-10-15 | 1986-05-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 乱数発生装置 |
| US5228054A (en) * | 1992-04-03 | 1993-07-13 | Qualcomm Incorporated | Power-of-two length pseudo-noise sequence generator with fast offset adjustment |
-
1994
- 1994-04-13 KR KR1019940007767A patent/KR970002951B1/ko not_active IP Right Cessation
- 1994-12-20 JP JP31732494A patent/JP2860067B2/ja not_active Expired - Fee Related
- 1994-12-20 US US08/360,136 patent/US5532695A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003508953A (ja) * | 1999-08-31 | 2003-03-04 | クゥアルコム・インコーポレイテッド | ビットを並列に計算することにより各クロックパルスで疑似雑音シーケンスの多数のビットを発生する方法および装置 |
| US7411993B2 (en) | 2002-10-11 | 2008-08-12 | Fujitsu Limited | PN code generator, GOLD code generator, PN code despreader, method for generating PN code, method for generating GOLD code, method for despreading PN code and computer program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2860067B2 (ja) | 1999-02-24 |
| US5532695A (en) | 1996-07-02 |
| KR970002951B1 (ko) | 1997-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07297685A (ja) | ２のｎ乗の長さの擬似乱数系列の発生装置 | |
| US6816876B2 (en) | Apparatus and method for modifying an M-sequence with arbitrary phase shift | |
| US6339781B1 (en) | M-sequence generator and PN code generator with mask table for obtaining arbitrary phase shift | |
| US5926070A (en) | Efficient offset mask generator for pseudo-noise sequence generator | |
| US7411993B2 (en) | PN code generator, GOLD code generator, PN code despreader, method for generating PN code, method for generating GOLD code, method for despreading PN code and computer program | |
| JP2009527183A (ja) | スクランブルコードを生成する装置及び方法 | |
| JP3884776B2 (ja) | Ｃｄｍａ通信システム用の複素４相系列発生方法 および発生装置 | |
| WO1993020630A1 (en) | Power-of-two length pseudo-noise sequence generator with fast offset adjustment | |
| JP2000200177A (ja) | デ―タの最大長シ―ケンスを発生する方法と装置 | |
| US7124156B2 (en) | Apparatus and method for immediate non-sequential state transition in a PN code generator | |
| US6445714B1 (en) | Code generator for multiple correlators | |
| JPH11265276A (ja) | Ｍ系列の位相シフト係数算出方式 | |
| JP2001527728A (ja) | 疑似ランダムノイズ発生器用のマスク発生多項式 | |
| EP2827516B1 (en) | Scrambling code generation method, apparatus and scrambling code processing apparatus | |
| JP2000286754A (ja) | 通信システムにおいて長い数列に同期させるための相関処理 | |
| US7830949B2 (en) | Cross correlation circuits and methods | |
| US6424641B1 (en) | Searcher architecture for CDMA systems | |
| US6388583B1 (en) | Method and circuit for codes generation | |
| JP3817529B2 (ja) | 超広帯域位置変調型パルス発生器の制御方法 | |
| US6910056B1 (en) | Method and apparatus for implementing a multi-step pseudo random sequence generator | |
| KR100504465B1 (ko) | 의사잡음 코드 발생 장치 및 의사잡음 코드 발생방법 | |
| KR100320430B1 (ko) | 의사잡음 코드 발생 방법 | |
| US7012950B1 (en) | Apparatus for generating pseudo-noises code and method for generating pseudo-noise codes using the same | |
| KR100308887B1 (ko) | 계층화된 직교부호 발생장치 및 그 방법 | |
| US7269201B2 (en) | Time-delayed transmitted reference spread spectrum transmitter with digital noise generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981124 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101204 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101204 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111204 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |