CN1293459C - 通过并行计算多个位用每个时钟脉冲产生这些位的伪噪声序列的方法和设备 - Google Patents

Abstract

一种用于生成具有任意位数的PN序列的新颖方法和设备，其中描述了用每个时钟脉冲并行提供位数。这允许在需要时，序列能高速生成，并且允许在捕获和解调处理中进行并行处理。在本发明中，状态的初始值加载到并行PN生成器的寄存器中，该生成器立刻缓冲PN序列的下一n位，其中n是依赖所需性能的任意数。随后，本发明的PN生成器(406)的第一子部分接收PN生成器(406)的当前状态，并输出将来的PN生成器(406)n位的状态。

Description

通过并行计算多个位用每个时钟脉冲 产生这些位的伪噪声序列的方法和设备

技术领域

本发明涉及伪噪声(PN)序列生成器。具体说，本发明涉及一种用于通过并行计算多个位而用每个时钟脉冲产生PN序列的方法和设备。

背景技术

电信工业协会已经使一种临时标准IS-95系列中的码分多址(CDMA)通信方法，名为“Mobile Station-Base Station Compatibility Standard for Dual ModeWideband Spread Spectrum Cellular System.”标准化。另外，电信工业协会在其给国际电信联盟的提议，名为“The cdma2000 ITU-R RTT Candidate Submission，”中描述了所提议的能支持更高数据率和更高容量的CDMA系统。在IS-95标准和cdma2000提议中，发送的波形是依据伪噪声扩展序列进行调制。

具有合适的自相关特性的伪噪声序列的使用对于存在多路分量的CDMA系统的操作是必要条件。伪噪声序列的生成和使用在美国专利号4,901,307，名为“SPREADSPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEM USING SATELLITE ORTERRESTRIAL REPEATERS，”(已转让给本发明的受让人，并在此引入作为参考)中有详细的描述。多址通信系统中CDMA技术的使用在美国专利号5,103,459，名为“SYSTEM AND METHOD FOR GENERATING SIGNAL WAVEFORMS IN A CDMA CELLULARTELEPHONE SYSTEM”(已转让给本发明的受让人，并在此引入作为参考)中有进一步的描述。

上述美国专利号为4,901,307和5,103,459的文献描述了用于捕获的导频信号的使用。导频信号的使用能让远程用户以及时的方式获得本地基站通信系统。远程用户从所接收的导频信号中取得同步信息和相关信号功率信息。美国专利号5,644,591和5,805,648，都是名为“METHOD AND APPARATUS FOR PERFORMING SEARCHACQUISITION IN A CDMA COMMUNICATION SYSTEM，”描述了一种减少远程用户前向链路获得时间的新颖和改进的方法和设备。这两个专利都已转让给本发明的受让人，并在此引入作为参考。

从远程用户开始通过经过两个或更多小区站的同步链路提供多信号路径，就可以获得空间分集或路径分集。而且，路径分集可以通过扩展频谱处理而利用多路径环境来获得，通过允许到达时具有不同传播延迟的信号分别被接收和处理来实现扩展频谱处理。路径分集的实例在美国专利号5,101,501，名为“SOFT HANDOFF INA CDMA CELLULAR RELEPHONE SYSTEM”和美国专利号5,109,390，名为“DIVERSITYRECEIVER IN A CDMA CELLULAR TELEPHONE SYSTEM”(都已转让给本发明的受让人，并在此引入作为参考)中有说明。

在CDMA通信系统中，发送允许接收机对所接收的信号进行相干解调的导频信号。在这种接收机的解调器中是信道估值生成器，该生成器依据具有发射机和接收机都已知值的所发射的导频信号对信道特性进行估值。导频信号被解调，并且在所接收的信号中的相位模糊通过采取所接收信号和导频信号信道估值的点积就能解决。一种用于执行点积运算的电路的示范实施例在美国专利号5,506,865，名为“PILOT CARRIER DOT PRODUCT CIRCUIT”(已转让给本发明的受让人，并在此引入作为参考)中有揭示。

发明内容

本发明是一种用于产生具有任意数目的位的PN序列，在每个时钟脉冲时并行提供了位数。这就允许在需要时高速生成序列，并且允许在捕获和解调处理中进行并行处理。本发明详细描述了如IS-95通信系统标准化的PN序列的生成。如IS-95标准中所提及，伪随机扩展序列是使用线性反馈移位寄存器(LSFR)所能产生的最大长度的序列。使用线性反馈移位寄存器，PN序列在每个时钟周期只能计算一位。

在本发明中，初始PN状态载入到并行PN生成器的寄存器中，该生成器立刻产生PN序列的下n位，其中n是依据所需性能的任意数。另外，本发明提供了一种确定在将来具有任意周期数的并行PN生成器的寄存器状态。这样，本发明就采用PN生成器寄存器的当前状态，并且输出生成器的下一个n位。另外。本发明的PN生成器接收PN生成器的当前状态并输出PN生成器将来n位的状态。在这种方式下，就可以持续生成整个PN序列。

本领域的熟练技术人员可以理解，虽然，本发明定位于遵从电信工业协会标准化系统的伪噪声序列的生成，但本发明的示教可以等效地应用于其他伪噪声序列的生成，例如建议在W-CDMA中使用的正交金色码序列(orthogonal Gold codesequence)，由欧洲电信标准研究院(ETSI)和无线工业和商业协会(ARIB)向国际电信工业协会提议。

附图说明

本发明的特征、目标和优点通过结合附图进行的详细说明可以变得更加显著，相同的参考号在全部附图中提供相同识别。

图1说明使用线性反馈移位寄存器的伪噪声(PN)生成器的已有技术实施例；

图2描述用于生成并行PN序列组的已有技术的伪噪声生成器；

图3是说明用于生成PN序列的本发明设备的通用实施框图；

图4示出本发明的一个实施例；

图5是使用依据本发明的PN生成器的示范接收机电路简化框图；和

图6是一部分使用依据本发明的PN生成器的示范单解调电路框图。

具体实施方式

图1a说明使用线性反馈移位寄存器来产生伪噪声序列的传统设备。图1a的通用移位寄存器100包括存储器元件102a、102b、…、102n，保持状态值S₀(n)、S₁(n)、…、S_N(n)。最后的值S_N构成移位寄存器的输出，并且也是给模2(modulo-2)加法器104a、…、104M的反馈。在值S_N提供给特定的模2(modulo-2)加法器104a、…、104M之前，先将它与相关系数g₀、g₁、…、g_N相乘。如果需要反馈，系数就取值’1’，反之就取值’0’。

短码伪噪声序列是用于对CDMA波形的同相(I)和正交相(Q)分量进行调制和解调。I和Q短码PN序列是具有周期性的，其周期是2¹⁵-1，而在序列的前导中填充有一位，使得序列的周期性是2的偶因子(even factor)。

短码PN_I序列满足下述生成多项式(P_I)所说明的线性递归：

P_I(x)＝x¹⁵+x¹³+x⁹+x⁸+x⁷+x⁵+1.                         (1)

图1b描述用于生成PN_I序列的移位寄存器的实现。注意根据图1a，仅存在值为’1’的系数g₁₅、g₁₃、g₉、g₈、g₇、g₅、g₀。

短码PN_Q序列满足下述生成多项式(P_Q)所说明的线性递归：

P_Q(x)＝x¹⁵+x¹²+x¹¹+x¹⁰+x⁶+x⁵+x⁴+x³+1.                 (2)

图1c描述用于生成PN_Q序列的移位寄存器的实现。

图1c示出具有掩码的长码PN生成器的移位寄存器的实现。长码具有2⁴²-1码元的周期性，并且满足下述特征多项式(P)所说明的线性递归：

P(x)＝x⁴²+x³⁵+x³³+x³¹+x²⁷+x²⁶+x²⁵+x²²+x²¹+x¹⁹+x¹⁸+x¹⁷+x¹⁶+

      +x¹⁰+x⁷+x⁶+x⁵+x³+x²+x+1                       (3)

用于长码的掩码依赖于信道类型，并且可以在名为“Physical LayerStandard for cdma2000 Spread Spectrum System”的文档中找到并还有关于PN生成器的实现的进一步的详细描述。

有时需要获得作为并行输出状态值S_N(n)、S_N(n+1)、…、S_N(n+K)组合的移位寄存器输出。图2示出根据已有技术的并行PN生成器200的框图。PN生成器包括根据图1a所述的移位寄存器100，后面是串-并转换器202。PN生成器对于移位情况n、n+1、…、n+K输出S_N(n)的K值。而生成K输出值组需要K个时钟周期。在已有技术的了解中，为了生成并行PN生成器输出，在图1a和1b中所说明的线性反馈移位寄存器的输出被提供给串-并转换器。

图3示出图2实现的发明性替换框图。通常，在状态(n)和下一状态(n+1)中移位寄存器值之间的关系可以表示为一组联立方程：

S_N(n+1)＝g₁₁·S_N(n)+...+g_1N-1·S₂(n)+g_1N·S₁(n)          (4a)

.

.

S₂(n+1)＝g_N-11·S_N(n)+...+g_N-1N-1·S₂(n)+g_2N·S₁(n)       (4n-1)

S₁(n+1)＝g_N1·S_N(n)+...+g_NN-1·S_2N-1(n)+g_NN·S₁(n)        (4n)

这组联立方程可以重写成矩阵的形式：

S(n+1)＝G*S(n)，                                          (5)

其中：

S(n+1)是含有移动一位后状态值的列矩阵，

G是包括有方程4a-4n中指示的g值的系数矩阵，而

S(n)是当前状态的列矢量。

一旦移动一位后的状态已经确定，下一状态可以使用方程(5)进行计算：

S(n+2)＝G*S(n+1).                                         (6)

随后，将公式(5)代入公式(10)得到方程：

$S(n+2)=G*G*S\left(n\right)=G^2*S\left(n\right)...\left(7\right)$

对公式(11)进一步推广可得公式：

$S(n+k)=G^k*S\left(n\right),...\left(8\right)$

其中k是表示要进行计算输出所用的状态数。

将这些原理应用到图1，显然，下一状态S_I(n+1)中某寄存器的值是当前状态S_I-1(n)中前面寄存器值的函数，并且如果存在反馈，就是当前状态S_N(n)中输出寄存器的一个值。因此，联立方程组(4)在从方程(4a)到(4n)的每个方程中，将具有最多两个非零系数。

如实例，用于根据图1b的PN_I移位寄存器的G矩阵将如下展开：

可以观察到在级S₁₅和S₁₄之间存在联系，并且从级S₁₅没有反馈，这就可以理解S₁₅的下一状态值等于S₁₄的先前状态值。这样，方程(4a)就为下述形式：

S₁₅(n+1)＝0·S₁₅(n)+1·S₁₄(n)                                (9)

因此，矩阵G的第一行仅在位置g₁₂含有非零元素：

G₁＝[010000000000000]                                        (10)

等价关系适用于所有级，这些级的输入就是另一级的输出。

转到下一级S₁₄，可以观察到它的下一个状态值等于级S₁₃的先前状态值加上级S₁₅的先前状态值。这样，方程(4b)将为下述形式：

S₁₄(n+1)＝1·S₁₅(n)+1·S₁₃(n)                                (11)

因此，矩阵G的第二行在位置g₂₁和g₂₃将含有非零(1)元素：

G₂＝[101000000000000]                                        (12)

对图3进行回顾可以延伸这些概念。状态存储器212初始化为状态S₁(n)、S₂(n)、…、S_N(n)初始组。随后，将这些状态提供给输出生成器214，以及下一状态生成器216。下一状态生成器216含有依据公式(4)和(5)所述原理形成的系数矩阵G_NS。在示范实施例中，生成多项式具有相对较少的反馈抽头(feedback tap)，并且因而，所得的矩阵G是稀疏矩阵。这种稀疏性允许使用编制在现场可编程门阵列中或设计在专用集成电路(ASIC)中的固定布尔算子来相当简单地实现要进行的矩阵运算。

下一状态生成器216从存储器212接受S₁(n)、S₂(n)、…、S_N(n)状态组，根据公式(12)计算新的S₁(n+K)、S₂(n+K)、…、S_N(n+K)状态组，并且将新的状态组返回给状态存储器212。

输出生成器214根据如下形成的矩阵G_OS执行当前状态上的矩阵运算。如在图1a中所述，移位寄存器输出是状态S_N(n)。从公式(8)得到：

$S(n+0)=G^0*S\left(n\right),...\left(13\right)$

其中G⁰是仅在主对角线上具有非零元素的矩阵。检查联立方程组(4)，可以明显看出值S_N(n)可以使用公式(4a)进行计算。这个公式相当于通过取出矩阵G_NS ⁰的第一行并将其与从值S₁(n)、S₂(n)、…、S_N(n)所形成的状态S的列矩阵相乘而形成行矩阵G_R。因此，矩阵G_NS的第一行变为矩阵G_OS的最后一行。同样，从公式(8)，值S_N(n+1)可以通过取出矩阵G_NS ²的第一行并将其与从状态S的列矩阵相乘而形成行矩阵G_R来进行计算。这样，矩阵G_NS的第一行变为矩阵G_OS的最后一行。形成矩阵G_NS的处理一直持续到所有的K行都已填充为止。在数学项中：

$G_{\mathrm{OS}}=\left[\begin{array}{c}{G}_{\mathrm{NSL}}^k\\ \·\\ \·\\ G_{\mathrm{NSL}}^1\\ G_{\mathrm{NSL}}^0\end{array}\right],...\left(14\right)$

其中G_NSL ^k是矩阵G_NS ^k的最后行。

一旦已形成矩阵G_OS，输出生成器214通过将矩阵G_OS和状态S的列矩阵相乘来计算值S₁(n+1)、S₂(n+2)、…、S_N(n+K)：

S_N(n+K)＝G_OS·S(n)                                     (15)

长码输出生成器214与短码输出生成器的结构不相同。其原因在于长码生成器具有掩码，掩码对于每个长码生成器也可以各不相同，参阅“The cdma2000ITU-R RTT Candidate Submission”和图1d。长码PN输出位是乘以掩码的移位寄存器的值的模2相加。输出位可以用下述矩阵符号表示：

pn_our(n)＝M*S(n)，                                     (16)

pn_our(n)是状态n中的输出位，而

M是列掩码矩阵。

将公式(8)代入公式(16)导出：

${\mathrm{pn}}_{\mathrm{our}}(n+k)=M{*G}^k*S\left(n\right)...\left(17\right)$

从公式(10)表明K+1并行位的所需输出可以通过形成矩阵G_OSL来实现

$G_{\mathrm{OSL}}=\left[\begin{array}{c}M*G_{\mathrm{NSL}}^k\\ \·\\ \·\\ M*G_{\mathrm{NSL}}^1\\ M*G_{\mathrm{NSL}}^0\end{array}\right],...\left(18\right)$

并且，一旦G_OSL已经形成，输出生成器214通过将矩阵G_OSL乘以状态S的列矩阵来计算值pn(n)、pn(n+1)、…、pn(n+k)：

pn(n+K)＝G_OSL·S(n)                                 (19)

在处理到这点时，S₁(n+K)、S₂(n+K)、…、S_N(n+K)的状态组提供给输出生成器214、下一状态生成器216，并且重复整个循环。

让我们特别考虑将用于PN₁移位寄存器的G矩阵作为基本的下一状态生成器的矩阵G_NSI：

$G_{\mathrm{NSI}1}=\left[\begin{array}{c}010000000000000\\ 101000000000000\\ 000100000000000\\ 000010000000000\\ 000001000000000\\ 100000100000000\\ 100000010000000\\ 100000001000000\\ 000000000100000\\ 100000000010000\\ 000000000001000\\ 000000000000100\\ 000000000000010\\ 000000000000001\\ 100000000000000\end{array}\right]$

矩阵G_NSI ⁰如下所示：

$G_{\mathrm{NSI}0}=\left[\begin{array}{c}100000000000000\\ 010000000000000\\ 001000000000000\\ 000100000000000\\ 000010000000000\\ 000001000000000\\ 000000100000000\\ 000000010000000\\ 000000001000000\\ 000000000100000\\ 000000000010000\\ 000000000001000\\ 000000000000100\\ 000000000000010\\ 000000000000001\end{array}\right]$

取出矩阵G_NSI ⁰的第一行和矩阵G_NSI的最后一行，就形成如下所示的矩阵G_OSI2：

$G_{\mathrm{OSI}2}=\left[\begin{array}{c}010000000000000\\ 100000000000000\end{array}\right]$

本领域的熟练技术人员可以认识到在不背离本发明的情况下，可以根据需要的PN生成器输出修改矩阵G_OS。例如，如果需要并行输出S_N(n)、S_N(n+2)、S_N(n+4)和S_N(n+6)，矩阵G_OS根据方程(14)就将包括：在第一行是G_NS ⁶的第一行，在第二行是G_NS ⁴的第一行，在第三行是G_NS ²的第一行，在第四行是G_NS ⁰的第一行。

图4描述了并行PN生成器的较佳实施例的框图。除了状态存储器212、输出生成器214和下一状态生成器216外，它还包括跳转生成器218和控制处理器220。跳转生成器218的功能是将状态推进预定的移位数。这样的功能对于例如前向链路捕获是需要的，如上述美国专利号5,644,591和5,805,648所述。在示范实施例中，根据IS-95标准在接收机中使用了PN生成器。根据IS-95标准中设计的系统包括利用公用PN生成器的基站，具有对特定导频信号的64码片递增的相位偏移。因此，跳转生成器218在包括有根据图1a描述中所概述的原理而形成并提高到64幂的系数矩阵G_JS的这个功能上等效于下一状态生成器216。

下一状态生成器216从存储器212接收S₁(n)、S₂(n)、…、S_N(n)的状态组，并根据方程(8)生成新的S₁(n+64)、S₂(n+64)、…、S_N(n+64)状态组，并且将新的状态组提供给存储器212。具有单独的下一状态生成器216和跳转生成器218的原因是通常K≠L，并且因此，矩阵G_OS和G_JS是不相同的。如上所述，本发明最好在适用于专用操作和设计用于执行专门任务的硬件中实现。

控制处理器220的功能是协调不同子系统之间的合作，并且控制位填充。如所述，短码PN序列具有生成多项式的2¹⁵周期，并且从它们中导出矩阵，仅生成具有2¹⁵-1周期的序列。控制处理器200对下一状态生成器216的输出进行有关对应于周期2¹⁵-1的状态之前的状态的监控，针对根据方程(8)的下一状态计算将超过对应于周期2¹⁵-1的状态。一旦控制处理器200检测到这种状态，它就执行两个操作。它将引起输出生成器214计算输出状态值，并且用“0”来重写最后的输出状态值。随后，它将取消将下一状态生成器216的输出写入到状态存储器212中，并且将状态存储器212恢复到S₁(n)、S₂(n)、…、S_N(n)的初始状态组。

图5描述了根据本发明使用PN生成器的示范接收机电路的简化框图。到达天线400的RF信号提供给接收机(RCVR)402，接收机将所接收的信号下变频到基带频率，产生信号的I和Q分量。这些分量同时提供给搜索器404和解调器406a、…、406c。搜索器404的任务是为了能将所接收的信号质量达到最大限度，在码空间上执行搜索来识别要加入到远程站活动组(Active Set)的候选信号。为了完成这个任务，搜索器404将对根据本发明所概述的原理而设计出的PN序列生成器的参数进行控制。在CDMA通信系统中执行捕获和搜索的示范方法在上述美国专利号5,644,591和5,805,648中有详细的描述。

为了效率，接收机必须能在多路径环境中工作，并且必须能适应物理位置的变化。在上述美国专利号5,101,501和5,109,390中，描述了一种用于采用信号多种形式(version)接收的方法。解调器406a、406b和406c对同一信号的冗余形式进行解调。这些冗余形式或是对应于来自单个信号源的信号多径传播，或是在软切换条件下来自多个基站的相同信息的多重传输。

来自解调器406a、……、406c的已解调信号提供给组合器410，组合器将信号组合，并将它们提供给去交织器412和解码器414作进一步的处理。

图6说明本发明接收机结构的示范实施例。信号在天线400被接收，并提供给接收机(RCVR)402。接收机402对所接收的信号进行下变频、放大、滤波和采样，并且将数字采样提供给缓冲区402。从缓冲区404中选出的采样组作为对来自控制处理器403信号的响应提供给去扩展器408。另外，作为对来自控制处理器403信号的响应，PN生成器406向去扩展器408提供了一部分PN序列。

去扩展器408根据如本发明所述进行工作的PN生成器406所提供的这部分PN序列对信号进行去扩展。在去扩展器408中，PN序列提供给导频去扩展器412，导频去扩展器根据由PN生成器406提供的这部分短PN序列以及导频信号的Walsh覆盖序列对所接收的信号进行去扩展。在示范实施例中，导频信号用Walsh零序列进行覆盖，并且这也不会影响导频去扩展器412所执行的去扩展操作。另外，这部分短PN序列提供给话务去扩展器414，话务去扩展器根据短PN序列和Walsh话务覆盖序列W_T对信号进行去扩展。

由导频去扩展器412所执行的去扩展操作的结果和话务去扩展器414所执行的去扩展操作的结果提供给点积电路414。导频信号具有已知的码元，并且如在上述美国专利号5,506,865中所述，可以用于消除由传播路径所引入的相位模糊。点积操作的结果提供给组合器410。组合器410对在软切换环境中从不同基站发送或是在多路径环境中由相同的基站从不同传播路径发送的相同码元的去扩展形式进行冗余组合。

根据示范解调电路实施例以及先前的讨论，可以明白用于I分量516的短码PN生成器需要矩阵的第一组，用于Q分量518的短码PN生成器需要第二组，并且长码504PN生成器需要第三组。

1、捕获模式。

在示范实施例中，为了执行相关处理来确定所接收信号和一部分PN序列之间的相关能量，接收机可以迅速确定PN序列中前部的跳转64码片。

在短PN_I序列的生成中，状态存储器212向下一状态生成器216提供PN序列S(n)的当前状态。下一状态生成器216通过将PN序列S(n)左乘矩阵G_NSI2而提前两个周期生成PN序列S(n+2)的状态：

$G_{\mathrm{NSI}2}=\left[\begin{array}{c}101000000000000\\ 010100000000000\\ 000010000000000\\ 000001000000000\\ 100000100000000\\ 110000010000000\\ 010000000100000\\ 100000000010000\\ 010000000001000\\ 000000000000100\\ 000000000000010\\ 000000000000001\\ 100000000000000\\ 100000000000000\\ 010000000000000\end{array}\right]$

在短PN_I序列的生成中，状态存储器212向跳转生成器218提供PN序列S(n)的当前状态。跳转生成器218通过将PN序列S(n)左乘矩阵G_JSI64而提前64个周期生成PN序列S(n+2)的状态：

$G_{\mathrm{JS}164}=\left[\begin{array}{c}101011010100101\\ 010101101010010\\ 000001100001100\\ 000000110000110\\ 000000011000011\\ 000000001100001\\ 101011010010101\\ 011110111101111\\ 000100001010010\\ 000010000101001\\ 101010010110001\\ 110101001011000\\ 011010100101100\\ 101101010010110\\ 010110101001011\end{array}\right]$

在短PN_I序列的生成中，下一状态生成器216或跳转生成器218向输出生成器214提供PN序列S(n)的当前状态。输出生成器214通过将状态S(n)的列矩阵左乘矩阵G_OSI2来计算值S_N(n+1)、S_N(n+2)、…、S_N(n+K)：

$G_{\mathrm{OSI}2}=\left[\begin{array}{c}010000000000000\\ 100000000000000\end{array}\right]$

用于Q分量518的短码PN生成器使用PN序列生成算法，该算法与用于捕获模式的算法相同。因此，矩阵组和它们的应用也相同。

$G_{\mathrm{NSQ}2}=\left[\begin{array}{c}001000000000000\\ 100100000000000\\ 110010000000000\\ 110001000000000\\ 010000100000000\\ 000000010000000\\ 000000001000000\\ 100000000100000\\ 110000000010000\\ 110000000001000\\ 110000000000100\\ 010000000000010\\ 000000000000001\\ 100000000000000\\ 010000000000000\end{array}\right]$

$G_{\mathrm{JSQ}64}=\left[\begin{array}{c}100011001011100\\ 010001100101110\\ 001000110010111\\ 000111010010111\\ 100000100010111\\ 110011011010111\\ 011001101101011\\ 101100110110101\\ 110110011011010\\ 011000000110001\\ 101111001000100\\ 110100101111110\\ 011001011100011\\ 001100101110001\\ 000110010111000\end{array}\right]$

$G_{\mathrm{OSQ}2}=\left[\begin{array}{c}010000000000000\\ 100000000000000\end{array}\right]$

在长码PN序列的生成中，状态存储器212向下一状态生成器216提供PN序列S(n)的当前状态。下一状态生成器216通过将PN序列S(n)左乘矩阵G_NSL2而提前两个周期生成PN序列S(n+2)的状态：

在长码PN序列的生成中，状态存储器212向跳转生成器218提供PN序列S(n)的当前状态。跳转生成器218通过将PN序列S(n)左乘矩阵G_JSL64而提前64个周期生成PN序列S(n+64)的状态：

在长码PN序列的生成中，下一状态生成器216或跳转生成器218向输出生成器214提供PN序列S(n)的当前状态。输出生成器214首先通过将矩阵M左乘矩阵G_NSL0：

以及矩阵G_NSI来计算输出状态矩阵G_OSL：

并且随后通过将所得的矩阵G_OSL乘以状态的列矩阵S来计算输出位p_nour(n+k)。

2、解调模式。

解调模式使用PN序列生成的算法，该算法与用于捕获模式的算法相同。因此，矩阵组和它们的应用也相同。

用于I分量516的短码PN生成器包括下述矩阵：

$G_{\mathrm{NSI}8}=\left[\begin{array}{c}010010101000000\\ 001001010100000\\ 110110000010000\\ 111011000001000\\ 011101100000100\\ 101110110000010\\ 000101110000001\\ 010000010000000\\ 011010100000000\\ 001101010000000\\ 010100000000000\\ 101010000000000\\ 010101000000000\\ 001010100000000\\ 100101010000000\end{array}\right]$

$G_{\mathrm{JSI}64}=\left[\begin{array}{c}101011010100101\\ 010101101010010\\ 000001100001100\\ 000000110000110\\ 000000011000011\\ 000000001100001\\ 101011010010101\\ 011110111101111\\ 000100001010010\\ 000010000101001\\ 101010010110001\\ 110101001011000\\ 011010100101100\\ 101101010010110\\ 010110101001011\end{array}\right]$

$G_{\mathrm{OSI}8}=\left[\begin{array}{c}100101010000000\\ 001010100000000\\ 010101000000000\\ 101010000000000\\ 010100000000000\\ 101000000000000\\ 010000000000000\\ 100000000000000\end{array}\right]$

用于Q分量518的短码PN生成器包括下述矩阵：

$G_{\mathrm{NSQ}8}=\left[\begin{array}{c}101111001000000\\ 010111100100000\\ 101011110010000\\ 011010110001000\\ 000010010000100\\ 001110000000010\\ 100111000000001\\ 110011100000000\\ 111001110000000\\ 010011110000000\\ 000110110000000\\ 101100010000000\\ 111001000000000\\ 111100100000000\\ 011110010000000\end{array}\right]$

$G_{\mathrm{JSQ}64}=\left[\begin{array}{c}100011001011100\\ 010001100101110\\ 001000110010111\\ 000111010010111\\ 100000100010111\\ 110011011010111\\ 011001101101011\\ 101100110110101\\ 110110011011010\\ 011000000110001\\ 101111001000100\\ 110100101111110\\ 011001011100011\\ 001100101110001\\ 000110010111000\end{array}\right]$

$G_{\mathrm{OSQ}8}=\left[\begin{array}{c}011110010000000\\ 111100100000000\\ 111001000000000\\ 110010000000000\\ 100100000000000\\ 001000000000000\\ 010000000000000\\ 100000000000000\end{array}\right]$

用于518的长码PN生成器包括下述矩阵：

前面随提供的对较佳实施例的描述可以使本领域的熟练技术人员制造或使用本发明。对这些实施例的各种修改对于本领域的熟练技术人员来说是显而易见的，并且在不使用创造性能力的情况下，在此所定义的一般原理可以应用于其他实施例。这样，本发明并不是要局限于在此所示出的实施例，而是依据在此揭示的原理和新颖特性关联的最大范畴。

Claims (36)

1、一种通过并行计算多个位而产生这些位的伪噪声序列的设备，其特征在于，包括：

a)状态存储器；

b)与所述状态存储器通讯连接的下一状态生成器，所述下一状态生成器通过一单独的操作提供距离当前状态第一预定数的一个或多个状态；和

c)与所述状态存储器和所述下一状态生成器通讯连接的输出生成器，

其中所述状态存储器配置为用于保存：

i)一组状态初始值；和

ii)由所述下一状态生成器或跳转生成器所生成的一组状态值；

所述下一状态生成器配置为用于：

i)从所述状态存储器接受一组状态值；

ii)通过将所接受的状态值乘以下一步矩阵生成另一组距离当前状态第一预定数的一个或多个状态的状态值；和

iii)将所述另一组状态值提供给所述状态存储器和所述输出生成器；且

所述输出生成器配置为：

i)从所述状态存储器接受一组状态值；和

ii)通过将所述接受的一组状态值乘以输出状态矩阵，并行生成多路输出位。

2、如权利要求1所述的设备，其特征在于，所述状态初始值组包括：

a)生成多项式的系数。

3、如权利要求2所述的设备，其特征在于，所述生成多项式是：

P_I(x)＝x¹⁵+x¹³+x⁹+x⁸+x⁷+x⁵+1。

4、如权利要求2所述的设备，其特征在于，所述生成多项式是：

P_Q(x)＝x¹⁵+x¹²+x¹¹+x¹⁰+x⁶+x⁵+x⁴+x³+1。

5、如权利要求2所述的设备，其特征在于，所述生成多项式是：

P(x)＝x⁴²+x³⁵+x³³+x³¹+x²⁷+x²⁶+x²⁵+x²²+x²¹+x¹⁹+x¹⁸+x¹⁷+x¹⁶+

      x¹⁰+x⁷+x⁶+x⁵+x³+x²+x+1。

6、如权利要求1所述的设备，其特征在于，所述第一预定数为2，并且所述下一步矩阵为：

$G_{\mathrm{NSI}2}=\left[\begin{array}{c}101000000000000\\ 010100000000000\\ 000010000000000\\ 000001000000000\\ 100000100000000\\ 110000010000000\\ 110000001000000\\ 010000000100000\\ 100000000010000\\ 010000000001000\\ 000000000000100\\ 000000000000010\\ 000000000000001\\ 100000000000000\\ 010000000000000\end{array}\right].$

7、如权利要求1所述的设备，其特征在于，所述第一预定数为2，并且所述下一步矩阵为：

$G_{\mathrm{NSQ}2}=\left[\begin{array}{c}001000000000000\\ 100100000000000\\ 110010000000000\\ 110001000000000\\ 010000100000000\\ 000000010000000\\ 000000001000000\\ 100000000100000\\ 110000000010000\\ 110000000001000\\ 110000000000100\\ 010000000000010\\ 000000000000001\\ 100000000000000\\ 010000000000000\end{array}\right].$

8、如权利要求1所述的设备，其特征在于，所述第一预定数为8，并且所述下一步矩阵为：

$G_{\mathrm{NSI}8}=\left[\begin{array}{c}010010101000000\\ 001001010100000\\ 110110000010000\\ 111011000001000\\ 011101100000100\\ 101110110000010\\ 000101110000001\\ 010000010000000\\ 011010100000000\\ 001101010000000\\ 010100000000000\\ 101010000000000\\ 010101000000000\\ 001010100000000\\ 100101010000000\end{array}\right]$

9、如权利要求1所述的设备，其特征在于，所述第一预定数为8，并且所述下一步矩阵为：

$G_{\mathrm{NSQ}8}=\left[\begin{array}{c}101111001000000\\ 010111100100000\\ 101011110010000\\ 011010110001000\\ 000010010000100\\ 001110000000010\\ 100111000000001\\ 110011100000000\\ 111001110000000\\ 010011110000000\\ 000110110000000\\ 101100010000000\\ 111001000000000\\ 111100100000000\\ 011110010000000\end{array}\right].$

10、如权利要求1所述的设备，其特征在于，所述多个状态的个数为2，并且所述输出状态矩阵为：

$G_{\mathrm{OSI}2}=\left[\begin{array}{c}010000000000000\\ 100000000000000\end{array}\right].$

11、如权利要求1所述的设备，其特征在于，所述多个状态的个数为2，并且所述输出状态矩阵为：

$G_{\mathrm{OSQ}2}=\left[\begin{array}{c}010000000000000\\ 100000000000000\end{array}\right].$

12、如权利要求1所述的设备，其特征在于，所述多个状态的个数为8，并且所述输出状态矩阵为：

$G_{\mathrm{OSI}8}=\left[\begin{array}{c}100101010000000\\ 001010100000000\\ 010101000000000\\ 101010000000000\\ 010100000000000\\ 101000000000000\\ 010000000000000\\ 100000000000000\end{array}\right].$

13、如权利要求1所述的设备，其特征在于，所述多个状态的个数为8，并且所述输出状态矩阵为：

$G_{\mathrm{OSQ}8}=\left[\begin{array}{c}011110010000000\\ 111100100000000\\ 111001000000000\\ 110010000000000\\ 100100000000000\\ 001000000000000\\ 010000000000000\\ 100000000000000\end{array}\right].$

14、如权利要求1所述的设备，其特征在于所述跳转生成器配置为用于：

a)从所述状态存储器接受一组状态值；

b)通过将所接受的一组状态值乘以跳转状态矩阵，生成距离当前状态第二预定数的一个或多个状态的状态值；和

c)将所述距离当前状态第二预定数的一个或多个状态的状态值提供给所述状态存储器和所述输出生成器。

15、如权利要求14所述的设备，其特征在于，所述第二预定数为64，并且所述跳转状态矩阵为：

$G_{\mathrm{JSI}64}=\left[\begin{array}{c}101011010100101\\ 010101101010010\\ 000001100001100\\ 000000110000110\\ 000000011000011\\ 000000001100001\\ 101011010010101\\ 011110111101111\\ 000100001010010\\ 000010000101001\\ 101010010110001\\ 110101001011000\\ 011010100101100\\ 101101010010110\\ 010110101001011\end{array}\right].$

16、如权利要求14所述的设备，其特征在于，所述第二预定数为64，并且所述跳转状态矩阵为：

$G_{\mathrm{JSQ}64}=\left[\begin{array}{c}100011001011100\\ 010001100101110\\ 001000110010111\\ 000111010010111\\ 100000100010111\\ 110011011010111\\ 011001101101011\\ 101100110110101\\ 110110011011010\\ 011000000110001\\ 101111001000100\\ 110100101111110\\ 011001011100011\\ 001100101110001\\ 000110010111000\end{array}\right].$

17、如权利要求1所述的设备，其特征在于，进一步包括控制器，其中，所述控制器配置为用于监测所述下一状态生成器输出位的预定组合，并且当达到所述预定组合时：

a)用值“0”重写最后一个输出状态值；

b)将把由所述下一状态生成器生成的状态值保存到所述状态存储器这一过程取消；和

c)命令所述状态存储器向所述下一状态生成器提供一组状态初始值。

18、一种PN序列生成器，其特征在于，包括：

a)状态存储器，用于存储PN生成器多项式的一个或多个状态；

b)下一状态生成器，用于接收所述PN生成器多项式的一个或多个状态，并且通过执行有关所述PN生成器多项式的至少一个状态的矩阵操作，用于生成所述PN生成器多项式的第二状态；和

c)输出生成器，用于接收所述PN生成器多项式的一个或多个状态，并且通过执行有关所述PN生成器多项式的至少一个状态的矩阵操作，用于生成至少一个PN序列输出。

19、如权利要求18所述的PN序列生成器，其特征在于，所述一个或多个状态包括PN短码的第15分量状态。

20、如权利要求18所述的PN序列生成器，其特征在于，所述一个或多个状态包括PN长码的第42分量状态。

21、如权利要求18所述的PN序列生成器，其特征在于，所述生成器多项式为：

P_I(x)＝x¹⁵+x¹³+x⁹+x⁸+x⁷+x⁵+1。

22、如权利要求18所述的PN序列生成器，其特征在于，所述生成器多项式为：

P_Q(x)＝x¹⁵+x¹²+x¹¹+x¹⁰+x⁶+x⁵+x⁴+x³+1。

23、如权利要求18所述的PN序列生成器，其特征在于，所述生成器多项式为：

P(x)＝x⁴²+x³⁵+x³³+x³¹+x²⁷+x²⁶+x²⁵+x²²+x²¹+x¹⁹+x¹⁸+x¹⁷+x¹⁶

      +x¹⁰+x⁷+x⁶+x⁵+x³+x²+x+1。

24、如权利要求18所述的PN序列生成器，其特征在于，所述下一状态生成器包括计算将来两个时钟周期的PN序列生成器的状态，并根据矩阵G_NSI2执行所述矩阵操作：

$G_{\mathrm{NSI}2}=\left[\begin{array}{c}101000000000000\\ 010100000000000\\ 000010000000000\\ 000001000000000\\ 100000100000000\\ 110000010000000\\ 110000001000000\\ 010000000100000\\ 100000000010000\\ 010000000001000\\ 000000000000100\\ 000000000000010\\ 000000000000001\\ 100000000000000\\ 010000000000000\end{array}\right].$

25、如权利要求18所述的PN序列生成器，其特征在于，所述下一状态生成器根据矩阵G_NSQ2执行所述矩阵操作：

$G_{\mathrm{NSQ}2}=\left[\begin{array}{c}001000000000000\\ 100100000000000\\ 110010000000000\\ 110001000000000\\ 010000100000000\\ 000000010000000\\ 000000001000000\\ 100000000100000\\ 110000000010000\\ 110000000001000\\ 110000000000100\\ 010000000000010\\ 000000000000001\\ 100000000000000\\ 010000000000000\end{array}\right].$

26、如权利要求18所述的PN序列生成器，其特征在于，所述输出生成器计算所述PN序列生成器下次的两个输出，并且根据矩阵G_OSI2执行所述矩阵操作：

$G_{\mathrm{OSI}2}=\left[\begin{array}{c}010000000000000\\ 100000000000000\end{array}\right].$

27、如权利要求18所述的PN序列生成器，其特征在于，所述PN生成器编程在ASIC中。

28、如权利要求18所述的PN序列生成器，其特征在于，所述PN生成器编程在现场可编程门阵列中。

29、一种通过并行计算多个位用每个时钟脉冲产生这些位的伪噪声序列的方法，其特征在于，所述方法包括下述步骤：

a)在状态存储器中存储至少一组状态值；

b)由下一状态生成器生成第二组状态值，所述第二组状态值是距离所述至少一组状态值的第一预定数的一个或多个状态；

c)通过所述下一状态生成器在所述状态存储器中存储所述第二组状态值；以及

d)由输出生成器并行生成一组输出位，所述输出位组是从所述至少一组状态值中得出。

30、如权利要求29所述的方法，其特征在于，所述存储至少一组状态值的步骤包括下述步骤：

e)保持一组初始状态值；和

f)保持来自所述下一状态生成器或来自跳转生成器的另一组状态值。

31、如权利要求29所述的方法，其特征在于，所述生成第二组状态值的步骤包括下述步骤：

e)将所述至少一组状态值与下一步矩阵相乘。

32、如权利要求29所述的方法，其特征在于，所述并行生成一组输出位的步骤包括下述步骤：

e)将所述至少一组状态值与输出状态矩阵相乘。

33、如权利要求29所述的方法，其特征在于，所述方法进一步包括步骤e)：在步骤b)执行之后、步骤c)执行之前监测所述下一状态生成器的一组状态值的预定组合。

34、如权利要求33所述的方法，其特征在于，一旦监测到所述预定组合，所述方法进一步包括下述步骤：

f)用值“0”重写最后一个输出状态值；

g)将把由所述下一状态生成器所生成的第二组状态值写入到所述状态存储器这一过程取消；以及

h)命令所述状态存储器向所述下一状态生成器提供一组初始状态值。

35、如权利要求29所述的方法，其特征在于，所述方法进一步包括在步骤d)后执行的由跳转生成器生成第三组状态值的步骤e)，所述第三组状态值从所述至少一组状态值中获得。

36、如权利要求35所述的方法，其特征在于，所述由跳转生成器生成第三组状态值的步骤包括下述步骤：

a)将所述至少一组状态值与跳转状态矩阵相乘。

Images