JPH03230607A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPH03230607A JPH03230607A JP2556290A JP2556290A JPH03230607A JP H03230607 A JPH03230607 A JP H03230607A JP 2556290 A JP2556290 A JP 2556290A JP 2556290 A JP2556290 A JP 2556290A JP H03230607 A JPH03230607 A JP H03230607A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- agc
- time slot
- gain control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 2
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はT D MA (Time Division
MultipleAccess :時分割多重接続)
伝送方式を用いた通信のように、バースト状の伝送信号
を受信して伝送損失を補正する自動利得制御回路に関す
る。
MultipleAccess :時分割多重接続)
伝送方式を用いた通信のように、バースト状の伝送信号
を受信して伝送損失を補正する自動利得制御回路に関す
る。
〔従来の技術]
従来、この種の自動利得制御回路(以下、AGC回路と
称する)は、第3図に示すように、入力端子101から
受信したバースト状信号を増幅する利得可変増幅器1の
出力端子102側に、その出力の包絡線を検波する検波
器2を接続し、更にこの検波器2の出力を基準電圧と比
較してその差分を増幅する直流増幅器3を設けている。
称する)は、第3図に示すように、入力端子101から
受信したバースト状信号を増幅する利得可変増幅器1の
出力端子102側に、その出力の包絡線を検波する検波
器2を接続し、更にこの検波器2の出力を基準電圧と比
較してその差分を増幅する直流増幅器3を設けている。
そして、この直流増幅器3の出力を利得可変増幅器lの
利得制御端子103に供給することにより利得可変増幅
器1の利得を制御し、出力の適正化を図っている。
利得制御端子103に供給することにより利得可変増幅
器1の利得を制御し、出力の適正化を図っている。
上述した従来のAGC回路は、その制御原理から無信号
時には利得可変増幅器1の利得が最大とされるため、第
4図(a)のように、無信号時から急激にバースト状信
号が利得可変増幅器lに入力されると、利得可変増幅器
1の出力波形の包絡線は、第4図(b)のようにオーバ
シュートしてしまう。このため、AGCループが収束す
るまでに時間がかかり、その間受信波形が歪み、復調さ
れるデータに誤りが生しるという問題がある。
時には利得可変増幅器1の利得が最大とされるため、第
4図(a)のように、無信号時から急激にバースト状信
号が利得可変増幅器lに入力されると、利得可変増幅器
1の出力波形の包絡線は、第4図(b)のようにオーバ
シュートしてしまう。このため、AGCループが収束す
るまでに時間がかかり、その間受信波形が歪み、復調さ
れるデータに誤りが生しるという問題がある。
本発明の目的は、バースト状信号入力時におけるオーバ
シュートを防止し、AGCループの収束時間を短縮化し
て上述した問題を解消するAGC回路を提供することに
ある。
シュートを防止し、AGCループの収束時間を短縮化し
て上述した問題を解消するAGC回路を提供することに
ある。
本発明のAGC回路は、バースト状信号を増幅する利得
可変増幅器と、この利得可変増幅器の出力の包絡線を検
波する検波器と、この検波器の出力を基準電圧と比較し
、その差分を増幅して出力する直流増幅器と、この直流
増幅器の出力をタイムスロット毎に記憶する記憶回路と
、この記憶回路の出力と直流増幅器の出力とを制御信号
により切り替えて利得可変増幅器の利得制御端子に選択
的に供給する切替器とを備えている。
可変増幅器と、この利得可変増幅器の出力の包絡線を検
波する検波器と、この検波器の出力を基準電圧と比較し
、その差分を増幅して出力する直流増幅器と、この直流
増幅器の出力をタイムスロット毎に記憶する記憶回路と
、この記憶回路の出力と直流増幅器の出力とを制御信号
により切り替えて利得可変増幅器の利得制御端子に選択
的に供給する切替器とを備えている。
なお、切替器はバースト状信号の受信と同時に記憶回路
に接続し、極短時間後に直流増幅器に接続するように構
成している。
に接続し、極短時間後に直流増幅器に接続するように構
成している。
本発明によれば、バースト状信号の受信時には、1つ前
のタイムスロットに記憶されたAGC電圧に基づいて利
得制御を行い、その直後に現在のタイムスロットのAG
C電圧に基づいて利得制御を行うことになり、バースト
状信号の受信時におけるオーバシュートを防止する。
のタイムスロットに記憶されたAGC電圧に基づいて利
得制御を行い、その直後に現在のタイムスロットのAG
C電圧に基づいて利得制御を行うことになり、バースト
状信号の受信時におけるオーバシュートを防止する。
次に、本発明を図面を参照して説明する。
第1図は本発明の一実施例のブロック図である。
利得可変増幅器1は入力端子101から入力されるTD
MA信号を増幅し、出力端子102に出力する。この利
得可変増幅器1の出力側には、増幅された出力の包絡線
を検波する検波器2を接続している。また、この検波器
2には、検波器2の出力を基準電圧と比較し、その差分
を増幅して出力する直流増幅器3を接続している。
MA信号を増幅し、出力端子102に出力する。この利
得可変増幅器1の出力側には、増幅された出力の包絡線
を検波する検波器2を接続している。また、この検波器
2には、検波器2の出力を基準電圧と比較し、その差分
を増幅して出力する直流増幅器3を接続している。
更に、この直流増幅器3には、制御信号■によって直流
増幅器3の出力を記憶する記憶回路4を接続している。
増幅器3の出力を記憶する記憶回路4を接続している。
この記憶回路4の出力側には、制御信号Iによって切り
替えられる切替器5を接続し、この切替器5はその切り
替え動作によって前記記憶回路4の出力と直流増幅器3
の出力を選択し、これを前記利得可変増幅器1の利得制
御端子103に供給するように構成している。
替えられる切替器5を接続し、この切替器5はその切り
替え動作によって前記記憶回路4の出力と直流増幅器3
の出力を選択し、これを前記利得可変増幅器1の利得制
御端子103に供給するように構成している。
次に、上述したAGC回路の動作を、第2図の信号波形
図を用いて説明する。
図を用いて説明する。
1のTDMAフレームのタイムスロット(同図(a))
のバースト状信号(同図(b))が利得可変増幅器1に
入力されて増幅されると、その出力は検波器2で検波さ
れ、検波出力は直流増幅器3において基準電圧と比較さ
れ、その差分が増幅されてAGC電圧として出力される
。そして、記憶回路4は、後述するように制御信号Hの
タイミングでこのAGC電圧を読み込み、これをAGC
プリセット電圧(同図(e))として記憶する。
のバースト状信号(同図(b))が利得可変増幅器1に
入力されて増幅されると、その出力は検波器2で検波さ
れ、検波出力は直流増幅器3において基準電圧と比較さ
れ、その差分が増幅されてAGC電圧として出力される
。そして、記憶回路4は、後述するように制御信号Hの
タイミングでこのAGC電圧を読み込み、これをAGC
プリセット電圧(同図(e))として記憶する。
一方、切替器5は、次のTDMAフレームのタイムスロ
ットのバースト信号を受信した時に、これと同時に入力
される制御信号I (同図(d))のタイミングで記憶
回路4側に切り替え、前記した1つ前のTDMAフレー
ムから得られたAGCプリセット電圧を記憶回路4から
読み出し、これを利得可変増幅器1の利得制御端子10
3に供給する。これにより、利得可変増幅器1は、AG
Cプリセット電圧に基づいて利得制御を行うことになる
。
ットのバースト信号を受信した時に、これと同時に入力
される制御信号I (同図(d))のタイミングで記憶
回路4側に切り替え、前記した1つ前のTDMAフレー
ムから得られたAGCプリセット電圧を記憶回路4から
読み出し、これを利得可変増幅器1の利得制御端子10
3に供給する。これにより、利得可変増幅器1は、AG
Cプリセット電圧に基づいて利得制御を行うことになる
。
そして、極短時間T、後に、切替器5は直流増幅器3側
に切り替えられ、現在のTDMAフレームから得られる
AGC電圧(同図(g))を利得可変増幅器1の利得制
御端子103に供給し、AGC回路は通常のAGCルー
プに戻される。
に切り替えられ、現在のTDMAフレームから得られる
AGC電圧(同図(g))を利得可変増幅器1の利得制
御端子103に供給し、AGC回路は通常のAGCルー
プに戻される。
その後、制御信号■(同図(f))のタイミング、すな
わちAGCループに戻り、かつループが安定したT2後
に、AGC電圧を直流増幅器3から記憶回路4に読み込
み、これを次のTDMAフレームにおけるAGCプリセ
ット電圧として記憶する。
わちAGCループに戻り、かつループが安定したT2後
に、AGC電圧を直流増幅器3から記憶回路4に読み込
み、これを次のTDMAフレームにおけるAGCプリセ
ット電圧として記憶する。
以上の動作は各タイムスロット毎に繰り返し行なわれる
。
。
即ち、このAGC回路では、TDMAフレーム伝送にお
いて、隣合うTDMAフレーム内の同一タイムスロット
の間には、受信レベルに関して相関があるということを
利用しており、1つ前のTDMAフレームの各タイムス
ロットでのAGC電圧を記憶回路4に記憶し、次のTD
MAフレームの各タイムスロットでのAGCプリセット
電圧として使用している点に特徴を有している。
いて、隣合うTDMAフレーム内の同一タイムスロット
の間には、受信レベルに関して相関があるということを
利用しており、1つ前のTDMAフレームの各タイムス
ロットでのAGC電圧を記憶回路4に記憶し、次のTD
MAフレームの各タイムスロットでのAGCプリセット
電圧として使用している点に特徴を有している。
このため、バースト信号の受信時に利得可変増幅器1の
利得が最大になることが防止でき、その際におけるオー
バシュートを抑えた出力波形(同図(C))を得ること
ができ、AGCループの収束を速くすることが可能とな
る。
利得が最大になることが防止でき、その際におけるオー
バシュートを抑えた出力波形(同図(C))を得ること
ができ、AGCループの収束を速くすることが可能とな
る。
以上説明したように本発明は、1つ前のTDMAフレー
ムの各タイムスロットでのAGC電圧を記憶しておき、
この記憶したAGC電圧によって次のTDMAフレーム
の各タイムスロットでの利得制御を行うので、バースト
信号の受信時におけるオーバシュート現象を抑え、AG
Cループの収束を速くし、受信信号波形の歪による復調
データの誤りをなくすことができる効果がある。
ムの各タイムスロットでのAGC電圧を記憶しておき、
この記憶したAGC電圧によって次のTDMAフレーム
の各タイムスロットでの利得制御を行うので、バースト
信号の受信時におけるオーバシュート現象を抑え、AG
Cループの収束を速くし、受信信号波形の歪による復調
データの誤りをなくすことができる効果がある。
第1図は本発明のAGC回路の一実施例のブロック図、
第2図(a)乃至(g)は第1図のAGC回路における
各部の信号波形図、第3図は従来のAGC回路のブロッ
ク図、第4図(a)及び(b)は第3図の回路における
各部の信号波形図である。 1・・・利得可変増幅器、2・・・検波器、3・・・直
流増幅器、4・・・記憶回路、5・・・切替器、101
・・・入力端子、102・・・出力端子、103・・・
利得制御端子。 ビト 甚 第3 図 1づi−ノイ!!JfL3り9吃瞠し)1ζ第4 図
第2図(a)乃至(g)は第1図のAGC回路における
各部の信号波形図、第3図は従来のAGC回路のブロッ
ク図、第4図(a)及び(b)は第3図の回路における
各部の信号波形図である。 1・・・利得可変増幅器、2・・・検波器、3・・・直
流増幅器、4・・・記憶回路、5・・・切替器、101
・・・入力端子、102・・・出力端子、103・・・
利得制御端子。 ビト 甚 第3 図 1づi−ノイ!!JfL3り9吃瞠し)1ζ第4 図
Claims (1)
- 【特許請求の範囲】 1、バースト状信号を増幅する利得可変増幅器と、この
利得可変増幅器の出力の包絡線を検波する検波器と、こ
の検波器の出力を基準電圧と比較し、その差分を増幅し
て出力する直流増幅器と、前記直流増幅器の出力をタイ
ムスロット毎に記憶する記憶回路と、この記憶回路の出
力と前記直流増幅器の出力とを制御信号により切り替え
て前記利得可変増幅器の利得制御端子に選択的に供給す
る切替器とを備えることを特徴とする自動利得制御回路
。 2、切替器はバースト状信号の受信と同時に記憶回路に
接続し、極短時間後に直流増幅器に接続するように構成
してなる特許請求の範囲第1項記載の自動利得制御回路
。 3、時分割多重接続伝送方式により時分割多重化された
バースト状信号をタイムスロット単位で受信する受信装
置に設けられてなる特許請求の範囲第2項記載の自動利
得制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2025562A JP3061827B2 (ja) | 1990-02-05 | 1990-02-05 | 自動利得制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2025562A JP3061827B2 (ja) | 1990-02-05 | 1990-02-05 | 自動利得制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03230607A true JPH03230607A (ja) | 1991-10-14 |
JP3061827B2 JP3061827B2 (ja) | 2000-07-10 |
Family
ID=12169379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2025562A Expired - Fee Related JP3061827B2 (ja) | 1990-02-05 | 1990-02-05 | 自動利得制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3061827B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2292276A (en) * | 1994-08-08 | 1996-02-14 | Nec Corp | Radio transmission output control circuit for TDMA communication |
US6731910B2 (en) | 1997-06-19 | 2004-05-04 | Mitsubishi Denki Kabushiki Kaisha | Data transmission system, data transmitter and data receiver used in the data transmission system |
JP2008011086A (ja) * | 2006-06-28 | 2008-01-17 | Fujitsu Ltd | 増幅器制御装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8787851B2 (en) * | 2012-07-10 | 2014-07-22 | Huawei Device Co., Ltd. | System and method for quickly power amplifier control |
-
1990
- 1990-02-05 JP JP2025562A patent/JP3061827B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2292276A (en) * | 1994-08-08 | 1996-02-14 | Nec Corp | Radio transmission output control circuit for TDMA communication |
US5631930A (en) * | 1994-08-08 | 1997-05-20 | Nec Corporation | Radio transmission output control circuit for TDMA communication |
GB2292276B (en) * | 1994-08-08 | 1999-09-22 | Nec Corp | Radio transmission output control circuit for TDMA communication |
US6731910B2 (en) | 1997-06-19 | 2004-05-04 | Mitsubishi Denki Kabushiki Kaisha | Data transmission system, data transmitter and data receiver used in the data transmission system |
US7477878B2 (en) | 1997-06-19 | 2009-01-13 | Mitsubishi Denki Kabushiki Kaisha | Data transmission system, data transmitter and data receiver used in the data transmission system |
US7764930B2 (en) | 1997-06-19 | 2010-07-27 | Mitsubishi Denki Kabushiki Kaisha | Data transmission system, data transmitter and data receiver used in the data transmission system |
JP2008011086A (ja) * | 2006-06-28 | 2008-01-17 | Fujitsu Ltd | 増幅器制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3061827B2 (ja) | 2000-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5185764A (en) | Receiver for time-varying distorted signals | |
KR0165006B1 (ko) | 통신장치 | |
JPS6165551A (ja) | タイミング位相制御装置 | |
US5507016A (en) | Power control circuit for a digital radio telephone | |
JPH03230607A (ja) | 自動利得制御回路 | |
JPH03184449A (ja) | 受信装置 | |
JP3069880B2 (ja) | Tdma送信機の送信電力自動制御装置 | |
JPH0414335A (ja) | 時分割多重通信用利得制御回路 | |
JP3251947B2 (ja) | 自動利得制御回路 | |
JPH06260861A (ja) | 復調器 | |
EP0597448A1 (en) | The apparatus for adjusting the efficiency of electric power amplification | |
EP0809890A2 (en) | Radio apparatus | |
US5444738A (en) | Signal processing circuit for selective waveform equalization without signal collision and omission | |
JP2900865B2 (ja) | 自動利得制御増幅器 | |
JP2973258B2 (ja) | アナログ/デジタル共用方式の送信電力自動制御装置 | |
JP3457787B2 (ja) | Tdma送信機の送信出力自動制御装置 | |
JPH0529859A (ja) | Tdma方式における基地局受信agc回路 | |
JP3147357B2 (ja) | 出力波形制御回路 | |
JPH03218136A (ja) | 受信信号増幅器 | |
JPH05102939A (ja) | 時分割多重デイジタル無線通信システムの受信機 | |
JPH10242905A (ja) | 段階型送信電力制御回路 | |
JP2727924B2 (ja) | 高能率多値変調波復調装置 | |
JP2001168662A (ja) | Agc電圧制御方法及びagc回路 | |
JP3196892B2 (ja) | 送信出力制御装置 | |
JPH0590854A (ja) | 自動利得制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |