JPH06260861A - 復調器 - Google Patents
復調器Info
- Publication number
- JPH06260861A JPH06260861A JP5066056A JP6605693A JPH06260861A JP H06260861 A JPH06260861 A JP H06260861A JP 5066056 A JP5066056 A JP 5066056A JP 6605693 A JP6605693 A JP 6605693A JP H06260861 A JPH06260861 A JP H06260861A
- Authority
- JP
- Japan
- Prior art keywords
- agc
- switch
- circuit
- output
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 ＡＧＣ機能を有する復調器において，ＴＤＭ
Ａ信号を間欠受信する場合においても高速，高精度及び
高価格のＡ／Ｄ変換器を用いることなく，高速な立ち上
げが可能で，高い安定度を持つ復調器を提供する。 【構成】 利得制御手段としてアナログＡＧＣ回路と，
ディジタルＡＧＣ回路とを有し，当該２つのＡＧＣ回路
を択一的に選択する選択手段と，ディジタルＡＧＣ回路
における積分器の出力を記憶する記憶手段とを有し，低
消費電力化のための間欠受信におけるＡＧＣ動作の高速
な立ち上げが可能な復調器。
Ａ信号を間欠受信する場合においても高速，高精度及び
高価格のＡ／Ｄ変換器を用いることなく，高速な立ち上
げが可能で，高い安定度を持つ復調器を提供する。 【構成】 利得制御手段としてアナログＡＧＣ回路と，
ディジタルＡＧＣ回路とを有し，当該２つのＡＧＣ回路
を択一的に選択する選択手段と，ディジタルＡＧＣ回路
における積分器の出力を記憶する記憶手段とを有し，低
消費電力化のための間欠受信におけるＡＧＣ動作の高速
な立ち上げが可能な復調器。
Description
【０００１】
【産業上の利用分野】本発明は，無線通信装置等に用い
る復調器に関するものである。
る復調器に関するものである。
【０００２】
【従来の技術】図２に，従来のアナログ回路を用いた自
動利得制御回路（ＡｕｔｏｍａｔｉｃＧａｉｎ Ｃｏｎ
ｔｒｏｌ：以下ＡＧＣ回路と称する。）を有する復調器
のブロック図，図３にディジタル信号処理を用いたＡＧ
Ｃ回路を有する復調器のブロック図を示す。以下，この
従来例について説明する。
動利得制御回路（ＡｕｔｏｍａｔｉｃＧａｉｎ Ｃｏｎ
ｔｒｏｌ：以下ＡＧＣ回路と称する。）を有する復調器
のブロック図，図３にディジタル信号処理を用いたＡＧ
Ｃ回路を有する復調器のブロック図を示す。以下，この
従来例について説明する。
【０００３】図２に示す復調器では，入力端子１から入
力された被変調波信号は，利得可変増幅器２で増幅され
たのち検波器４で検波され，出力端子５より復調信号と
して出力される。一方，利得可変増幅器２の出力信号の
一部は，アナログＡＧＣ回路６に入力され，該アナログ
ＡＧＣ回路６より出力される利得制御信号を利得可変増
幅器２の制御入力に戻すことにより，検波器４に入力さ
れる受信信号の平均レベルが基準レベルと等しくなるよ
うに，利得可変増幅器２の利得を制御する。
力された被変調波信号は，利得可変増幅器２で増幅され
たのち検波器４で検波され，出力端子５より復調信号と
して出力される。一方，利得可変増幅器２の出力信号の
一部は，アナログＡＧＣ回路６に入力され，該アナログ
ＡＧＣ回路６より出力される利得制御信号を利得可変増
幅器２の制御入力に戻すことにより，検波器４に入力さ
れる受信信号の平均レベルが基準レベルと等しくなるよ
うに，利得可変増幅器２の利得を制御する。
【０００４】図３に示す復調器では，入力端子１より入
力された被変調波信号を利得可変増幅器２，Ａ／Ｄ変換
器３を介して検波器４で検波し，出力端子５より復調信
号を出力する一方で，Ａ／Ｄ変換器３の出力からディジ
タルＡＧＣ回路７，Ｄ／Ａ変換器を介して，図２の復調
器と同様に受信信号の平均レベルが基準レベルと等しく
なるように利得制御信号を戻して，利得可変増幅器２の
利得を制御する。
力された被変調波信号を利得可変増幅器２，Ａ／Ｄ変換
器３を介して検波器４で検波し，出力端子５より復調信
号を出力する一方で，Ａ／Ｄ変換器３の出力からディジ
タルＡＧＣ回路７，Ｄ／Ａ変換器を介して，図２の復調
器と同様に受信信号の平均レベルが基準レベルと等しく
なるように利得制御信号を戻して，利得可変増幅器２の
利得を制御する。
【０００５】また，ディジタルＡＧＣ回路７は記憶装置
８と接続され，ＴＤＭＡ（ＴｉｍｅＤｉｖｉｓｉｏｎ
Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）信号受信時に低消費
電力化のための間欠受信を行なう場合には，あるスロッ
トの受信終了時に利得制御信号の最終値を記憶装置８に
記憶させ，次スロット受信時のＡＧＣ動作立上げの高速
化を図るものである。
８と接続され，ＴＤＭＡ（ＴｉｍｅＤｉｖｉｓｉｏｎ
Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）信号受信時に低消費
電力化のための間欠受信を行なう場合には，あるスロッ
トの受信終了時に利得制御信号の最終値を記憶装置８に
記憶させ，次スロット受信時のＡＧＣ動作立上げの高速
化を図るものである。
【０００６】
【発明が解決しようとする課題】前述した従来例のう
ち，図２に示す従来例ではＴＤＭＡ方式での受信を行な
うとき，低消費電力化のため自スロット受信時のみ動作
するような間欠受信を行なう際，動作休止時にＡＧＣ信
号が制御範囲の限界値付近になってしまい，自スロット
受信時におけるＡＧＣの再引込みに時間がかかるという
欠点が有る。
ち，図２に示す従来例ではＴＤＭＡ方式での受信を行な
うとき，低消費電力化のため自スロット受信時のみ動作
するような間欠受信を行なう際，動作休止時にＡＧＣ信
号が制御範囲の限界値付近になってしまい，自スロット
受信時におけるＡＧＣの再引込みに時間がかかるという
欠点が有る。
【０００７】また，図３に示す従来例では移動体通信に
おけるフェージングに見られるような急激な受信レベル
の変化に対して，実用上，十分な精度でＡＧＣを行なお
うとすると，Ａ／Ｄ変換器のダイナミックレンジも非常
に広いものが要求されるため，高速，高精度及び高価格
のＡ／Ｄ変換器が必要になるという欠点がある。
おけるフェージングに見られるような急激な受信レベル
の変化に対して，実用上，十分な精度でＡＧＣを行なお
うとすると，Ａ／Ｄ変換器のダイナミックレンジも非常
に広いものが要求されるため，高速，高精度及び高価格
のＡ／Ｄ変換器が必要になるという欠点がある。
【０００８】本発明では高速，高精度及び高価格のＡ／
Ｄ変換器を用いることなく，ＴＤＭＡ方式における間欠
受信時でも高速な立ち上げが可能で精度の高いＡＧＣを
行なうことができる復調器を提供することを目的とす
る。
Ｄ変換器を用いることなく，ＴＤＭＡ方式における間欠
受信時でも高速な立ち上げが可能で精度の高いＡＧＣを
行なうことができる復調器を提供することを目的とす
る。
【０００９】
【問題を解決するための手段】本発明は上記の目的を達
成するために，利得制御手段にはアナログＡＧＣ回路
と，ディジタルＡＧＣ回路の両回路を備え，受信レベル
の変動状態によって該両回路を切り替える手段と，ディ
ジタルＡＧＣ回路における積分器の出力を記憶する記憶
手段とを備えたものである。
成するために，利得制御手段にはアナログＡＧＣ回路
と，ディジタルＡＧＣ回路の両回路を備え，受信レベル
の変動状態によって該両回路を切り替える手段と，ディ
ジタルＡＧＣ回路における積分器の出力を記憶する記憶
手段とを備えたものである。
【００１０】
【作用】その結果，特に高速，高精度及び高価格のＡ／
Ｄ変換器を必要とせずに，ＴＤＭＡ信号の間欠受信時に
ＡＧＣ動作の立ち上げの高速化が可能となり，安定した
復調が可能となる。
Ｄ変換器を必要とせずに，ＴＤＭＡ信号の間欠受信時に
ＡＧＣ動作の立ち上げの高速化が可能となり，安定した
復調が可能となる。
【００１１】
【実施例】以下，この発明の一実施例を図１，図４，図
５を用いて説明する。図１において，入力端子１は利得
可変増幅器２，Ａ／Ｄ変換器３，検波器４を介して出力
端子５に接続される。このうち，利得可変増幅器２の出
力はアナログＡＧＣ回路６にも接続され，該アナログＡ
ＧＣ回路６の出力は切り換えスイッチ９の一方の入力に
接続され，該切り換えスイッチ９の出力から利得可変増
幅器２の制御入力に接続される。
５を用いて説明する。図１において，入力端子１は利得
可変増幅器２，Ａ／Ｄ変換器３，検波器４を介して出力
端子５に接続される。このうち，利得可変増幅器２の出
力はアナログＡＧＣ回路６にも接続され，該アナログＡ
ＧＣ回路６の出力は切り換えスイッチ９の一方の入力に
接続され，該切り換えスイッチ９の出力から利得可変増
幅器２の制御入力に接続される。
【００１２】また，Ａ／Ｄ変換器３の出力は，ディジタ
ルＡＧＣ回路７を介してＤ／Ａ変換器１１に接続され，
該Ｄ／Ａ変換器１１の出力は切り換えスイッチ９の他方
の入力と接続される。さらに，ディジタルＡＧＣ回路７
の他方の出力は記憶装置８，切り換え制御部１０と並列
接続され，該切り換え制御部１０の出力はスイッチ９の
制御入力に接続される。
ルＡＧＣ回路７を介してＤ／Ａ変換器１１に接続され，
該Ｄ／Ａ変換器１１の出力は切り換えスイッチ９の他方
の入力と接続される。さらに，ディジタルＡＧＣ回路７
の他方の出力は記憶装置８，切り換え制御部１０と並列
接続され，該切り換え制御部１０の出力はスイッチ９の
制御入力に接続される。
【００１３】次に本実施例についてその作用を説明す
る。入力端子１より入力された被変調波信号は，利得可
変増幅器２で増幅されＡ／Ｄ変換器３でディジタル化さ
れた後，検波器４で検波され出力端子５より出力され
る。受信信号はＴＤＭＡ信号であり，受信開始後の初期
動作では，スイッチ９はアナログＡＧＣ回路側になって
いるものとする。
る。入力端子１より入力された被変調波信号は，利得可
変増幅器２で増幅されＡ／Ｄ変換器３でディジタル化さ
れた後，検波器４で検波され出力端子５より出力され
る。受信信号はＴＤＭＡ信号であり，受信開始後の初期
動作では，スイッチ９はアナログＡＧＣ回路側になって
いるものとする。
【００１４】次に，本発明におけるディジタルＡＧＣ回
路７の詳細なブロック図を図４に示す。本実施例ではデ
ィジタルＡＧＣ回路７から切り換え制御部１０に出力す
るスイッチ切換制御用の信号に一例として，ディジタル
ＡＧＣ回路７の乗算器７１の出力を用いている。
路７の詳細なブロック図を図４に示す。本実施例ではデ
ィジタルＡＧＣ回路７から切り換え制御部１０に出力す
るスイッチ切換制御用の信号に一例として，ディジタル
ＡＧＣ回路７の乗算器７１の出力を用いている。
【００１５】初期状態ではスイッチ９でアナログＡＧＣ
側が選択されており，アナログＡＧＣ回路６を通して利
得可変増幅器２にＡＧＣをかけると同時に，前記スイッ
チ切換制御用の信号を切り換え制御部１０で監視する。
乗算器７１の出力がＡ／Ｄ変換器３のダイナミックレン
ジで決まる所定の基準範囲内に入ったとき，切り換え制
御部１０から制御信号を出力してスイッチ９を切り換
え，ディジタルＡＧＣ回路７からの信号により利得可変
増幅器２を制御する。
側が選択されており，アナログＡＧＣ回路６を通して利
得可変増幅器２にＡＧＣをかけると同時に，前記スイッ
チ切換制御用の信号を切り換え制御部１０で監視する。
乗算器７１の出力がＡ／Ｄ変換器３のダイナミックレン
ジで決まる所定の基準範囲内に入ったとき，切り換え制
御部１０から制御信号を出力してスイッチ９を切り換
え，ディジタルＡＧＣ回路７からの信号により利得可変
増幅器２を制御する。
【００１６】スイッチ切り換え以降は間欠動作を行な
う。間欠動作のタイムチャートを図５に示す。図におい
て，ＴＳはＴＤＭＡ信号におけるタイムスロット構成，
ＡＴはＡＧＣ回路の動作タイミング，ＡＮはアナログＡ
ＧＣの動作タイミング，ＤＧはディジタルＡＧＣの動作
タイミングである。まず，ＡＧＣを確立して，最初の受
信該当スロットＳ１の受信終了後，一時受信動作を終了
し，待ち受け状態に入る。そして，次の該当スロットＳ
２の受信直前に受信動作を開始する。
う。間欠動作のタイムチャートを図５に示す。図におい
て，ＴＳはＴＤＭＡ信号におけるタイムスロット構成，
ＡＴはＡＧＣ回路の動作タイミング，ＡＮはアナログＡ
ＧＣの動作タイミング，ＤＧはディジタルＡＧＣの動作
タイミングである。まず，ＡＧＣを確立して，最初の受
信該当スロットＳ１の受信終了後，一時受信動作を終了
し，待ち受け状態に入る。そして，次の該当スロットＳ
２の受信直前に受信動作を開始する。
【００１７】この時，記憶装置８には第１該当スロット
Ｓ１受信終了時の図４の積分器７３の出力を記憶してお
き，第２該当スロットｓ２受信開始時においては記憶装
置８に記憶された値を初期値として，積分を開始しＡＧ
Ｃの動作を行なう。
Ｓ１受信終了時の図４の積分器７３の出力を記憶してお
き，第２該当スロットｓ２受信開始時においては記憶装
置８に記憶された値を初期値として，積分を開始しＡＧ
Ｃの動作を行なう。
【００１８】以降も同様の受信動作を行なうが，第ｎ番
目の該当スロットＳｎを受信する前に利得可変増幅器２
の出力レベルの変動がＡ／Ｄ変換器のダイナミックレン
ジを超えた場合，図４の乗算器７１の出力信号によって
図１の切り換え制御部１０でダイナミックレンジを超え
たことを検知し，スイッチ９により再びアナログＡＧＣ
回路６側を選択し，アナログＡＧＣ回路６からの信号に
より利得可変増幅器２を制御する。以降の動作は受信開
始後初期動作と同様の動作を行なうものである。
目の該当スロットＳｎを受信する前に利得可変増幅器２
の出力レベルの変動がＡ／Ｄ変換器のダイナミックレン
ジを超えた場合，図４の乗算器７１の出力信号によって
図１の切り換え制御部１０でダイナミックレンジを超え
たことを検知し，スイッチ９により再びアナログＡＧＣ
回路６側を選択し，アナログＡＧＣ回路６からの信号に
より利得可変増幅器２を制御する。以降の動作は受信開
始後初期動作と同様の動作を行なうものである。
【００１９】
【発明の効果】本発明によれば，アナログＡＧＣ回路に
より受信レベルの変動をＡ／Ｄ変換器のダイナミックレ
ンジ内に抑えてから，ディジタル信号処理によるＡＧＣ
を行なうため，特に高速，高精度，高価格のＡ／Ｄ変換
器を必要とせず，ＴＤＭＡ信号の間欠受信に際しても高
速な立ち上げが可能で，かつ高精度のＡＧＣが可能とな
り，高性能で安定かつ安価な復調器が実現できる。
より受信レベルの変動をＡ／Ｄ変換器のダイナミックレ
ンジ内に抑えてから，ディジタル信号処理によるＡＧＣ
を行なうため，特に高速，高精度，高価格のＡ／Ｄ変換
器を必要とせず，ＴＤＭＡ信号の間欠受信に際しても高
速な立ち上げが可能で，かつ高精度のＡＧＣが可能とな
り，高性能で安定かつ安価な復調器が実現できる。
【図１】本発明の一実施例を示すブロック図。
【図２】従来例を示すブロック図（アナログＡＧＣ）。
【図３】従来例を示すブロック図（ディジタルＡＧ
Ｃ）。
Ｃ）。
【図４】本発明によるディジタルＡＧＣ回路の一例を示
す詳細ブロック図。
す詳細ブロック図。
【図５】本発明のＡＧＣ動作を示すタイムチャート。
１ 入力端子 ２ 利得可変増幅
器 ３ Ａ／Ｄ変換器 ４ 検波器 ５ 出力端子 ６ アナログＡＧ
Ｃ回路 ７ ディジタルＡＧＣ回路 ８ 記憶装置 ９ スイッチ １０ 切換制御部 １１ Ｄ／Ａ変換器 ７０ ディジタルＡＧＣ入力端子 ７１ 乗算器 ７２ 切換制御信号出力端子 ７３ 積分器 ７４ 加算器 ７５ 基準レベル
設定部 ７６ ディジタルＡＧＣ出力端子 ７７ 積分器出力
端子 ＴＳ ＴＤＭＡ信号におけるタイムスロット構成 ＡＴ ＡＧＣ回路動作タイミング ＡＮ／ＤＧ スイッチ切換タイミング Ｓ１ 第１該当スロット Ｓ２ 第２該当ス
ロット Ｓｎ 第ｎ該当スロット
器 ３ Ａ／Ｄ変換器 ４ 検波器 ５ 出力端子 ６ アナログＡＧ
Ｃ回路 ７ ディジタルＡＧＣ回路 ８ 記憶装置 ９ スイッチ １０ 切換制御部 １１ Ｄ／Ａ変換器 ７０ ディジタルＡＧＣ入力端子 ７１ 乗算器 ７２ 切換制御信号出力端子 ７３ 積分器 ７４ 加算器 ７５ 基準レベル
設定部 ７６ ディジタルＡＧＣ出力端子 ７７ 積分器出力
端子 ＴＳ ＴＤＭＡ信号におけるタイムスロット構成 ＡＴ ＡＧＣ回路動作タイミング ＡＮ／ＤＧ スイッチ切換タイミング Ｓ１ 第１該当スロット Ｓ２ 第２該当ス
ロット Ｓｎ 第ｎ該当スロット
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｊ 3/00 Ｊ 8226−5Ｋ Ｈ０４Ｌ 27/01
Claims (1)
- 【請求項１】 入力した被変調波信号を増幅する増幅手
段と，該増幅手段の出力信号レベルを所定レベルに保つ
ために前記増幅手段の利得を自動制御する制御手段とを
有する復調器において， 前記制御手段は，アナログ回路で構成される第一の利得
制御手段と，ディジタル回路で構成される第二の利得制
御手段とから成り，該第一の利得制御手段と第二の利得
制御手段とを択一的に選択する選択手段と，前記入力し
た被変調波信号のレベル変動に応じて前記選択手段を切
り替え制御する切り換え制御手段と，前記第二の利得制
御手段の出力値を記憶するための記憶手段とを具備する
ことを特徴とする復調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5066056A JPH06260861A (ja) | 1993-03-02 | 1993-03-02 | 復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5066056A JPH06260861A (ja) | 1993-03-02 | 1993-03-02 | 復調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06260861A true JPH06260861A (ja) | 1994-09-16 |
Family
ID=13304837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5066056A Pending JPH06260861A (ja) | 1993-03-02 | 1993-03-02 | 復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06260861A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6683925B1 (en) | 1999-02-24 | 2004-01-27 | Mitsubishi Denki Kabushiki Kaisha | Wireless terminal device |
| WO2004095709A3 (en) * | 2003-04-24 | 2005-04-21 | Koninkl Philips Electronics Nv | Gain compensation |
| WO2008096653A1 (ja) * | 2007-02-08 | 2008-08-14 | Advantest Corporation | 増幅制御装置、試験用信号生成モジュール、試験装置、増幅制御方法、プログラム、記録媒体 |
| JP2009081701A (ja) * | 2007-09-26 | 2009-04-16 | Kyocera Corp | 受信制御方法および受信装置 |
| JP2009182414A (ja) * | 2008-01-29 | 2009-08-13 | Kyocera Corp | 受信装置および受信制御方法 |
| JP2020155931A (ja) * | 2019-03-20 | 2020-09-24 | ヤマハ株式会社 | Ａ／ｄ変換デバイスおよびａ／ｄ変換方法 |
-
1993
- 1993-03-02 JP JP5066056A patent/JPH06260861A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6683925B1 (en) | 1999-02-24 | 2004-01-27 | Mitsubishi Denki Kabushiki Kaisha | Wireless terminal device |
| US6980610B2 (en) | 1999-02-24 | 2005-12-27 | Mitsubishi Denki Kabushiki Kaisha | Wireless terminal device |
| WO2004095709A3 (en) * | 2003-04-24 | 2005-04-21 | Koninkl Philips Electronics Nv | Gain compensation |
| WO2008096653A1 (ja) * | 2007-02-08 | 2008-08-14 | Advantest Corporation | 増幅制御装置、試験用信号生成モジュール、試験装置、増幅制御方法、プログラム、記録媒体 |
| JP2008199119A (ja) * | 2007-02-08 | 2008-08-28 | Advantest Corp | 増幅制御装置、試験用信号生成モジュール、試験装置、増幅制御方法、プログラム、記録媒体 |
| US7973599B2 (en) | 2007-02-08 | 2011-07-05 | Advantest Corporation | Amplification control device, test signal generation module, test device, amplification control method, program, and recording medium |
| JP2009081701A (ja) * | 2007-09-26 | 2009-04-16 | Kyocera Corp | 受信制御方法および受信装置 |
| JP2009182414A (ja) * | 2008-01-29 | 2009-08-13 | Kyocera Corp | 受信装置および受信制御方法 |
| JP2020155931A (ja) * | 2019-03-20 | 2020-09-24 | ヤマハ株式会社 | Ａ／ｄ変換デバイスおよびａ／ｄ変換方法 |
| WO2020189106A1 (ja) * | 2019-03-20 | 2020-09-24 | ヤマハ株式会社 | Ａ／ｄ変換デバイスおよびａ／ｄ変換方法 |
| US11894858B2 (en) | 2019-03-20 | 2024-02-06 | Yamaha Corporation | A/D conversion device and A/D conversion method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3372135B2 (ja) | 通信端末装置 | |
| KR0184993B1 (ko) | 이동 무선 유닛 및 이를 자동적으로 이득 제어하는 방법 | |
| JP3273539B2 (ja) | スペクトル拡散信号受信機 | |
| JPH11187463A (ja) | 移動体無線受信機 | |
| US5507016A (en) | Power control circuit for a digital radio telephone | |
| JP2001024454A (ja) | 自動利得制御装置及び方法、並びに自動利得制御機能を持った無線通信装置 | |
| JPH06260861A (ja) | 復調器 | |
| CA2370744A1 (en) | Multimode fast attack automatic gain control (agc) loop for narrow band receivers | |
| US6980610B2 (en) | Wireless terminal device | |
| EP1231710A2 (en) | Automatic gain control circuit and method for use in a direct sequence spread spectrum receiver | |
| JP2006197654A (ja) | Ａｇｃ制御方法及びａｇｃ回路 | |
| JP4171191B2 (ja) | Ａｇｃ制御方法及びａｇｃ回路 | |
| JP2678690B2 (ja) | 受信機コントローラの方法および装置 | |
| EP0597448A1 (en) | The apparatus for adjusting the efficiency of electric power amplification | |
| JPH10200353A (ja) | バーストａｇｃ回路およびバーストａｇｃ制御方法 | |
| JP2680366B2 (ja) | 自動利得制御増幅回路 | |
| JP3061827B2 (ja) | 自動利得制御回路 | |
| JPH0414335A (ja) | 時分割多重通信用利得制御回路 | |
| JPS58197935A (ja) | スペクトラム拡散受信装置 | |
| KR0168969B1 (ko) | 무선 주파수 신호의 자동 이득 제어 조정 장치 | |
| JP3064811B2 (ja) | 移動通信システムにおける移動速度推定装置 | |
| JP2727924B2 (ja) | 高能率多値変調波復調装置 | |
| JPH0832383A (ja) | 自動利得制御装置 | |
| JP2001285380A (ja) | 受信装置 | |
| JP3324303B2 (ja) | 受信信号レベル検出回路 |