JPH03217106A - デジタル温度補償発振器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は、温度変化による発振周波数の変化をデジタル
的に補償するデジタル温度補償発振器に係わり、特にデ
ジタル−アナログ変換器の改良に間する。

（発明の技術的背景とその問題点） 近時、周波数、時間等の基準として水晶発振器が広く用
いられている。ところで水晶発振器に用いる水晶振動子
は一般に温度係数を持ち、温度の変化によフて周波数も
変化する。たとえば、数ＭＨｚないし士数ＭＨｚ程度の
周波数で使用する一般的なＡＴカットの水晶振動子は、
第３図に示すような略３次曲線状の温度係数を示１八　
その特性は切断角度に応じて微細に変化１八変極点は２
５℃前後になる。

一方、電子機器の高精度化がすすむにつれて水晶発振器
にあっても発振周波数は、より安定であることを要求さ
れる傾向にある。

このような要求を満たす水晶発振器と（ノては発振回路
を恒温槽に収納したものがある。しかしながら恒温槽を
用いたものでは形状が大型化し、消費電力も大きく、電
源の投入時に周波数が安定化するまでに時間がかかり、
しかも部品は７０℃程度の比較的高温度にさらされるた
めに信頼性にも問題がある。

このために、水晶振動子にサーミスタ等の温度検出素子
を接続してそのリアクタンスの変化によって温度補償を
行うものがある。しかしながらこのようなものでは上記
恒温槽を用いたものに比へて周波数安定度は１０倍１リ
上悪くなる。

このために、たとえは第４図に示すような構成のデジタ
ル温度補償発振器が知られていろ。

この発振器では温度センサ１の検出出力をアナ口グーデ
ジタル変換器２でデジタル変換し、このデジタル出力に
よって記憶素子、すなわちメモリ３のアドレスを選択し
てアクセスする。

このメモリ３には予め温度変化による発振器の発振周波
数の変化を補償するためのデータを書き込んでおく。

そしてメモリ３の出力データをデジタル−アナログ変換
器４、たとえばＲ−２Ｒのラダー型のデジタル−アナロ
グ変換器を用いてアナログ信号に変換する。そしてこの
アナログ信号を電圧容量変換素子５、たとえばハリキャ
ップに印加してその静電容量を制御する。そしてこの電
圧容量変換素子５を発振回路７の水晶振動子６に接続し
、その発振周波数を微小に可変して温度補償を行う。

しかしながらこのようなものでは、Ｒ−２Ｒ型の変換器
を用いているので、高精度のアナログ変換を行うために
はデジタル−アナログ変換器として極めて高精度の多数
の抵抗を必要とし、それによってコストが高価で形状も
大型化１，八　実際には各抵抗の値のバラツキによって
所望の性能を得られない問題がある。

このためにデジタル入力信号の値に応じた時間幅のパル
ス信号を発生するパルス幅変調を行って、このパルス信
号をローバスフィルタで平滑して直流化電圧に変換する
ものが考えられている。

このようにすれば比較的安価に高精度のアナログ−デジ
タル変換を行なえるが、反面、応答に要する時間が長く
なり、たとえば前述のデジタル温度補償型の発振器の場
合、特に電源投入後、周波数が安定になるまでの時間が
長くなる問題があった。

（発明の目的） 本発明は、上記の事情に鑑みてなされたもので、高い変
換精度を得られしかも高速動作の可能なデジタル−アナ
ログ変換器を用いて、とくに電源投入後の立ち上がりが
早く短時間で発振周波数を安定化することができるデジ
タル温度補償発振器を提供することを目的とするもので
ある。

（発明の概要） 本発明は、温度を検出する温度センサの検出値をデジタ
ル変換して記憶素子のアドレスを選択して予め格納した
温度補償データを読みだし、このデータをアナログ変換
して水晶発振回路の電圧容量変換素子に印加して周波数
を制御するものにおいて、上記デジタル変換は上位Ｐビ
ットおよび下位Ｑビットからなるデジタル信号の下位Ｑ
ビットに対応した２Ｑサイクルを一変換周期として上位
Ｐビットの値に対応したパルス幅のパルス列を出力する
とともに上記２Ｑサイクルのパルス列のうち下位Ｑビッ
トの値に対応する数のサイクルではパルス幅を一定時間
幅だけ拡幅した信号を出力ずるパルス幅変調器の変調出
力をローパス・フィルタで平滑することを特徴とするも
のである。

（実施例） 以下、本発明の一実施例を、第１図に示すブロック図を
参照して詳細に説明する。

図中１１は、温度センサて、たとえば温度変化に応じて
抵抗値が変化するサーミスタである。そして１２は温度
センサ１１から検出温度に応じたアナログ信号の温度デ
ータを与えられるアナログ−デジタル変換器で、上記ア
ナログ信号を予め定めたビット数のデジタル信号の温度
データに変換する。

そして、このデジタル化した温度データによって記憶素
子１３たとえばＥＰ−ＲＯＭのアドレスを選択する。こ
のＥＰ−ＲＯＭ１３の各アドレスには予め、上記温度デ
ータに対応した温度補償データを格納している。しかし
て選択したアドレスから読みだした温度補償データをデ
ジタル−アナログ変換器１４に与えてアナログ変換し、
この変換出力を電圧容量変換素子１５に印加してその静
電容量を制御する。

そして上記、電圧容量変換素子１５は水晶発振器１７の
水晶振動子１６に接続してその発振周波数を微小に可変
し、温度変化による発振周波数の変化を補償する。

しかして上記デジタル−アナログ変換器１４は、デジタ
ル信号として与えられる上記温度補償データを、その値
に対応した時間幅のパルス信号に変換するパルス幅変調
器１４Ａと、このパルス幅変調器１４Ａの出力を平滑し
て直流化するａ−バス・フィルタ１４Ｂとを設けている
。

このパルス幅変調器１４Ａは、上位Ｐビットおよび下位
Ｑビットのデジタル信号である温度補償データの下位Ｑ
ビットに対応した２°サイクルを一変換周期として動作
する。そして、この２Ｑサイクルの間にデジタル信号の
上位Ｐビットの値に対応したパルス幅のパルス列を出力
する。さらに上記２Ｑサイクルのパルス列のうち下位Ｑ
ビットの値に対応した数のサイクルを略均等な時間間隔
となるように選択し当該サイクルでは出力信号のパルス
幅を一定時間幅だけ拡幅するようにしている。

たとえば、ｌ４ビットのデジタル信号を上位８ビット、
下位６ビットに分割してアナログ変換する場合について
第２図に示すタイムチャートを参照して説明すると、２
６すなわち６４基本サイクルが１変換周期（図示ＴＩ）
となる。そして各基本サイクル（図示Ｔ２）は同一時間
幅でそれぞれ２５６クロツクサイクルからなる。そして
そして各クロックサイクルで出力されるパルス信号は上
位８ビットの値に対応した時間幅のパルス信号となり、
かつ下位６ビットの値に対応する数の基本サイクルでは
各出力パルスの後縁を１クロックサイクル分だけ拡幅す
る。たとえば下位６ビットの値が１０進数で２Ｑで与え
られるならば６４基本サイクルの中から略等間隔に２Ｑ
基本サイクルを選択してこれらの基本サイクルにおける
出力パルスの後縁は１クロックサイクル分だけ拡幅する
。

したがフて１４ビットの変換精度を達成するためには１
変換サイクルの時間を要するが、８ビットの変換精度で
あれば１変換サイクル／６４の１基本サイクルの時間で
達成することができ動作時間を著しく短縮することが可
能である。

なおこのようなパルス幅変調器１４Ａは周知のロジック
回路を鞘み合わせて構成してもよいし、ワンチップ型等
の小型の中央演算処理装置、いわゆるＣＰＵを用いてプ
ログラム制御で構成してもよい。

このような構成であれば、デジタル−アナログ変換器１
４は、デジタル信号の値に応じた時間幅のパルス信号を
得るパルス幅変調器１４Ａと、この変調出力を平滑して
直流化するローパス・フィルタ１４Ｂとからなる。

そして、パルス幅変調器１４Ａは上位Ｐビットおよび下
位Ｑビットからなるデジタル信号の下位Ｑビットに対応
した２ロサイクルを一変換周期として上位Ｐビットの値
に対応したパルス幅のパルス列を出力するとともに上記
２Ｑサイクルのパルス列のうち下位Ｑビットの値に対応
する数のサイクルではパルス幅を一定時間幅だけ拡幅す
るようにしている。

したがって、きわめて短時間で近似的に有意な変換出力
を得ることができ、しかも回路全体を比較的、簡単な構
成の周知のデジタル回路素子をもって実現することが可
能であり、しかもこのような簡単な構成で極めて高精度
を得ることができる。

−１０− しかしてこのようなパルス幅変調を行うデジタル−アナ
ログ変換器は、変換速度の点に間しては、本質的にＲ−
２Ｒ型等の変換器よりも低速度である。しかしながら水
晶発振器の温度補償を行う場合には、特に電源投入時の
立ち上がりにおいてきわめて短時間で有意な変換出力を
得られるので発振周波数が安定化するまでの費消時はき
わめて短くなる。

またデジタル温度補償発振器にあっては、たとえ温度変
化の激しい過酷な条件であっても、発振回路の特にその
水晶振動子の熱容量に比して上記デジタル−アナログ変
換器の変換速度は充分に短時間である。したがって、温
度変化による周波数の変化を充分な時間的余裕をもって
正確に補償することが可能で実用上充分な性能を得るこ
とができる。

なお、本発明は上記実施例に限定されるものではなく、
たとえば記憶素子１３に対する温度補償データの書き込
み、読みだし及び読みだしたデータに対する所定の演算
等を制御するために小型の−１１＝ 中央演算処理装置（以下ＣＰＵという）を設けて処理す
るようにしてもよい。

第３図はこのような構成のデジタル温度補償発振器の一
例を示すブロック図で、ＣＰＵ２１によってアナログ−
デジタル変換器１２から取り込んだ温度データに応じて
対応する温度補償データを記憶素子１３から読み出す。

そして上記温度補償データの値に応じたパルス幅のパル
ス信号をパルス幅変調器１４Ａで得てスイッチ２２を制
御する。

このスイッチ２２の一方の接点には電源２３から一定電
圧を与え、他方の接点には基準電位を与える。そしてス
イッチ２２の選択出力はローパス・フィルタ１４Ｂで平
滑して直流化し、電圧容量変換素子１５に印加してその
静電容量を制御し、水晶発振器１７の発振周波数を微小
に可変し、温度変化による発振周波数の変化を補償する
。

なお、このようにＣＰＵ２１を設けた場合は、デジタル
−アナログ変換器１４のパルス幅変調器１１１１Ａは、
たとえばＣＰＵ２　１のデジタル出力ボートをソフトウ
エア・タイマで制御して実現でき、−１２− ハードウエアの構成も極めて簡単になる。

また、ＣＰＵ２１に仮想的に水晶振動子１６の温度特性
のモデルを予め設定しておき、実際に使用する水晶振動
子１６と上記モデルの水晶振動子の温度特性の差分のみ
を記憶素子１３に記憶する構成としてもよい。このよう
にすれば記憶すべきデータ量を圧縮でき、記憶素子１３
に容量の小さいものを使用可能にできる。またこの場合
は、記憶素子１３から読み出したデータに対してＣＰＵ
２１で所定の演算を行って温度補償データの復元してパ
ルス幅変調器へ与えるようにすればよい。

（発明の効果） 以上詳述したように、本発明によれば簡単な構成で容易
に高精度を得られ、特に電源投入時の立ち上がりに要す
る時間が短く、コストも安価で形状も小型にでき、正確
な温度補償が可能な高性能のデジタル温度補償発振器を
提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、−１３一 第２図は上記実施例の動作を説明するタイムチャート、 第３図は本発明の他の実施例を示すブロック図第４図は
ＡＴカットの厚み滑り水晶振動子の温度特性の一例を示
す図、 第５図は従来のデジタル温度補償発振器の一例を示すブ
ロック図である。 １１−− １　２　１ １　３　φ　・ １　４　・　・ １４Ａ拳 １４Ｂ　　・ １　δ　・　・ １　６　・　φ １　７　・　・ 温度センサ アナ口グーデジタル変換器 記憶素子 デジタル−アナログ変換器 パルス幅変調器 ローパス・フィルタ 電圧容量変換素子 水晶振動子 発振回路 −１４−

Claims (1)

1. 【特許請求の範囲】 温度を検出する温度センサと、 この温度センサの検出出力を検出値に応じた値のデジタ
   ル信号に変換するアナログ−デジタル変換器と、 このアナログ−デジタル変換器のデジタル変換出力に対
   応したアドレスを選択されて予め記憶した温度補償デー
   タを出力する記憶素子と、 この記憶素子の出力データをアナログ信号に変換するデ
   ジタル−アナログ変換器と、 このデジタル−アナログ変換器のアナログ変換出力に応
   じて静電容量を制御される電圧容量変換素子と、 この電圧容量変換素子によって周波数を制御される水晶
   振動子と、 この水晶振動子と共に発振器を構成する発振回路とを具
   備するものにおいて、 上記デジタル−アナログ変換器は上位Ｐビットおよび下
   位Ｑビットからなるデジタル信号の下位Ｑビットに対応
   した２＾Ｑサイクルを一変換周期として上位Ｐビットの
   値に対応したパルス幅のパルス列を出力するとともに上
   記２＾Ｑサイクルのパルス列のうち下位Ｑビットの値に
   対応する数のサイクルではパルス幅を一定時間幅だけ拡
   幅した信号を出力するパルス幅変調器と、この変調器の
   出力を平滑して直流化するローパス・フィルタとからな
   ることを特徴とするデジタル温度補償発振器。