JPH03215934A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03215934A
JPH03215934A JP2011561A JP1156190A JPH03215934A JP H03215934 A JPH03215934 A JP H03215934A JP 2011561 A JP2011561 A JP 2011561A JP 1156190 A JP1156190 A JP 1156190A JP H03215934 A JPH03215934 A JP H03215934A
Authority
JP
Japan
Prior art keywords
substrate
silicon
sapphire
sos
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011561A
Other languages
English (en)
Other versions
JPH088214B2 (ja
Inventor
Takashi Nishimura
隆司 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011561A priority Critical patent/JPH088214B2/ja
Priority to US07/581,794 priority patent/US5081519A/en
Priority to DE4040356A priority patent/DE4040356A1/de
Publication of JPH03215934A publication Critical patent/JPH03215934A/ja
Publication of JPH088214B2 publication Critical patent/JPH088214B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/0245Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02516Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/933Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置に関し、特に、勺ノアイア基板上
にソリコンを形成してなるSOS基板上に化合物半導体
層を有する半導体装1tこ関ずるイ、のである。
〔従来の技術〕
近年、シリコン基板上にG a.A s層を有する半導
体装置に対して、品質向上の研究が著し《なされている
。しかしながら、このような半導体素子をMM I C
’  s (Monolithic Microwav
e Integrate+J Circuits )及
びデジタルICに適用するに際しては未だ2つの大きな
問題が残っている。その1つはシリコンとGaAsO熱
膨張率の違いによるもので、形成後の基板に引張り応力
が発生してシリコン基板に反りが生じ、GaAS層にク
ラノクが発生してしまうことである。また、他の1つと
してはシリコン基板の電気抵抗性が低いことが挙げられ
る。これは素子の高周波特性の劣化を招く大きな原因と
なる。
そこで、例えば、カサイ等によるジャーナルアプライド
 フィジンクス60 (1986)1 (K.Kasa
i etc.: J.Appl.Phys. 60 (
1986) 1)にあるように、シリコンの代わりに、
GaAsと熱膨張率が近く、良絶縁体であるサファイア
を用い、(0 0 0 1)面サファイアに直接(1 
1 1)面のGaAsをエビクキシャル成長する技術が
報告されているが、(1 1 1)面のGaAsは実使
用には不向きであった。
また、最近、ハンプレイ等によるアブライドフィジンク
ス レターズ 54 (1989)168 7  (T
.P.Humphreys etc.Jppl.Phy
s.Lett.54 (1989) 1687 )は(
1 1 0 2)面サファイア基板上に(1 0 0)
面シリコンが形成されたsos5板を用いた例を報告し
ているが、この」一に形成した半導体層の表面形状は粗
く、素子特性の劣化及び徽細加工の精度の劣化を招いて
いた。
また、より最近ではポスティル等によるアブライド フ
ィジノクス レターズ55(1989)1 7 5 6
 (J B Posthill etc.:Δpp.,
Phys.Lett.55 (1989) 1756 
)が該表面形状を改善したものを報告しているが、SO
S基板」二ヘGaAsエビタキシャル成長を行うことは
技術的に極めて困難であり、なお、半導体層表面にはア
ンチフエイズドメインや高い転位密度が存在していた。
また、第4図にジャパニーズ ジャーナル オブ アプ
ライド フィジソクス 25 (1986)L 7 8
 9 (Japanese Journal of a
pplied physics 25 (1986N,
789)に示された球面シリコン基板」二に形成された
GaAs層の表面写真(参考写真2)を描いたものを示
す。図において、25は球面状シリコン基板、26はG
aAs層、27a〜27dはGaAs層26の表面のう
ち鏡面のように滑らかな表面を有する部分、28は白濁
している部分である。図に示すように、通常シリコン基
板上にGaAsを成長させるには、シリコン基板を(0
01)面から<1 1 0>方向 ,<110>方度オ
フした面27a.27b,27c,27dを用いること
により、その面に成長したGaAs結晶は単結晶となり
鏡面となるが、(001)面から<100>方向,<0
10>方向,<100>方向,及び<0 1 0>方向
にオフしたものは単結晶とはならず、アンチフェーズド
メインが生じて白濁面28と成ってしまうことが知られ
ている。
これはシリコンが一原子分子であるのに対しその上に形
成するGapsが二原子分子である点によっている。
一方、上述したようにR面(1 1 0 2)のサファ
イア基板上には(100)面のシリコンが成長ずること
が知られており、このように形成したSOS基板上にG
aAsあるいは他のm−v族化合物半導体の成長を試み
る際、従来から、特開平1173709号公報にあるよ
うにサファイア上のシリコン結晶が(1 0 0)面か
ら<110>方向,<110>方向,<110>方向,
及び〈110〉方向(総括して(1 1 0)方向と言
う)へ1〜8度オフしたSOS基板を用いる例がある。
しかしながら、シリコン基板上とSOS基板上とではG
aAsの鏡面領域の分布が異なるため、第4図の鏡面分
布状態を考慮してSOS基板のオフ方向及び角度を限定
しても、その上に形成するGaAs表面は鏡面ができた
りできなかったりするという問題があった。これは、シ
リコンが4回対称の結晶構造であるのに対し、サファイ
アは3回対称であることに起因している。
この発明は上記のような問題点を解消するためになされ
たもので、SOS基板上に多くの鏡面を有する高品質の
GaAs層あるいは他のI−V族化合物半導体層を備え
た半導体装置を提供することを目的とする。
〔課題を解決するための手段〕
この発明に係る半導体装置は、R面(1 1 0 2)
サファイア基板上に成長したシリコン(001)結晶面
が、サファイアのC軸<0001>方向から遠い<11
0>方向あるいは<110>方向に0.1〜10度の角
度をもって傾斜したSOS基板上にm−v族化合物半導
体層を形成したものである。
また、この発明に係る半導体装置は、上述のSOS基板
を、さらにシリコンのCOOL)軸に沿って<110>
方向あるいは<1 1 0>方向から45度より小さい
角度だけそれぞれ回転したものを基板として用い、該基
板上にm−v族化合物半導体層を形成したものである。
〔作用〕
この発明においては、SOS基板としてR面(1102
)サファイア基板上に成長したシリコン(001)結晶
面が、サファイアのC軸〈0001〉方向から遠い<1
10>方向あるいはく110〉方向に0.1〜10度の
角度をもって傾斜したもの、またはさらにこれをシリコ
ンの(001)軸に沿って<1 1 0>方向あるいは
<110>方向からそれぞれ45度より小さい角度だけ
回転したものをSOS基板として用いるようにしたので
、該基板上に形成したm−v族化合物半導体層の表面に
は多くの鏡面単結晶領域が形成される。
〔実施例〕
以下、本発明の一実施例を図について説明する。
従来技術でも触れたように、SOS基板上にGaAs単
結晶を成長する際にはSOS基板にオフ角度を付けるこ
とが必要である。ここで、このSOS基板にオフ角度を
付ける方向とGaAs表面の鏡面分布との関係を調べる
ために、球面状のSOS基板にGaps層を成長させた
。即ち、第1図は球面状SOS基板上にGaAsを成長
した時のGaksの表面写真(参考写真1)を描いたも
のである。図には球面SOS基板の結晶方位も共に表示
している。
図において、■は球面状SOS基板、2はGaAs,3
a 〜3dはGaAs表面の鏡面領域、4はGaAs表
面の白濁した領域、5はファセット面でこの場合はシリ
コンの(1 1 0)面である。
図から判るように、SOS基板上1ではサファイア基板
上に成長したシリコンについて、オフ角度をつける方向
がシリコンの(001)面から〈110〉方向,及び<
110>方向では広い範囲で鏡面となるが、<1 1 
0>方向,及び<110>方向では鏡面部が少ない。
また、第2図は球面SOS基板の結晶方位をサファイア
の結晶構造模式図に照合したものであり、図において、
6はサファイア単結晶、7はサファイア単結晶6のC軸
<0001>、8はサファイアのR面(1102)、9
はシリコンの(001)面である。シリコン(O O 
1)面から<110>方向,<100>方向.及び<1
10>方向にオフしたものは白濁領域が多くなるのは第
1図から判るが、これを第2図を用いて説明すると、S
OS基板がサファイアのC軸<0001>方向に近い方
向にオフすると広い範囲で白濁することとなる。即ち、
SOS基板が、サファイアのC軸の〈0001>方向に
オフしている場合には良好な結9 晶が得にくく、その逆方向で、シリコンの面方位で<1
10>方向と<110>方向にオフすれば鏡面が得やす
い。これは、シリコンが4回対称の結晶構造であるのに
対し、サファイアは3回対称であり、シリコン(001
)面をサファイアのC軸である<0001>方向にたお
すことによりその対称性が3回対称の性質を強く出すよ
うになるためと考えられる。
そこで、本発明はこのようなSOS基板上に形成したG
aAsの表面状態のSOS基板オフ角度依存性を考慮し
て、サファイアのR面をその面上に成長したシリコン結
晶が(001)面からサファイアのC軸である<000
1>方向から遠い〈110〉方向あるいは<110>方
向に0.1から10度の範囲で傾いた面を持つようにオ
フした基板を用い、該基板上にm−v族化合物半導体を
成長させるようにした。このようなシリコン結晶(O 
O 1)面からサファイアのC軸方向から遠い10 第2図を参照して説明すると、サファイア結晶6がらシ
リコンを成長させる面を切り出す際に、R面(11.0
2)面から、上に形成するシリコンの結晶方位でサファ
イアのC軸<0001>方向から遠い<110>方向あ
るいは<110>方向に0.1〜10度程度傾けて切り
出しを行ない、その切り出した面上に(001)面のシ
リコンを成長させて形成する。このようなR面よりシリ
コンの<110>方向あるいは<110>方向に数度オ
フしたサファイア基板上に形成した(001)面シリコ
ンは、当然ながら(001)面から〈110〉方向ある
いは<110>方向に数度オフしたものであるから、こ
の上に形成したGaAS層は極めて滑らかな表面形状を
有することとなり、再現性よ( G a A. sの鏡
面単結晶を得ることができる。
また、上記の本発明の実施例ではシリコンの(001)
面をサファイアのC軸方向から遠いシリ11 に限定されるものではなく、これは第1図に示すように
、鏡面領域の中でも特に多くの鏡面を有する<110>
方向の領域3c,及び<110>方向の領域3b内に含
まれる方向及びオフ角度であればよい。よって、良好な
GaAsの鏡面結晶を得るためには、シリコンの(00
1)面をサファイアのC軸から遠い<110>方向ある
いはく110〉方向に0.1〜10度傾斜させ、さらに
、これをシリコンの〔001)軸に沿ってそれぞれ45
゜より小さい角度で回転させたものをSOS基板とする
とよい。
なお、上記実施例ではサファイアのR面に(001)面
のシリコンを形成した例を示したが、これは同然ながら
、シリコンの(001)面と等価な方向である(1 0
 0)及び(01.0)面でもよい。例えば(1 0 
0)面シリコンでは< 0 1 1. >方向あるいぱ
<o 11>方向にオフ角度をつけるようにするとよい
次に、このように形成したSOS基板上にGaAsを堆
積ずる方法について参考までに簡単に説12 明する。
第3図はSOS基板上にGaAsを堆積する際に用いら
れるMOCVD装置の概略構成を示す図である。図にお
いて、13はシリコンの表面清浄化用の第1の反応管、
14はGaAsの成長用の第2の反応管、10は第1の
反応管13及び第2の反応管14に反応ガスを供給する
ガス供給室、11は第1の反応管13及び第2の反応管
14内の圧力を調節する圧力調節室、12はウエハ準備
室、15はウエハ取り出し室、16はポンプ、17はウ
エハ搬送室、18はフォーク、19はサセプタ、20は
シリンダー、21はゲートハルブである。
ウエハ準備室12内に収納されたシリコンの(001)
面から<1 1 0>方向あるいは<110>方向に数
度のオフ角度を有するSOS基板を、シリンダ20上に
取り、水素で満たされたウエハ搬送室17内を経てシリ
ンダ20とフォーク18により第1の反応管13内に転
送する。ここでは約1000℃の高温での熱処理を行い
シリコン表面13 上の自然酸化膜を除去してシリコンのクリーニングをお
こなう。次にクリーニング終了後のSOS基板を再度ウ
エハ搬送室17を経て第2の反応管14内に転送し、こ
こで、シリコン基板上にMOCVD法によりGaAs層
を堆積する。その後、GaAsが堆積されたSOS基板
をウエハ取り出し室15に搬送して終了する。このよう
なMOCVD装置によれば、2つの反応管を使用して、
シリコン表面の酸化膜除去のための熱処理とGaAS堆
積を別々に行うようにしているので、シリコン表面の酸
化膜除去のための熱処理中にシリコンの表面に熱分解し
たGaAsが付着することがなく、さらにはロード口ツ
タ式となっているので、シリコン基板上に効果的に精度
良( G a A s鏡面を形成することができる。
なお、上記実施例ではSOS基板上に形成する化合物半
導体としてGaAsを例に示したが、本発明はGaAs
に限定されるものではなく、InP等、他のI−V族化
合物半導体でもよい。
このような本実施例によれば、SOS基板のオ14 フ方向,及びオフ角度をGaAsの鏡面が広範囲で得ら
れる方向のみに限定したので、ロノト間のオフのばらつ
きに対しても充分に広いマージンがあり、SOS基板上
に再現性よく高品質のGaAS単結晶を形成できる。
〔発明の効果〕
以上のように本発明によれば、R面(1 1 0 2)
サファイア基板上に成長したシリコン(001)結晶面
が、ザファイアのC軸〈0001〉方向から遠い<11
0>方向あるいは<110>方向に0.1〜10度の角
度をもって傾斜したもの、さらには、これをシリコンの
(001)軸に沿って<110>方向あるいは<110
>方向からそれぞれ45度より小さい角度で回転させた
ものをSOS基板として用いたので、SOS基板上に再
現性よく、広範囲に渡って鏡面を有する化合物半導体層
を高精度に形成できる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例による半導体装置において球
面状SOS基板にGaAsを成長させた15 時の表面写真を描いた図、第2図は本発明の一実施例に
おいて半導体装置において球面SOS基板の結晶方位を
サファイアの結晶構造模式図と照合して示した図、第3
図は本発明の一実施例による半導体装置においてSOS
基板上に化合物半導体層を堆積する装置を示す図、第4
図は球面状シリコン基板上に形成されたGaAs層の表
面写真を描いた図である。 図において、1は球面状SOS基板、2はGaAs層、
3a〜3dは鏡面領域、4ば白濁領域、5はファセソト
面、6はザファイア、7はサファイアのC軸<0001
>、8はサファイアのR面(1102)、9はシリコン
の(001)面、IOはガス供給室、11は圧力調節室
、12はウエハ準備室、13は第1の反応管、14は第
2の反応管、15はウエハ取り出し室、16はポンプ、
17はウエハ搬送室、18はフォーク、19はサセプタ
、20はシリンダー、21はゲートバルブである。 なお図中同一符号は同一又は相当部分を示す。 16 25 .fij戎′夕久し!ダ 26 27a〜27d 28 GaAs 途らレ晃轡 ρ7t涜R

Claims (2)

    【特許請求の範囲】
  1. (1)サファイア基板上にシリコン層を形成したシリコ
    ンオンサファイア基板(略してSOS基板)上に、III
    −V族化合物半導体層を形成してなる半導体装置におい
    て、 前記SOS基板は、 R面(1@1@02)サファイア基板上に成長したシリ
    コン(001)結晶面が、前記サファイアのC軸<00
    01>方向から遠い<@1@10>方向あるいは<11
    0>方向に0.1〜10度の角度をもって傾斜したもの
    であることを特徴とする半導体装置。
  2. (2)サファイア基板上にシリコン層を形成したシリコ
    ンオンサファイア基板(略してSOS基板)上に、III
    −V族化合物半導体層を形成してなる半導体装置におい
    て、 前記SOS基板は、 R面(1@1@02)サファイア基板上に成長したシリ
    コン(001)結晶面が、前記サファイアのC軸<00
    01>方向から遠い<@1@10>方向あるいは<@1
    @@1@0>方向に0.1〜10度の角度をもって傾斜
    し、かつ、シリコンの〔001〕軸に沿って<@1@1
    0>方向あるいは<@1@@1@0>方向から45度よ
    り小さい角度で回転したものであることを特徴とする半
    導体装置。
JP2011561A 1990-01-19 1990-01-19 半導体装置 Expired - Lifetime JPH088214B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011561A JPH088214B2 (ja) 1990-01-19 1990-01-19 半導体装置
US07/581,794 US5081519A (en) 1990-01-19 1990-09-13 Semiconductor device
DE4040356A DE4040356A1 (de) 1990-01-19 1990-12-17 Halbleiterbauteil

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011561A JPH088214B2 (ja) 1990-01-19 1990-01-19 半導体装置

Publications (2)

Publication Number Publication Date
JPH03215934A true JPH03215934A (ja) 1991-09-20
JPH088214B2 JPH088214B2 (ja) 1996-01-29

Family

ID=11781350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011561A Expired - Lifetime JPH088214B2 (ja) 1990-01-19 1990-01-19 半導体装置

Country Status (3)

Country Link
US (1) US5081519A (ja)
JP (1) JPH088214B2 (ja)
DE (1) DE4040356A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153512A (ja) * 2006-12-19 2008-07-03 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6039803A (en) * 1996-06-28 2000-03-21 Massachusetts Institute Of Technology Utilization of miscut substrates to improve relaxed graded silicon-germanium and germanium layers on silicon
US5955776A (en) * 1996-12-04 1999-09-21 Ball Semiconductor, Inc. Spherical shaped semiconductor integrated circuit
US6423990B1 (en) 1997-09-29 2002-07-23 National Scientific Corporation Vertical heterojunction bipolar transistor
US5912481A (en) 1997-09-29 1999-06-15 National Scientific Corp. Heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction
US6849472B2 (en) * 1997-09-30 2005-02-01 Lumileds Lighting U.S., Llc Nitride semiconductor device with reduced polarization fields
JP3180743B2 (ja) * 1997-11-17 2001-06-25 日本電気株式会社 窒化化合物半導体発光素子およびその製法
JP2001127326A (ja) * 1999-08-13 2001-05-11 Oki Electric Ind Co Ltd 半導体基板及びその製造方法、並びに、この半導体基板を用いた太陽電池及びその製造方法
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
AU2001257346A1 (en) * 2000-05-31 2001-12-11 Motorola, Inc. Semiconductor device and method for manufacturing the same
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
WO2002009187A2 (en) * 2000-07-24 2002-01-31 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6590236B1 (en) 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
US6493497B1 (en) 2000-09-26 2002-12-10 Motorola, Inc. Electro-optic structure and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6498643B1 (en) 2000-11-13 2002-12-24 Ball Semiconductor, Inc. Spherical surface inspection system
US6501121B1 (en) 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
US6559471B2 (en) 2000-12-08 2003-05-06 Motorola, Inc. Quantum well infrared photodetector and method for fabricating same
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US7198671B2 (en) * 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
US20030010992A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Semiconductor structure and method for implementing cross-point switch functionality
US6531740B2 (en) 2001-07-17 2003-03-11 Motorola, Inc. Integrated impedance matching and stability network
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6498358B1 (en) 2001-07-20 2002-12-24 Motorola, Inc. Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating
US6855992B2 (en) * 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030036217A1 (en) * 2001-08-16 2003-02-20 Motorola, Inc. Microcavity semiconductor laser coupled to a waveguide
US20030071327A1 (en) * 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
US20040069991A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Perovskite cuprate electronic device structure and process
US20040070312A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Integrated circuit and process for fabricating the same
US6965128B2 (en) * 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US7020374B2 (en) * 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US20040164315A1 (en) * 2003-02-25 2004-08-26 Motorola, Inc. Structure and device including a tunneling piezoelectric switch and method of forming same
US8541769B2 (en) * 2010-11-09 2013-09-24 International Business Machines Corporation Formation of a graphene layer on a large substrate
US9275861B2 (en) 2013-06-26 2016-03-01 Globalfoundries Inc. Methods of forming group III-V semiconductor materials on group IV substrates and the resulting substrate structures
JP6455468B2 (ja) 2016-03-09 2019-01-23 Jfeスチール株式会社 方向性電磁鋼板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2704223B2 (ja) * 1987-12-28 1998-01-26 京セラ株式会社 半導体素子
JP2704224B2 (ja) * 1987-12-28 1998-01-26 京セラ株式会社 半導体素子及びその製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153512A (ja) * 2006-12-19 2008-07-03 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US5081519A (en) 1992-01-14
DE4040356C2 (ja) 1993-06-09
DE4040356A1 (de) 1991-07-25
JPH088214B2 (ja) 1996-01-29

Similar Documents

Publication Publication Date Title
JPH03215934A (ja) 半導体装置
JP3875821B2 (ja) GaN膜の製造方法
US9039834B2 (en) Non-polar gallium nitride thin films grown by metalorganic chemical vapor deposition
KR101086155B1 (ko) 수소화합물 기상 성장법에 의한 평면, 비극성 질화 갈륨의 성장
KR20100040299A (ko) 개선된 에피택시 재료들의 제조 방법
JP2005522889A5 (ja)
US9147734B2 (en) High quality GaN high-voltage HFETs on silicon
US11916111B2 (en) Single crystal semiconductor structure and method of fabricating the same
US6255004B1 (en) III-V nitride semiconductor devices and process for the production thereof
JP2003321298A (ja) SiC単結晶及びその製造方法,エピタキシャル膜付きSiCウエハ及びその製造方法,並びにSiC電子デバイス
KR101084709B1 (ko) 질소화 갈륨 기판 제작 방법
US5578521A (en) Semiconductor device with vaporphase grown epitaxial
JP3094965B2 (ja) 窒化ガリウム厚膜の結晶成長方法
JPH01270593A (ja) 化合物半導体層形成方法
JPH0983017A (ja) エピタキシャルウェハおよびその製造方法
JPH033233A (ja) 化合物半導体単結晶薄膜の成長方法
JPH0473930A (ja) ヘテロエピタキシャル成長用基板
EP1460154A1 (en) Group iii nitride semiconductor substrate and its manufacturing method
Grundmann et al. Antiphase-domain-free InP on Si (001): Optimization of MOCVD process
JPH08181070A (ja) エピタキシャルウェハおよびその製造方法
JPH09162122A (ja) Iii−v族化合物半導体ウェハおよびその製造方法
JP2804959B2 (ja) Ш−v族化合物半導体のエピタキシャル成長方法
JP3167350B2 (ja) 素子の製造法
JPS6294944A (ja) 3−5化合物半導体のmis構造形成方法
JPH01179788A (ja) Si基板上への3−5族化合物半導体結晶の成長方法