JP3167350B2 - 素子の製造法 - Google Patents
素子の製造法Info
- Publication number
- JP3167350B2 JP3167350B2 JP14920191A JP14920191A JP3167350B2 JP 3167350 B2 JP3167350 B2 JP 3167350B2 JP 14920191 A JP14920191 A JP 14920191A JP 14920191 A JP14920191 A JP 14920191A JP 3167350 B2 JP3167350 B2 JP 3167350B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- substrate
- growth
- layer
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は単結晶基板上に単結晶物
質で形成したモノリシックな素子の製造法に関する。
質で形成したモノリシックな素子の製造法に関する。
【０００２】
【従来の技術】近年、高い信頼性を持っているSi製造技
術を中心としてこれに絶縁物上への半導体の堆積、すな
はちＳＯＩ(Semiconductor On Insulator)技術を組み合
わせることにより各種センサの組み込みやＭＯＳ型とバ
イポーラ型の複合化が達成され、さらにこれに化合物半
導体を合体させることによって複合情報処理機構を有す
る素子が得られるものと期待されている。
術を中心としてこれに絶縁物上への半導体の堆積、すな
はちＳＯＩ(Semiconductor On Insulator)技術を組み合
わせることにより各種センサの組み込みやＭＯＳ型とバ
イポーラ型の複合化が達成され、さらにこれに化合物半
導体を合体させることによって複合情報処理機構を有す
る素子が得られるものと期待されている。
【０００３】従来、このようなモノリシックな素子を製
造するために堆積法再結晶化法、エピタキシャル堆積
法、単結晶分離法が研究されている。例えばSi基板上へ
の直接GaAsを成長させる技術はSi基板の特性（大面積が
可能、機械的に堅牢、高熱伝導率、軽重量、低価格）と
Siにはない電気的、光学的効果（高移動度、直接遷移型
バンドギャップ）を有するGaAsの特性との組合せを可能
にするものとして注目されている。しかし約４％の格子
不整合に由来するミスフィット転位がその上の堆積層の
結晶性に影響を及ぼすので素子としての適用範囲を狭く
している。
造するために堆積法再結晶化法、エピタキシャル堆積
法、単結晶分離法が研究されている。例えばSi基板上へ
の直接GaAsを成長させる技術はSi基板の特性（大面積が
可能、機械的に堅牢、高熱伝導率、軽重量、低価格）と
Siにはない電気的、光学的効果（高移動度、直接遷移型
バンドギャップ）を有するGaAsの特性との組合せを可能
にするものとして注目されている。しかし約４％の格子
不整合に由来するミスフィット転位がその上の堆積層の
結晶性に影響を及ぼすので素子としての適用範囲を狭く
している。
【０００４】回路素子を再現性良く堆積層中に組み込む
ためには第一に良質な結晶性を有する堆積層を形成する
ことが必要であり、第二にはすでに堆積層の下部層に形
成されている素子に損傷を与えることなく堆積層成長を
行なう低温成長技術が必要である。本発明者らはこれら
の課題を解決するためにすでに特開平1-161822の方法を
提案している。すなわち、単結晶基板上に気相成長法に
より単結晶物質を堆積させる工程、前記単結晶物質の表
面に窓付のマスク層を堆積させる工程および液相成長法
により前記マスク層の窓から単結晶物質を成長させる工
程からなる素子の製造法である。
ためには第一に良質な結晶性を有する堆積層を形成する
ことが必要であり、第二にはすでに堆積層の下部層に形
成されている素子に損傷を与えることなく堆積層成長を
行なう低温成長技術が必要である。本発明者らはこれら
の課題を解決するためにすでに特開平1-161822の方法を
提案している。すなわち、単結晶基板上に気相成長法に
より単結晶物質を堆積させる工程、前記単結晶物質の表
面に窓付のマスク層を堆積させる工程および液相成長法
により前記マスク層の窓から単結晶物質を成長させる工
程からなる素子の製造法である。
【０００５】
【発明が解決しようとする課題】前記した技術を例えば
Si基板上にGaAsをエピタキシャル成長させる場合に適用
すると格子不整合によるミスフィット転移の影響を受け
ることなくマスク層の窓からマスク層上に液相成長によ
り単結晶層をエピタキシャル成長させることができる。
この液相成長は図１に示すように、縦方向Ｖと横方向Ｈ
に進行するが横方向に行なわれる時、その結晶性はその
下層の影響を受けない。これは単結晶基板の面方位に、
最後の液相成長において単結晶液相成長層がファッセッ
ト化する面方位（例えばGaAsの場合｛111 ｝や｛100
｝）を用いることにより、基板に対して縦方向と横方
向の成長速度差を誘発するが、特に横方向Ｈに比較的大
きな成長を実現することができることによる。
Si基板上にGaAsをエピタキシャル成長させる場合に適用
すると格子不整合によるミスフィット転移の影響を受け
ることなくマスク層の窓からマスク層上に液相成長によ
り単結晶層をエピタキシャル成長させることができる。
この液相成長は図１に示すように、縦方向Ｖと横方向Ｈ
に進行するが横方向に行なわれる時、その結晶性はその
下層の影響を受けない。これは単結晶基板の面方位に、
最後の液相成長において単結晶液相成長層がファッセッ
ト化する面方位（例えばGaAsの場合｛111 ｝や｛100
｝）を用いることにより、基板に対して縦方向と横方
向の成長速度差を誘発するが、特に横方向Ｈに比較的大
きな成長を実現することができることによる。
【０００６】このようにして得られたヘテロ系積層単結
晶でもGaAsなどの極性半導体とSiなどの非極性半導体の
組合わせにおける特有の現象であるアンチ・フェース・
ドメインなどの欠陥が現れやすい。そのため、一般にオ
フ基板を用いることによってこの問題を解決している。
ここでオフ基板というのは正規の結晶面からいくらか傾
斜した面を基板面とするものをいう。オフ基板上にＬＰ
ＥでGaAs成長を行なうと上面にファセット面が形成され
ず、縦方向と横方向に速度異方性が現れないのでマスク
上に大きな成長層が得られず、各種素子に適用するのは
困難であるという問題点があった。
晶でもGaAsなどの極性半導体とSiなどの非極性半導体の
組合わせにおける特有の現象であるアンチ・フェース・
ドメインなどの欠陥が現れやすい。そのため、一般にオ
フ基板を用いることによってこの問題を解決している。
ここでオフ基板というのは正規の結晶面からいくらか傾
斜した面を基板面とするものをいう。オフ基板上にＬＰ
ＥでGaAs成長を行なうと上面にファセット面が形成され
ず、縦方向と横方向に速度異方性が現れないのでマスク
上に大きな成長層が得られず、各種素子に適用するのは
困難であるという問題点があった。
【０００７】本発明はこの問題点に鑑みてなされたもの
であって、オフ基板を用い気相成長層を堆積させた後、
液相成長をさせる際に、縦方向に対し横方向の成長速度
を大きくする方法について鋭意検討した結果、本発明を
完成するに至った。すなわち、本発明の目的は単結晶基
板上に気相成長層、マスク層を堆積させた後、液相成長
させる際に、単結晶基板としてオフ基板を用い、マスク
層の窓をスター状ラインシードパターンにすることによ
って、各種素子に適用できる欠陥の少ない良質の結晶性
を有する大面積の素子を作成することにある。
であって、オフ基板を用い気相成長層を堆積させた後、
液相成長をさせる際に、縦方向に対し横方向の成長速度
を大きくする方法について鋭意検討した結果、本発明を
完成するに至った。すなわち、本発明の目的は単結晶基
板上に気相成長層、マスク層を堆積させた後、液相成長
させる際に、単結晶基板としてオフ基板を用い、マスク
層の窓をスター状ラインシードパターンにすることによ
って、各種素子に適用できる欠陥の少ない良質の結晶性
を有する大面積の素子を作成することにある。
【０００８】
【課題を解決するための手段】すなわち、本発明は以下
を要旨とするものである。単結晶基板上に気相成長法に
より単結晶物質を堆積させる工程、前記単結晶物質の表
面に窓付のマスク層を堆積させる工程および液相成長法
により前記マスク層の窓から単結晶物質を成長させる工
程からなる素子の製造法において、前記単結晶基板とし
てオフ基板を用い、前記マスク層の窓がスター状ライン
シードパターンであることを特徴とする素子の製造法。
を要旨とするものである。単結晶基板上に気相成長法に
より単結晶物質を堆積させる工程、前記単結晶物質の表
面に窓付のマスク層を堆積させる工程および液相成長法
により前記マスク層の窓から単結晶物質を成長させる工
程からなる素子の製造法において、前記単結晶基板とし
てオフ基板を用い、前記マスク層の窓がスター状ライン
シードパターンであることを特徴とする素子の製造法。
【０００９】以下、本発明について図を用いてさらに詳
細に説明する。図１は本発明の実施例１の素子の斜視図
であり、その前面は断面を示す。また、図２スターライ
ンシードパターン状の窓付のマスクを形成した後の積層
体の平面図である。
細に説明する。図１は本発明の実施例１の素子の斜視図
であり、その前面は断面を示す。また、図２スターライ
ンシードパターン状の窓付のマスクを形成した後の積層
体の平面図である。
【００１０】本発明において単結晶物質とはSi,Ge など
の一元物質、あるいはGaAs,GaP,InP,InAs,AlAs,AlSb,Ga
Sb,GaAlAs,GaAlP,GaAsP,InGaAs,GaAsSb,InGaAsP などの
２元〜多元系物質から形成されるているものをいう。以
下、本発明についてSi基板上にGaAs単結晶を成長させる
場合について説明する。図１に示すように、まず単結晶
基板、例えばSi基板１のうえに、有機金属気相成長法に
より単結晶物質気相成長層２、例えばGaAs単結晶を成長
させる。ここで重要なことは、単結晶基板としてオフ基
板を用いることである。このオフ基板の正規の結晶面か
らの傾斜角度は０度より大きく４度より小さい角度が好
適であるが、さらに好ましくは０度より大きく２度より
小さい角度が好ましい。その傾斜角度がなく、０度では
アンチ・フェース・ドメインなどの欠陥が現れやすく、
逆に、４度より大きいと液相成長時にファセットの成長
が困難になり、好ましくない。
の一元物質、あるいはGaAs,GaP,InP,InAs,AlAs,AlSb,Ga
Sb,GaAlAs,GaAlP,GaAsP,InGaAs,GaAsSb,InGaAsP などの
２元〜多元系物質から形成されるているものをいう。以
下、本発明についてSi基板上にGaAs単結晶を成長させる
場合について説明する。図１に示すように、まず単結晶
基板、例えばSi基板１のうえに、有機金属気相成長法に
より単結晶物質気相成長層２、例えばGaAs単結晶を成長
させる。ここで重要なことは、単結晶基板としてオフ基
板を用いることである。このオフ基板の正規の結晶面か
らの傾斜角度は０度より大きく４度より小さい角度が好
適であるが、さらに好ましくは０度より大きく２度より
小さい角度が好ましい。その傾斜角度がなく、０度では
アンチ・フェース・ドメインなどの欠陥が現れやすく、
逆に、４度より大きいと液相成長時にファセットの成長
が困難になり、好ましくない。
【００１１】気相成長法としては有機金属気相成長法以
外に分子線エピタキシャル成長法、あるいはこれに類す
る方法を使用することができる。次に、単結晶物質気相
成長層２の表面にマスク層３を堆積させる。マスク層の
材質としてはSiO2やSiNxをもちい、プラズマCVD やスパ
ッタリング等の方法によって厚さ200nm 程度の膜を堆積
させる。ここで重要なことはこのマスク層の窓をスター
状ラインシードパターンにすることである。このマスク
層のスター状ラインシードパターンはフォトリソグラフ
ィー技術によって、図２に示すように形成する。このス
ター状ラインシードパターンの幅は２〜１０μm が好適
であり、このましくは２〜５μm がよい。また、ライン
同士の角度は１０〜５０°が好適であり、好ましくは１
５〜３０°がよい。このようにして得られた単結晶気相
成長層の上の窓、すなわちスター状のラインシードパタ
ーン通して単結晶物質液相成長層５を液相エピタキシャ
ル成長法などによって成長させる。
外に分子線エピタキシャル成長法、あるいはこれに類す
る方法を使用することができる。次に、単結晶物質気相
成長層２の表面にマスク層３を堆積させる。マスク層の
材質としてはSiO2やSiNxをもちい、プラズマCVD やスパ
ッタリング等の方法によって厚さ200nm 程度の膜を堆積
させる。ここで重要なことはこのマスク層の窓をスター
状ラインシードパターンにすることである。このマスク
層のスター状ラインシードパターンはフォトリソグラフ
ィー技術によって、図２に示すように形成する。このス
ター状ラインシードパターンの幅は２〜１０μm が好適
であり、このましくは２〜５μm がよい。また、ライン
同士の角度は１０〜５０°が好適であり、好ましくは１
５〜３０°がよい。このようにして得られた単結晶気相
成長層の上の窓、すなわちスター状のラインシードパタ
ーン通して単結晶物質液相成長層５を液相エピタキシャ
ル成長法などによって成長させる。
【００１２】
【作用】単結晶基板がオフ基板でなく、単結晶基板の面
方位をファセット化しやすい面（例えばGaAs｛111｝や
｛100｝）を選ぶことによって、最終工程である液相成
長で基板面の縦方向に対し横方向の成長速度を大きくす
ることができるが、アンチ・フェース・ドメインなどの
欠陥を少なくし、良好な結晶を得るためオフ基板を用い
て同様な成長を行なうと、ファセットが上面に形成され
ないので横方向の結晶成長速度を大きくすることはでき
ない。
方位をファセット化しやすい面（例えばGaAs｛111｝や
｛100｝）を選ぶことによって、最終工程である液相成
長で基板面の縦方向に対し横方向の成長速度を大きくす
ることができるが、アンチ・フェース・ドメインなどの
欠陥を少なくし、良好な結晶を得るためオフ基板を用い
て同様な成長を行なうと、ファセットが上面に形成され
ないので横方向の結晶成長速度を大きくすることはでき
ない。
【００１３】ここでマスク層の窓をスター状ラインシー
ドパターン６にすると、液相成長時に基板面近傍のGa溶
液中にAsの過飽和度分布が生じる。すなわち、スター状
の中心部ではシードラインが密集しているため溶質であ
るAsの濃度が小さく、従ってAsの過飽和度が小さくなる
が、外側にいくに従って過飽和度が大きくなる。結晶成
長速度は過飽和度に比例するので、このスター状ライン
シードパターンにより液相成長を行なうと中心から外側
に向かって横方向の結晶成長速度が大きくなる勾配を有
する液相成長層が形成される。この勾配が特異面と合致
するとき、その表面には基板のミスオリエンテーション
によるステップの密度が小さくなり、ファセットが形成
されることになる。特異面に合致した勾配をもつ成長層
が形成されるのはその特異面が基板面より上方に存在す
る、スター状の中心から半分の領域であり、この領域に
おいてファセットが形成され、マスク層上に良質で大面
積の液相成長層が得られる。
ドパターン６にすると、液相成長時に基板面近傍のGa溶
液中にAsの過飽和度分布が生じる。すなわち、スター状
の中心部ではシードラインが密集しているため溶質であ
るAsの濃度が小さく、従ってAsの過飽和度が小さくなる
が、外側にいくに従って過飽和度が大きくなる。結晶成
長速度は過飽和度に比例するので、このスター状ライン
シードパターンにより液相成長を行なうと中心から外側
に向かって横方向の結晶成長速度が大きくなる勾配を有
する液相成長層が形成される。この勾配が特異面と合致
するとき、その表面には基板のミスオリエンテーション
によるステップの密度が小さくなり、ファセットが形成
されることになる。特異面に合致した勾配をもつ成長層
が形成されるのはその特異面が基板面より上方に存在す
る、スター状の中心から半分の領域であり、この領域に
おいてファセットが形成され、マスク層上に良質で大面
積の液相成長層が得られる。
【００１４】
【実施例】本発明の実施例、比較例について具体的に説
明する。
明する。
【００１５】実施例１〜３ Ｓｉ単結晶の（100)面で＜011＞方向に１度、３およ
び４°傾斜した面を基板面とする２インチウエハーのオ
フ基板を準備し、有機洗浄、ＨＦによる酸化膜除去後、
分子線エピタキシャル成長法により、GaAs単結晶気相成
長層を２μm 成長させた。成長条件は基板温度600 ℃、
成長速度は１μm / 時間であった。ついでプラズマＣＶ
Ｄにより厚さ200 nmのSiO2からなるマスク層を堆積さ
せ、９mm×14mmの大きさにスクライブし、フォトリソグ
ラフィー技術によりこのマスク層にスター状ラインシー
ドパターン６の窓を形成した。ライン幅は５μmでり、
ライン同士の角度は１５°とした。
び４°傾斜した面を基板面とする２インチウエハーのオ
フ基板を準備し、有機洗浄、ＨＦによる酸化膜除去後、
分子線エピタキシャル成長法により、GaAs単結晶気相成
長層を２μm 成長させた。成長条件は基板温度600 ℃、
成長速度は１μm / 時間であった。ついでプラズマＣＶ
Ｄにより厚さ200 nmのSiO2からなるマスク層を堆積さ
せ、９mm×14mmの大きさにスクライブし、フォトリソグ
ラフィー技術によりこのマスク層にスター状ラインシー
ドパターン６の窓を形成した。ライン幅は５μmでり、
ライン同士の角度は１５°とした。
【００１６】単結晶基板上にこのような処理をした積層
体をスライドボート型の液相エピタキシャル装置を用い
て液相成長を行なった。この液相エピタキシャル成長は
溶媒としてGaを用い水素雰囲気下で２相スーパークーリ
ング法により行なった。Gaメルトは3g、GaAsソースは1g
で成長条件は飽和温度600℃、初期過飽和度0.8℃、平均
冷却速度0.3℃／分、成長時間60分で行なった。その結
果、表１に示すような液相成長層が得られた。実施例１
の場合、縦方向成長厚み15μm 、横方向成長幅50μm で
上面が鏡面の液相成長単結晶層が得られた。
体をスライドボート型の液相エピタキシャル装置を用い
て液相成長を行なった。この液相エピタキシャル成長は
溶媒としてGaを用い水素雰囲気下で２相スーパークーリ
ング法により行なった。Gaメルトは3g、GaAsソースは1g
で成長条件は飽和温度600℃、初期過飽和度0.8℃、平均
冷却速度0.3℃／分、成長時間60分で行なった。その結
果、表１に示すような液相成長層が得られた。実施例１
の場合、縦方向成長厚み15μm 、横方向成長幅50μm で
上面が鏡面の液相成長単結晶層が得られた。
【００１７】比較例１〜２ マスク層に平行ラインシードパターン（ライン幅；5
μm 、ライン間隔100 μm ）を形成した以外は実施例２
と同様な方法でおこなったもの（比較例１）、また、オ
フ基板の傾斜角度を０°（比較例２）とした以外は実施
例１と同様な方法で行なった結果、上面にファセットが
形成されず、横方向の結晶成長幅の大きなものは得られ
なかった。これらの結果を表１に纏めて示す。比較例２
のオフ基板を使用しない場合はアンチ・フェース・ドメ
インが発生し、良質の単結晶はえられなかった。
μm 、ライン間隔100 μm ）を形成した以外は実施例２
と同様な方法でおこなったもの（比較例１）、また、オ
フ基板の傾斜角度を０°（比較例２）とした以外は実施
例１と同様な方法で行なった結果、上面にファセットが
形成されず、横方向の結晶成長幅の大きなものは得られ
なかった。これらの結果を表１に纏めて示す。比較例２
のオフ基板を使用しない場合はアンチ・フェース・ドメ
インが発生し、良質の単結晶はえられなかった。
【００１８】
【表１】
【００１９】
【発明の効果】本発明によればオフ基板を用い、マスク
層の窓にスター状のラインシードパターンを形成するこ
とによって、欠陥の少ない単結晶を横方向に大きく成長
させることができるので、所定の面積の液相成長層を形
成する際、マスク層にあける窓の数や面積を小さくする
ことができる。そして、格子不整合に由来するミスフィ
ット転位等を有する気相成長層の影響を受けることがな
く、またアンチ・フェース・ドメインなどの欠陥の少な
い良質の単結晶物質からなる異種構造半導体層を低転位
密度でかつ大きな面積で堆積することができ、良質の素
子を提供できる。
層の窓にスター状のラインシードパターンを形成するこ
とによって、欠陥の少ない単結晶を横方向に大きく成長
させることができるので、所定の面積の液相成長層を形
成する際、マスク層にあける窓の数や面積を小さくする
ことができる。そして、格子不整合に由来するミスフィ
ット転位等を有する気相成長層の影響を受けることがな
く、またアンチ・フェース・ドメインなどの欠陥の少な
い良質の単結晶物質からなる異種構造半導体層を低転位
密度でかつ大きな面積で堆積することができ、良質の素
子を提供できる。
【図１】は本発明の実施例１によって作成された素子の
斜視図であり、その前面は断面を示す。
斜視図であり、その前面は断面を示す。
【図２】は本発明の素子を製造する過程で、マスク層が
形成された後の積層体の平面図であり、スター状ライン
シードパターンの窓を有するマスクパターンを示す。
形成された後の積層体の平面図であり、スター状ライン
シードパターンの窓を有するマスクパターンを示す。
１；単結晶基板 ２；単結晶物質気相成長層 ３；マスク層 ４；窓 ５；単結晶物質液相成長層 ６；窓（スター状ラインシードパターン） Ｖ；縦方向 Ｈ；横方向
Claims (1)
- 【請求項１】 単結晶基板上に気相成長法により単結晶
物質を堆積させる工程、前記単結晶物質の表面に窓付の
マスク層を堆積させる工程および液相成長法により前記
マスク層の窓から単結晶物質を成長させる工程からなる
素子の製造法において、前記単結晶基板としてオフ基板
を用い、前記マスク層の窓がスター状ラインシードパタ
ーンであることを特徴とする素子の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14920191A JP3167350B2 (ja) | 1991-05-27 | 1991-05-27 | 素子の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14920191A JP3167350B2 (ja) | 1991-05-27 | 1991-05-27 | 素子の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04349620A JPH04349620A (ja) | 1992-12-04 |
| JP3167350B2 true JP3167350B2 (ja) | 2001-05-21 |
Family
ID=15470037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14920191A Expired - Fee Related JP3167350B2 (ja) | 1991-05-27 | 1991-05-27 | 素子の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3167350B2 (ja) |
-
1991
- 1991-05-27 JP JP14920191A patent/JP3167350B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04349620A (ja) | 1992-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2889589B2 (ja) | 単結晶半導体材料層及び絶縁材料層の交互層製造方法 | |
| JPH088214B2 (ja) | 半導体装置 | |
| JP2002531945A (ja) | 横方向成長による窒化ガリウム層の製造 | |
| US5356510A (en) | Method for the growing of heteroepitaxial layers | |
| JP2557546B2 (ja) | 半導体装置の製造方法 | |
| JPH04315419A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| JP3167350B2 (ja) | 素子の製造法 | |
| JPS61188927A (ja) | 化合物半導体装置 | |
| KR100323710B1 (ko) | 질화갈륨 반도체 레이저 기판의 제조방법 | |
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPS61222993A (ja) | ヘテロ構造の形成方法 | |
| JPH04299525A (ja) | 素子の製造法 | |
| Grundmann et al. | Antiphase-domain-free InP on Si (001): Optimization of MOCVD process | |
| JP2651146B2 (ja) | 結晶の製造方法 | |
| JP3985288B2 (ja) | 半導体結晶成長方法 | |
| JPH01161822A (ja) | 素子およびその製造法 | |
| JPS6066811A (ja) | 化合物半導体装置の製造方法 | |
| JPH07193007A (ja) | エピタキシャル成長方法 | |
| JP2599576B2 (ja) | Ｉｉｉ−ｖ族の化合物半導体の二次元薄膜の成長方法 | |
| JP2592832B2 (ja) | 結晶の形成方法 | |
| JPH0419700B2 (ja) | ||
| Lubyshev et al. | Lattice mismatched molecular beam epitaxy on compliant GaAs/AlxOy/GaAs substrates produced by lateral wet oxidation | |
| JPS62219614A (ja) | 化合物半導体の成長方法 | |
| JP2527015B2 (ja) | 半導体膜の製造方法 | |
| JPH0620968A (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |