JPH03211632A - 網羅率測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は網羅率測定装置に関し、特にマイクロプロセッ
サのマイクロプログラムの網羅率測定に関する。

従来技術 従来、この種の網羅率測定装置においては、アドレスバ
スと、そのアドレスバス上の命令アドレスを認識する手
段と、その命令アドレスによりアクセスが行われたこと
を示すメモリとを用いて、アドレスバス上の命令アドレ
スに１対１に対応するメモリ内の網羅表示域に“１”を
書込むことにより、マイクロプログラムの実行されたア
ドレスの網羅率を測定していた。

このような従来の網羅率測定装置では、マイクロプログ
ラムが実行した命令のアドレスが判明するだけなので、
分岐命令が複数個並んでいてすべて同じ場所に分岐する
場合や、分岐した先が直接分岐しない命令の先にある場
合に、分岐した網羅表示と分岐しない網羅表示とが重な
ると分岐命令によって分岐したかどうかを判断すること
ができず、網羅率測定の精度が悪くなるという欠点があ
る。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、分岐しない場合と分岐した場合とを判断
することができ、ルート網羅率測定の精度を向上させる
ことができる網羅率測定装置の提供を目的とする。

発明の構成 本発明による網羅率測定装置は、アドレスバス上の命令
アドレスに対応するアドレスに該命令アドレスによりア
クセスされたことを示す情報が記憶される記憶手段を含
む網羅率測定装置であって、前記アドレスバス上の命令
アドレスと該命令アドレスの直前の命令アドレスとによ
り分岐したか否かを検出する第１の検出手段と、データ
バス上の命令が分岐命令か否かを検出する第２の検出手
段と、前記第１の検出手段により分岐したことが検出さ
れたとき、分岐したことを示す情報を前記直前の命令ア
ドレスに対応するアドレスに格納する第１の格納手段と
、前記第２の検出手段により前記分岐命令であることが
検出されたとき、分岐命令であることを示す情報を該命
令のアドレスに対応するアドレスに格納する第２の格納
手段とを設けたことを特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、ブランチ検出回路１はアドレスバス１
００上の命令アドレスと該命令アドレスの直前の命令ア
ドレスとにより分岐したか否かを判別し、分岐したと判
別した場合には該命令アドレスの直前の命令アドレスに
対応するメモリ３のアドレスに“１”を書込む。

また、ブランチ検出回路１はデータバス１０１上の命令
コードが予め記憶された分岐命令か杏かを判別し、分岐
命令と判別した場合には該命令コードのアドレスに対応
するメモリ４のアドレスに“１”を書込む。

メモリ２ではアドレスバス１００上の命令アドレスに対
応するアドレスに１“が書込まれる。

第２図は第１図のブランチ検出回路１の構成を示すブロ
ック図である。図において、ブランチ検出回路１のアド
レス格納レジスタ１１はアドレスバス１００上の命令ア
ドレスを保持し、アドレス格納レジスタ１２はアドレス
格納レジスタ１１に保持された命令アドレスの直前の命
令アドレスを保持する。

比較回路１３はアドレス格納レジスタ１１，１２各々に
保持された命令アドレス同士を減算し、その差が２以上
になるとメモリライト指示信号１１１をメモリ３に出力
する。

オペコード格納レジスタ１４はデータバス１０１上の命
令コードを保持し、ブランチコードレジスタ１５には予
め複数の分岐命令コードが保持されている。

比較回路１６はオペコード格納レジスタ１４に保持され
た命令コードと、ブランチコードレジスタ１５に保持さ
れた分岐命令コードとを比較し、それらが一致するとメ
モリライト指示信号１１２をメモリ４に出力する。

これら第１図および第２図を用いて本発明の一実施例の
動作について説明する。

メモリ２にはアドレスバス１００上の命令アドレスに対
応するアドレスに逐次“１°が書込まれて網羅率が測定
される。

このとき同時に、アドレスバス１００上の命令アドレス
がアドレス格納レジスタ１１に保持され、その直前にア
ドレス格納レジスタ１１に保持されていた命令アドレス
がアドレス格納レジスタ１２に保持される。

比較回路１３はアドレス格納レジスタ１１に保持された
命令アドレスとアドレス格納レジスタ１２に保持された
命令アドレスとの減算を行い、その結果それらの差が２
以上になると、比較回路１３からメモリ３にメモリライ
ト指示信号１１１が出力され、アドレス格納レジスタ１
２に保持された命令アドレスに対応するメモリ３のアド
レスに“１”が書込まれる。

また、上述の処理動作と同じタイミングで、データバス
１０１上の命令コードをオペコード格納レジスタ１４に
保持し、このオペコード格納レジスタ］４に保持された
命令コードとブランチコードレジスタ１５に予め保持さ
れた複数の分岐命令コドとを比較回路１６で比較し、そ
れらの一致が検出されると、比較回路１６からメモリ４
にメモリライト指示信号１１２が出力され、オペコード
格納レジスタ１４に保持された命令コードのアドレスに
対応するメモリ４のアドレスに“１”が書込まれる。

したがって、メモリ２の内容はその命令アドレスにより
アクセスが行われたことを示し、メモリ３の内容はその
命令アドレスにより分岐したことを示し、メモリ４の内
容は分岐命令であることを示すことになる。これらメモ
リ２〜４の内容によりルート網羅率が測定される。

このように、アドレスバスｌＯＯ上の命令アドレスと該
命令アドレスの直前の命令アドレスとにより分岐したこ
とが検出されたとき、分岐したことを示す情報を直前の
命令アドレスに対応するメモリ３のアドレスに格納し、
データバス１０１上の命令コードが分岐命令であること
が検出されたとき、分岐命令であることを示す情報を該
命令コードのアドレスに対応するメモリ４のアドレスに
格納するようにすることによって、分岐しない場合と分
岐した場合とを判断することができ、ルート網羅率測定
の精度を向上させることができる。

発明の詳細 な説明したように本発明によれば、アドレスバス上の命
令アドレスと該命令アドレスの直前の命令アドレスとに
より分岐したことが検出されたとき、分岐したことを示
す情報を直前の命令アドレスに対応するメモリのアドレ
スに格納し、データバス上の命令が分岐命令であること
が検出されたとき、分岐命令であることを示す情報を該
命令のアドレスに対応するメモリのアドレスに格納する
ようにすることによって、分岐しない場合と分岐した場
合とを判断することができ、ルート網羅率測定の精度を
向上させることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図のブランチ検出回路の構成を示すブロック
図である。 主要部分の符号の説明 １・・・・・・ブランチ検出回路 ２〜４・・・・・・メモリ １１．１２・・・・・・アドレス格納レジスタ１３．１
６・・・・・・比較回路

Claims (1)

【特許請求の範囲】
1. （１）アドレスバス上の命令アドレスに対応するアドレ
   スに該命令アドレスによりアクセスされたことを示す情
   報が記憶される記憶手段を含む網羅率測定装置であって
   、前記アドレスバス上の命令アドレスと該命令アドレス
   の直前の命令アドレスとにより分岐したか否かを検出す
   る第１の検出手段と、データバス上の命令が分岐命令か
   否かを検出する第２の検出手段と、前記第１の検出手段
   により分岐したことが検出されたとき、分岐したことを
   示す情報を前記直前の命令アドレスに対応するアドレス
   に格納する第１の格納手段と、前記第２の検出手段によ
   り前記分岐命令であることが検出されたとき、分岐命令
   であることを示す情報を該命令のアドレスに対応するア
   ドレスに格納する第２の格納手段とを設けたことを特徴
   とする網羅率測定装置。