JPH03203264A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要〕 半導体装置に関し、 マイナスサージが発生しても寄生トランジスタの動作を
阻止して異常動作を完全に無くし、電源供給制御に悪影
響を与えることがなく、かつレイアウト上の制限も無い
半導体装置を提供することを目的とし、 一導電型の単一の基板上に接して反対導電型のエピタキ
シャル層が設けられ、少なくとも該エピタキシャル層を
含んで複数の半導体素子が分離して構成され、各半導体
素子は、異なる電源供給源からの電源を受けてそれぞれ
の所定の負荷に対し、別々に電源の供給を制御する半導
体装置において、前記半導体素子のうちの所定の１つに
対し、電源供給源からの電源の入力部であって、前記エ
ピタキシャル層を含む素子部分に、該電源供給源に対し
て順方向となる逆流素子手段を設けるように構成する。

〔産業上の利用分野〕

本発明は、半導体装置に係り、詳しくは、複数の電源供
給源（パワーソース）からの電源を受けてそれぞれの所
定の負荷に対し、１つのＩＣで別々に電源の供給を制御
する半導体装置に関する。

近年、カーオーディオシステム等の機器の高機能化に伴
い、マイコンを使用することが多くなっている。これら
マイコンを使用した機器では、例えば電源系統が２系統
あることが多く、一方はチューナ、カセット、アンプ等
のアクセサリ系であり、他方はマイコンやＲＡＭ等に電
源を供給するバックアップ系である。

これら２系統の電源を１つのＩＣで制御する場合、アク
セサリ系のマイナスサージによってバンクアップ系の回
路動作に影響を与えないことが要求されている。

〔従来の技術〕

アクセサリ電源とバンクアップ電源を１つのＩＣで扱う
従来の半導体装置としては、例えば第４図に示すような
ものが知られている。同図において、１はアクセサリ電
源を受けてカーオーディオ等の負荷２への電源の供給を
制御する出力トランジスタであり、アクセサリ電源とし
ては、バ・ノテリ電源を安定化した安定化電源回路から
の出力が用いられ、例えば１３．２Ｖ程度である。３は
バンクアップ電源を受けてマイコン等の負荷へ電源の出
力の供給を制御する制御トランジスタであり、バックア
ップ電源としては、バッテリ電源がそのまま用いられ、
例えば１３．２Ｖ程度である。制御トランジスタ３はオ
ペアンプ４、抵抗５．６および基準電ａ（電圧はＶＲＥ
Ｆ　）　７を含んで電源制御回路８を構成しており、制
御Ｉ・ランジスタ３のベース電圧を制御することにより
、電源出力が調整される。また、９は寄生Ｉ・ランジス
タで、これは基板を含んで必然的に形成されるものであ
り、第５図を参照して説明する。

第５図は上記素子の断面構造を示すもので、この図にお
いて、１１はＧＮＤ電位のＰ型（一導電型）の基板、１
２ａ、１２ｂは基板１１上に接して形成されたＮ型（反
対導電型）のエピタキシャル層、１３は素子分離層（Ｉ
ｓｏ）　、１４ａ、１４ｂは高濃度の埋込層、１５はコ
レクタ取り出し層、１６はベース領域、１７はエミッタ
領域であり、コレクタ取り出し層１５、埋込層１４ａお
よびエピタキシャル層１２ａによりコレクタ領域が形成
される。そして、このコレクタ領域、ベース領域１６お
よび工ごツタ領域１７により出力Ｉ・ランジスタｌが構
成される。一方、２１はベース取り出し層、２２はコレ
クタ領域、２３はエミッタ領域であり、ベース取り出し
層２１、埋込層１４ｂおよびエピタキシャル層１２ｂに
よりベース領域が形成され、このベース領域、コレクタ
領域２２およびエミッタ領域２３により制御トランジス
タ３が構成される。さらに、Ｐ型の基板１１をベースと
し、Ｎ型のエピタキシャル層１２ａ、１２ｂをそれぞれ
エミッタおよびコレクタとする寄生トランジスタ９が構
成される。

［発明が解決しようとする課題］ しかしながら、このような従来の半導体装置にあっては
、アクセサリ電源とバックアップ電源を１つのＩＣで扱
った場合に、上記寄生Ｉ・ランジスタ９が形成される構
造であるため、例えばアクセサリ電源から大きなマイナ
スサージを受けると、ＩＣの基板１１をベースとする寄
生トランジスタ９が動作し、コレクタとなる制御トラン
ジスタ３のベースから電流を吸い込んで本来無関係なバ
ックアップ系の電源供給に悪影響を与えるという問題点
があった。

すなわち、通常の状態では寄生トランジスタ９が逆方向
となってオフしているような電位がＩＣに供給されてい
るが、いま、何らかの原因でアクセサリ電源がマイナス
電位になると、寄生トランジスタ９が順方向となってオ
ンする。このため、制御トランジスタ３のベース電流が
増加し、出力電圧の上昇を招いて（異常動作）外付けの
マイコン等の破壊を生ずるという不具合が発生する。

なお、アクセサリ電源から大きなマイナスサージを受け
る領域は、第６図にハンチングで示す部分であり、この
領域ではＰ型の基板１１からＮ型のエピタキシャル層１
２ａに電流が流れ込み、寄生トランジスタ９がオンする
。

一方、上記不具合を幾分でも回避する方法として、例え
ば第７図に示すようにアクセサリ電源につながるエピタ
キシャル層１２ａとバンクアップ電源につながるエピタ
キシャル層１２ｂとの間の距離をできるだけ離すという
構造の採用があるが、異常動作を完全に無くすことは不
可能である。

また、このような構造の採用はレイアラ１−上の制限も
多く、実用的でない。

そこで本発明は、マイナスサージが発生しても寄生トラ
ンジスタの動作を阻止して異常動作を完全に無くし、電
源供給制御に悪影響を与えることがなく、かつレイアウ
ト上の制限も無い半導体装置を提供することを目的とし
ている。

〔課題を解決するための手段〕

本発明による半導体装置は上記目的達成のため、一導電
型の単一の基板上に接して反対導電型のエピタキシャル
層が設けられ、少なくとも該エピタキシャル層を含んで
複数の半導体素子が分離して構成され、各半導体素子は
、異なる電源供給源からの電源を受けてそれぞれの所定
の負荷に対し、別々に電源の供給を制御する半導体装置
において、前記半導体素子のうちの所定の１つに対し、
電源供給源からの電源の入力部であって、前記エピタキ
シャル層を含む素子部分に、該電源供給源に対して順方
向となる逆流素子手段を設けるように構成している。

また、前記逆流素子手段は、ＰＮ接合のダイオードであ
ったり、あるいはＰＮＰ構造のトランジスタをダイオー
ド接続したものであることを特徴としている。

〔作用〕

本発明では、一方の電源供給源にマイナスサージが発生
したとき、逆流素子手段が逆バイアスされて電流が流れ
ず、寄生トランジスタの動作が阻止される。

したがって、他方の電源供給制御の異常動作が完全に無
くなって悪影響が防止され、かつレイアラＩ・上の制限
も無い。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第１〜３図は本発明に係る半導体装置の一実施例を示す
図である。本実施例の説明に当たり、従来例と同一構成
部分には同一符号を付して重複説明を省略する。

第１図は本装置の回路図であり、この図において、３０
は逆流素子手段としてのＰＮＰ構造のダイオードである
。ダイオード３０はトランジスタをダイオード接続した
ものであり、ＰＮＰ　）ランジスタのベースとコレクタ
を共通接続して構成され、アクセサリ電源の入力部であ
って、エピタキシャル層１２ａを含む素子部分、すなわ
ち出力トランジスタ１の上流側に電源供給方向に対して
順方向となるように挿入されている。

具体的なレイアウト状況は第２図のように示される。同
図において、３１はアクセサリ電源であり、アクセサリ
電源３１と出力Ｉ・ランジスタ１の間にダイオード３０
が設けられ、ダイオード３０のエミッタ３０Ｅはアクセ
サリ電源３１の入力ラインに接続され、同コレクタ・ベ
ース３０ＣＢは出力トランジスタ１のコレクタＩＣに接
続される。このレイアウトを回路的に表すと、同図（ｂ
）のように示される。

一方、３２はバックアップ電源であり、バンクアップ電
源３２の入力ラインは制御トランジスタ３のエミッタ３
已に接続されている。なお、３Ｃは制御Ｉ・ランジスタ
３のコレクタ、３Ｂは制御トランジスタ３のベースであ
る。また、３３は抵抗５．６を形成している島、３４は
ＧＮＤ電位を供給するＧＮＤラインである。これらの部
分のレイアウトを回路的に表すと、同図（ｃ）のように
示される。

以上の構成において、通常はダイオード３０が順方向に
バイアスされて動作するため、回路動作に０ は全く影響を与えず負荷２に対してアクセサリ電源３１
が供給される。一方、何らかの原因でアクセサリ電源３
１がマイナス電位になると、ダイオード３０が逆方向に
バイアスされるため、寄生トランジスタ９に電流が流れ
ずその動作が阻止される。したがって、従来と異なり制
御トランジスタ３のベース電流の増加が抑えられて出力
電圧の上昇を防止することができ、外付けのマイコン等
の破壊を防ぐことができる。なお、アクセサリ電源３１
がマイナス電位になっても寄生トランジスタ９が動作し
ない領域は、第３図にハンチングで示す部分であり、こ
の領域ではアクセサリ電源３１の電流がマイナスになる
ことはない。

また、上記のように寄生Ｉ・ランジスタ９が動作しない
ので、ハックアンプ電源３２側の回路素子を近くに配置
することができ、レイアウト上の制限を無くして実用的
なＩＣとすることができる。

さらに、本実施例ではマイナスサージが加わるような悪
条件下でもＩＣを安心して使用できるため、機器の信頼
性を向上させることができるとともに、マイナスサージ
に対するＩＣへの配慮が不要となり、機器の省スペース
化を図ることができる。

なお、上記実施例では逆流素子手段としてＰＮＰ構造の
ダイオードを用いているが、これに限らず、例えばＰＮ
接合のダイオードを用いてもよい。

また、上記実施例は電源供給源が２つの例であるが、電
源供給源は２つ以上の場合であってもよい。

〔発明の効果〕

本発明によれば、マイナスサージが発生しても寄生Ｉ・
ランジスタの動作を阻止して異常動作を完全に無くすこ
とができ、電源供給制御への悪影響を防ぐことができる
。また、レイアラＩ・上の制限も無くすことができ、実
用的なＩＣとすることができる。

【図面の簡単な説明】

第１〜３図は本発明に係る半導体装置の一実施１ ２ 例を示す図であり、 第１図はその回路図、 第２図はそのレイアウトパターンを説明する図、第３図
はそのアクセサリ電源の供給特性を示す図、 第４〜７図は従来の半導体装置を示す図であり、第４図
はその回路図、 第５図はその断面構造を示す図、 第６図はそのアクセサリ電源の供給特性を示す図、 第７図はその２つの素子を離す方法を説明する図である
。 ９・・・・・・寄生トランジスタ、 １１・・・・・・Ｐ型の基板、 １２ａ、１２ｂ・・・・・・Ｎ型のエピタキシャル層、
３０・・・・・・ダイオード（逆流阻止手段）、３１・
・・・・・アクセサリ電源、 ３２・・・・・・バンクアンプ電源、 ３３・・・・・・島、 ３４・・・・・・ＧＮＤライン。 １・・・・・・出力トランジスタ、 ２・・・・・・負荷、 ３・・・・・・制御トランジスタ、 ４・・・・・・オペアンプ、 ５．６・・・・・・抵抗、 ７・・・・・・基準電源、 ８・・・・・・電源制御回路、 ３ ４

Claims (3)

【特許請求の範囲】
1. （１）一導電型の単一の基板上に接して反対導電型のエ
   ピタキシャル層が設けられ、 少なくとも該エピタキシャル層を含んで複数の半導体素
   子が分離して構成され、 各半導体素子は、異なる電源供給源からの電源を受けて
   それぞれの所定の負荷に対し、別々に電源の供給を制御
   する半導体装置において、 前記半導体素子のうちの所定の１つに対し、電源供給源
   からの電源の入力部であって、前記エピタキシャル層を
   含む素子部分に、該電源供給源に対して順方向となる逆
   流素子手段を設けたことを特徴とする半導体装置。
2. （２）前記逆流素子手段は、ＰＮ接合のダイオードであ
   ることを特徴とする請求項１記載の半導体装置。
3. （３）前記逆流素子手段は、ＰＮＰ構造のトランジスタ
   をダイオード接続したものであることを特徴とする請求
   項１記載の半導体装置。