JPS62237755A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS62237755A JPS62237755A JP8091386A JP8091386A JPS62237755A JP S62237755 A JPS62237755 A JP S62237755A JP 8091386 A JP8091386 A JP 8091386A JP 8091386 A JP8091386 A JP 8091386A JP S62237755 A JPS62237755 A JP S62237755A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- current
- signal
- amplifiers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 230000003071 parasitic effect Effects 0.000 claims abstract description 24
- 238000010586 diagram Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、動作が選択的に切り換えられる増幅器など
を設置した半導体集積回路に係り、特に、動作切換え時
の寄生トランジスタの抑制に関する。
を設置した半導体集積回路に係り、特に、動作切換え時
の寄生トランジスタの抑制に関する。
一般に、テープレコーダやビデオテープレコーダでは記
録、再生のための信号系統を持ち、これらの信号系統を
選択的に切り換えて記録モード、再生モードを設定して
いるが、このような複数の信号系統を選択するシステム
では、複数の入力信号を選択して取り出す信号スイッチ
回路が設置される。そして、この種の信号スイッチ回路
は、小型化を図り、信号切換えの信頼性を高めるためI
Cで構成される。
録、再生のための信号系統を持ち、これらの信号系統を
選択的に切り換えて記録モード、再生モードを設定して
いるが、このような複数の信号系統を選択するシステム
では、複数の入力信号を選択して取り出す信号スイッチ
回路が設置される。そして、この種の信号スイッチ回路
は、小型化を図り、信号切換えの信頼性を高めるためI
Cで構成される。
第2図は、IC化された信号スイッチ回路の等価回路を
示す。この信号スイッチ回路では、2チヤネルの信号を
選択的に切り換えるため、2つの増幅器2A、2Bが設
置されており、その入力端子4A、4Bには各系統から
個別に正弦波信号またはパルスなどの入力信号Siが加
えられる。そして、各増幅器2人、2Bに対して共通の
出力段増幅器6が設置されている。
示す。この信号スイッチ回路では、2チヤネルの信号を
選択的に切り換えるため、2つの増幅器2A、2Bが設
置されており、その入力端子4A、4Bには各系統から
個別に正弦波信号またはパルスなどの入力信号Siが加
えられる。そして、各増幅器2人、2Bに対して共通の
出力段増幅器6が設置されている。
増幅器2A、2Bはトランジスタ8.10から構成され
る差動増幅器12に対して共通の能動負荷としてカレン
トミラー回路を構成するトランジスタ14.16を設置
し、入力側のトランジスタ8のベース側にはトランジス
タ18および抵抗20からなるトランジスタ8に対する
バイアス回路を兼ねる前段増幅器を設置している。そし
て、定電流源22からの定電流は、カレントミラー回路
を構成するトランジスタ24.26.28.30および
抵抗32.34.36.38によって、差動増幅器12
を構成するトランジスタ8.10および前段増幅器とし
てのトランジスタ18のエミッタ側に供給されるが、各
増幅器2A、2Bの定電流源22に対してスイッチ回路
40を設置して、その切換えに応じて定電流の供給を選
択し、選択すべき入力信号に応じて増幅器2A、2Bの
動作を切り換える。
る差動増幅器12に対して共通の能動負荷としてカレン
トミラー回路を構成するトランジスタ14.16を設置
し、入力側のトランジスタ8のベース側にはトランジス
タ18および抵抗20からなるトランジスタ8に対する
バイアス回路を兼ねる前段増幅器を設置している。そし
て、定電流源22からの定電流は、カレントミラー回路
を構成するトランジスタ24.26.28.30および
抵抗32.34.36.38によって、差動増幅器12
を構成するトランジスタ8.10および前段増幅器とし
てのトランジスタ18のエミッタ側に供給されるが、各
増幅器2A、2Bの定電流源22に対してスイッチ回路
40を設置して、その切換えに応じて定電流の供給を選
択し、選択すべき入力信号に応じて増幅器2A、2Bの
動作を切り換える。
増幅器2A、2Bの動作選択によって得られた増幅器2
Aまたは増幅器2Bの出力信号は、出力段増幅器6に加
えられる。出力段増幅器6は、出力用トランジスタ42
.44に対してバイアス回路を構成するトランジスタ4
6.48およびダイオード50.52を設置するととも
に、トランジスタ46とカレントミラー回路を構成する
トランジスタ54を設置し、定電流源56からの定電流
をトランジスタ54を介してトランジスタ46、ダイオ
ード50.52およびトランジスタ48側に供給し、各
増幅器2A、2Bの出力信号はトランジスタ48に加え
られている。
Aまたは増幅器2Bの出力信号は、出力段増幅器6に加
えられる。出力段増幅器6は、出力用トランジスタ42
.44に対してバイアス回路を構成するトランジスタ4
6.48およびダイオード50.52を設置するととも
に、トランジスタ46とカレントミラー回路を構成する
トランジスタ54を設置し、定電流源56からの定電流
をトランジスタ54を介してトランジスタ46、ダイオ
ード50.52およびトランジスタ48側に供給し、各
増幅器2A、2Bの出力信号はトランジスタ48に加え
られている。
したがって、このような信号スイッチ回路では、入力端
子4A、4Bに加えられた信号に対して、スイッチ回路
40を切り換えて定電流It、lzの何れか一方を流し
て増幅器2A、2Bの動作を選択することにより、入力
信号を通過させて出力段増幅器6に加え、出力端子5日
から取り出すことができる。なお、増幅器2A、2Bに
は、共通の帰還端子60が設けられており、この帰還端
子60に対して出力段増幅器6の出力が帰還素子を介し
て帰還される。
子4A、4Bに加えられた信号に対して、スイッチ回路
40を切り換えて定電流It、lzの何れか一方を流し
て増幅器2A、2Bの動作を選択することにより、入力
信号を通過させて出力段増幅器6に加え、出力端子5日
から取り出すことができる。なお、増幅器2A、2Bに
は、共通の帰還端子60が設けられており、この帰還端
子60に対して出力段増幅器6の出力が帰還素子を介し
て帰還される。
ところで、この信号スイッチ回路では、増幅器2A、2
Bの何れかがカット・オフ状態に切り換えられた場合で
も、第3図に示すように、トランジスタ18に対してリ
ーク電流Itが流れ、このようなリーク電流Irは、高
温下において顕著である。
Bの何れかがカット・オフ状態に切り換えられた場合で
も、第3図に示すように、トランジスタ18に対してリ
ーク電流Itが流れ、このようなリーク電流Irは、高
温下において顕著である。
このようなリーク電流1rによってトランジスタ18に
は非常に低いレベルのバイアス電流iが与えられること
になる。
は非常に低いレベルのバイアス電流iが与えられること
になる。
このようなバイアス電流iが与えられると、第4図に示
すように、トランジスタ8に隣接して生起する寄生トラ
ンジスタ62にも非常に低いレベルでバイアス電流iが
与えられる。このとき、トランジスタ48.18のベー
ス・エミッタ間電圧をVFI、VF2、寄生トランジス
タ62のベース・エミッタ間電圧を■8とすると、 Vr+# VF2+ VFS ・・・・(1)の
関係が成立する。この結果、トランジスタ8にはコレク
タからエミッタ側に電流が流れ、本来のコレクタがエミ
ッタに変わる逆β状態となり、カット・オフ状態にある
増幅器2Aまたは増幅器2B側からの信号が寄生トラン
ジスタ62を介して逆相となって導通しているチャネル
側の増幅器2Bまたは増幅器2Aに伝搬される。
すように、トランジスタ8に隣接して生起する寄生トラ
ンジスタ62にも非常に低いレベルでバイアス電流iが
与えられる。このとき、トランジスタ48.18のベー
ス・エミッタ間電圧をVFI、VF2、寄生トランジス
タ62のベース・エミッタ間電圧を■8とすると、 Vr+# VF2+ VFS ・・・・(1)の
関係が成立する。この結果、トランジスタ8にはコレク
タからエミッタ側に電流が流れ、本来のコレクタがエミ
ッタに変わる逆β状態となり、カット・オフ状態にある
増幅器2Aまたは増幅器2B側からの信号が寄生トラン
ジスタ62を介して逆相となって導通しているチャネル
側の増幅器2Bまたは増幅器2Aに伝搬される。
第5図は、トランジスタ8.10に対して寄生トランジ
スタ62が生起する状態を示す。
スタ62が生起する状態を示す。
この半導体集積回路の場合、P型半導体からなる半導体
基板64にN型の高濃度領域からなる埋込みN66を形
成した後、N型のエピタキシャル層68を形成し、この
エピタキシャル層68に対してトランジスタ8.10の
形成エリアを高濃度のP型拡散領域からなる分離領域7
0の設置によって他の部分と区画分離している。
基板64にN型の高濃度領域からなる埋込みN66を形
成した後、N型のエピタキシャル層68を形成し、この
エピタキシャル層68に対してトランジスタ8.10の
形成エリアを高濃度のP型拡散領域からなる分離領域7
0の設置によって他の部分と区画分離している。
そして、分離領域70で包囲されたエピタキシャル層6
8の内部表面層には、N型の高濃度領域を選択的に形成
してベース72を設置するとともに、P型の複数の高濃
度領域を形成してコレクタ74.76およびエミッタ7
8を形成し、トランジスタ8.10を構成している。な
お、VFI、VF2はバイアス電圧源を表わす。
8の内部表面層には、N型の高濃度領域を選択的に形成
してベース72を設置するとともに、P型の複数の高濃
度領域を形成してコレクタ74.76およびエミッタ7
8を形成し、トランジスタ8.10を構成している。な
お、VFI、VF2はバイアス電圧源を表わす。
したがって、寄生トランジスタ62は、トランジスタ8
のベース72をベース、コレクタ76をエミッタおよび
P型の分離領域70をコレクタとして生起し、リーク電
流Irによってトランジスタ18にバイアス電流iが与
えられると、寄生トランジスタロ2もバイアスされて動
作し、不要な信号が逆相となって他チャネル側に漏洩す
る原因になる。
のベース72をベース、コレクタ76をエミッタおよび
P型の分離領域70をコレクタとして生起し、リーク電
流Irによってトランジスタ18にバイアス電流iが与
えられると、寄生トランジスタロ2もバイアスされて動
作し、不要な信号が逆相となって他チャネル側に漏洩す
る原因になる。
そこで、この発明は、このような寄生トランジスタの動
作を抑制して信号の漏れを防止した半導体集積回路の提
供を目的とする。
作を抑制して信号の漏れを防止した半導体集積回路の提
供を目的とする。
この発明の半導体集積回路は、第1図に示すように、選
択的に動作が切り換えられる増幅器2A、2Bの信号人
力部のそれぞれにPNP型トランジスタ18を設置し、
増幅器2Aまたは2Bの動作を停止させた際に、PNP
型トランジスタ18のエミッタ側に電流供給手段(定電
流源80)から電流を供給してエミッタ電位を第3図な
いし第5図において示した寄生トランジスタ62が生起
しないレベルに維持させたものである。
択的に動作が切り換えられる増幅器2A、2Bの信号人
力部のそれぞれにPNP型トランジスタ18を設置し、
増幅器2Aまたは2Bの動作を停止させた際に、PNP
型トランジスタ18のエミッタ側に電流供給手段(定電
流源80)から電流を供給してエミッタ電位を第3図な
いし第5図において示した寄生トランジスタ62が生起
しないレベルに維持させたものである。
この発明の半導体集積回路は、増幅器2A、2Bの動作
状態に無関係に増幅器2A、2Bの信号入力部に設置し
たPNP型トランジスタ18に対して電流供給手段(定
電流源80)から電流を供給することにより、そのPN
P型トランジスタ18を動作状態として、そのエミッタ
電位を寄生トランジスタ62が生起しないレベルに維持
させて、寄生トランジスタ62の動作を抑える。
状態に無関係に増幅器2A、2Bの信号入力部に設置し
たPNP型トランジスタ18に対して電流供給手段(定
電流源80)から電流を供給することにより、そのPN
P型トランジスタ18を動作状態として、そのエミッタ
電位を寄生トランジスタ62が生起しないレベルに維持
させて、寄生トランジスタ62の動作を抑える。
したがって、動作を停止している増幅器2人または増幅
器2B側から動作中の増幅器2Bまたは増幅器2A側に
対して、寄生トランジスタ62の生起による信号の漏れ
を防止することができる。
器2B側から動作中の増幅器2Bまたは増幅器2A側に
対して、寄生トランジスタ62の生起による信号の漏れ
を防止することができる。
以下、この発明の実施例を図面を参照して説明する。
第1図は、この発明の半導体集積回路の実施例を示す。
第1図に示すように、この半導体集積回路は、第2図に
示した信号スイッチ回路と同様の信号スイッチ回路を構
成している。すなわち、この信号スイッチ回路は、増幅
器2人、2Bを設置し、入力端子4A、4Bに加えられ
る入力信号に対応して増幅器2A、2Bの動作を切り換
え、各増幅器2A、2Bから得られた出力信号を、各増
幅器2A、2Bに対して共通に設置した出力段増幅器6
に加えて取り出すものである。
示した信号スイッチ回路と同様の信号スイッチ回路を構
成している。すなわち、この信号スイッチ回路は、増幅
器2人、2Bを設置し、入力端子4A、4Bに加えられ
る入力信号に対応して増幅器2A、2Bの動作を切り換
え、各増幅器2A、2Bから得られた出力信号を、各増
幅器2A、2Bに対して共通に設置した出力段増幅器6
に加えて取り出すものである。
各増幅器2人、2Bは、トランジスタ8.10から構成
される差動増幅器12に対して共通の能動負荷としてカ
レントミラー回路を構成するトランジスタ14.16を
設置し、信号入力部のトランジスタ8のベース側には、
PNP型トランジスタ18および抵抗20からなるトラ
ンジスタ8に対するバイアス回路を共用する前段増幅器
が設置されている。定電流源22からの定電流は、カレ
ントミラー回路を構成するトランジスタ24.28.3
0および抵抗32.36.38によって差動増幅器12
のトランジスタ8、工Oに供給されるが、各増幅器2A
、2Bの定電流源22に対してスイッチ回路40を設置
して、その切換えに応じて定電流の供給が選択され、選
択すべき入力信号に応じて増幅器2A、2Bの動作が切
り換えられる。
される差動増幅器12に対して共通の能動負荷としてカ
レントミラー回路を構成するトランジスタ14.16を
設置し、信号入力部のトランジスタ8のベース側には、
PNP型トランジスタ18および抵抗20からなるトラ
ンジスタ8に対するバイアス回路を共用する前段増幅器
が設置されている。定電流源22からの定電流は、カレ
ントミラー回路を構成するトランジスタ24.28.3
0および抵抗32.36.38によって差動増幅器12
のトランジスタ8、工Oに供給されるが、各増幅器2A
、2Bの定電流源22に対してスイッチ回路40を設置
して、その切換えに応じて定電流の供給が選択され、選
択すべき入力信号に応じて増幅器2A、2Bの動作が切
り換えられる。
そして、差動増幅器12を構成するトランジスタ8.1
0に動作電流を供給する電流供給系統に対して、電流供
給手段としての定電流源80を別個に設置し、この定電
流源80からの定電流を、トランジスタ8のベース側に
設置したトランジスタ18のエミッタに常時供給するよ
うにしている。
0に動作電流を供給する電流供給系統に対して、電流供
給手段としての定電流源80を別個に設置し、この定電
流源80からの定電流を、トランジスタ8のベース側に
設置したトランジスタ18のエミッタに常時供給するよ
うにしている。
この場合、定電流源80は定電流源22とは別の回路を
構成しており、スイッチ回路40の切換えには無関係に
定電流を出力し、各増幅器2A、2Bの動作状態とは無
関係にトランジスタ18がバイアス状態に設定されてい
る。
構成しており、スイッチ回路40の切換えには無関係に
定電流を出力し、各増幅器2A、2Bの動作状態とは無
関係にトランジスタ18がバイアス状態に設定されてい
る。
そして、増幅器2A、2Bの動作選択によって得られた
増幅器2Aまたは増幅器2Bの出力信号が出力段増幅器
6に加えられる。出力段増幅器6は、出力用トランジス
タ42.44に対してバイアス回路を構成するトランジ
スタ46.48およびダイオード50.52を設置する
とともに、トランジスタ46とカレントミラー回路を構
成するトランジスタ54を設置し、定電流源56からの
定電流をトランジスタ54を介してトランジスタ46、
ダイオード50.52およびトランジスタ48側に供給
している。各増幅器2A、2Bの出力信号は、トランジ
スタ48に加えられて、その出力段増幅器6の出力が出
力端子58から取り出される。また、各増幅器2A、2
Bのトランジスタ10のベースに設けられた帰還端子6
0には、出力段増幅器6の出力端子58から図示してい
ない帰還回路を介して負帰還信号NFが加えられる。
増幅器2Aまたは増幅器2Bの出力信号が出力段増幅器
6に加えられる。出力段増幅器6は、出力用トランジス
タ42.44に対してバイアス回路を構成するトランジ
スタ46.48およびダイオード50.52を設置する
とともに、トランジスタ46とカレントミラー回路を構
成するトランジスタ54を設置し、定電流源56からの
定電流をトランジスタ54を介してトランジスタ46、
ダイオード50.52およびトランジスタ48側に供給
している。各増幅器2A、2Bの出力信号は、トランジ
スタ48に加えられて、その出力段増幅器6の出力が出
力端子58から取り出される。また、各増幅器2A、2
Bのトランジスタ10のベースに設けられた帰還端子6
0には、出力段増幅器6の出力端子58から図示してい
ない帰還回路を介して負帰還信号NFが加えられる。
したがって、この半導体集積回路では、スイッチ回路4
0の切換えによる増幅器2A、2Bの差動増幅器12の
動作状態には無関係に、トランジスタ18に対してバイ
アス電流が定電流源80から供給されて、トランジスタ
18は導通状態に維持され、そのエミッタ電位は寄生ト
ランジスタ62を生起させないレベルに維持される。
0の切換えによる増幅器2A、2Bの差動増幅器12の
動作状態には無関係に、トランジスタ18に対してバイ
アス電流が定電流源80から供給されて、トランジスタ
18は導通状態に維持され、そのエミッタ電位は寄生ト
ランジスタ62を生起させないレベルに維持される。
この場合、第4図に示したトランジスタ8.4日および
寄生トランジスタ62のバイアスは、■□<<vrz+
vys ・・・・(2)の関係となり、寄生トラ
ンジスタ62は不活性の状態となる。この結果、第4図
に示したような、本来、カット・オフ状態にある増幅器
2Aまたは増幅器2Bから動作状態にある増幅器2Bま
たは増幅器2A側への信号の漏れを防止することができ
る。
寄生トランジスタ62のバイアスは、■□<<vrz+
vys ・・・・(2)の関係となり、寄生トラ
ンジスタ62は不活性の状態となる。この結果、第4図
に示したような、本来、カット・オフ状態にある増幅器
2Aまたは増幅器2Bから動作状態にある増幅器2Bま
たは増幅器2A側への信号の漏れを防止することができ
る。
なお、実施例では、増幅器2A、2Bの信号入力部に設
置されたPNP型トランジスタ18に対する電流供給手
段として定電流源80を設置したが、PNP型トランジ
スタ18に対する電流供給手段としては、PNP型トラ
ンジスタ18のエミッタ電位を寄生トランジスタ62が
生起しないレベルに維持する電流供給能力を持つ抵抗な
どの素子で構成すればよく、定電流源80に限定される
ものではない。
置されたPNP型トランジスタ18に対する電流供給手
段として定電流源80を設置したが、PNP型トランジ
スタ18に対する電流供給手段としては、PNP型トラ
ンジスタ18のエミッタ電位を寄生トランジスタ62が
生起しないレベルに維持する電流供給能力を持つ抵抗な
どの素子で構成すればよく、定電流源80に限定される
ものではない。
以上説明したように、この発明によれば、増幅器の動作
状態には無関係に、増幅器の信号入力部に設置したPN
P型トランジスタに対して電流供給手段から電流を供給
して、そのトランジスタを動作状態とし、寄生トランジ
スタの動作を抑制することにより、動作を停止している
増幅器側から動作中の増幅器側に対して、寄生トランジ
スタの生起による信号の漏れを防止することができる。
状態には無関係に、増幅器の信号入力部に設置したPN
P型トランジスタに対して電流供給手段から電流を供給
して、そのトランジスタを動作状態とし、寄生トランジ
スタの動作を抑制することにより、動作を停止している
増幅器側から動作中の増幅器側に対して、寄生トランジ
スタの生起による信号の漏れを防止することができる。
第1図はこの発明の半導体集積回路の実施例の等価回路
を示す回路図、第2図は従来の信号スイッチ回路を構成
する半導体集積回路の等価回路を示す回路図、第3図は
第2図に示した半導体集積回路のカット・オフ側の増幅
器を示す回路図、第4図は第3図に示した増幅器におけ
る寄生トランジスタの生起を示す回路図、第5図は第4
図の半導体集積回路の構造を示す断面図である。 2A、2B・・・増幅器、18・・・PNP型トランジ
スタ、62・・・寄生トランジスタ、80・・・電流供
給手段としての定電流源。 第3図 第4図
を示す回路図、第2図は従来の信号スイッチ回路を構成
する半導体集積回路の等価回路を示す回路図、第3図は
第2図に示した半導体集積回路のカット・オフ側の増幅
器を示す回路図、第4図は第3図に示した増幅器におけ
る寄生トランジスタの生起を示す回路図、第5図は第4
図の半導体集積回路の構造を示す断面図である。 2A、2B・・・増幅器、18・・・PNP型トランジ
スタ、62・・・寄生トランジスタ、80・・・電流供
給手段としての定電流源。 第3図 第4図
Claims (1)
- 選択的に動作が切り換えられる増幅器の信号入力部のそ
れぞれにPNP型トランジスタを設置し、前記増幅器の
動作を停止させた際に、前記PNP型トランジスタのエ
ミッタ側に電流供給手段から電流を供給してエミッタ電
位を寄生トランジスタが生起しないレベルに維持させた
ことを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8091386A JPH0783091B2 (ja) | 1986-04-08 | 1986-04-08 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8091386A JPH0783091B2 (ja) | 1986-04-08 | 1986-04-08 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62237755A true JPS62237755A (ja) | 1987-10-17 |
JPH0783091B2 JPH0783091B2 (ja) | 1995-09-06 |
Family
ID=13731628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8091386A Expired - Lifetime JPH0783091B2 (ja) | 1986-04-08 | 1986-04-08 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0783091B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02244905A (ja) * | 1989-03-17 | 1990-09-28 | Matsushita Electric Ind Co Ltd | スイッチ回路 |
-
1986
- 1986-04-08 JP JP8091386A patent/JPH0783091B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02244905A (ja) * | 1989-03-17 | 1990-09-28 | Matsushita Electric Ind Co Ltd | スイッチ回路 |
Also Published As
Publication number | Publication date |
---|---|
JPH0783091B2 (ja) | 1995-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3946423A (en) | Opto-coupler | |
JPS61261909A (ja) | 高電圧出力回路およびこれを用いた増幅器 | |
US4633095A (en) | Monolithic semiconductor integrated a.c. switch circuit | |
JPS62237755A (ja) | 半導体集積回路 | |
US4345166A (en) | Current source having saturation protection | |
JPS5823749B2 (ja) | モノリシック集積電流源 | |
US4547743A (en) | Variable resistance gain control integrated circuit | |
JPH07106874A (ja) | 被制御ピンチ抵抗器を備えた回路装置 | |
JPH0556660B2 (ja) | ||
JPH0614496Y2 (ja) | 電流ミラ−回路 | |
US5401995A (en) | Circuit with diode-protected emitter resistors | |
JP2722762B2 (ja) | 差動増幅器 | |
JPS61114609A (ja) | 広範囲増幅器回路 | |
JPH0587150B2 (ja) | ||
JPH0269980A (ja) | フォトダイオードバイアス回路 | |
JP2633831B2 (ja) | バイポーラ型半導体集積回路 | |
JP4214879B2 (ja) | 定電流回路 | |
JPH0733463Y2 (ja) | データ伝送回路 | |
JP2803887B2 (ja) | 半導体集積装置 | |
JPS61150229A (ja) | 集積回路 | |
JPH069505Y2 (ja) | パルス発生回路装置 | |
JPH0141052B2 (ja) | ||
JPS60219803A (ja) | 演算増幅器 | |
JPH07104743B2 (ja) | 電源回路 | |
JPS58198907A (ja) | ミユ−テイング増幅器の誤動作防止回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |