JPH03201142A - トレースデータ出力回路 - Google Patents
トレースデータ出力回路Info
- Publication number
- JPH03201142A JPH03201142A JP1341755A JP34175589A JPH03201142A JP H03201142 A JPH03201142 A JP H03201142A JP 1341755 A JP1341755 A JP 1341755A JP 34175589 A JP34175589 A JP 34175589A JP H03201142 A JPH03201142 A JP H03201142A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- circuit
- tracer
- register
- microinstructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000700 radioactive tracer Substances 0.000 claims abstract description 14
- 241000270281 Coluber constrictor Species 0.000 description 15
- OQZCSNDVOWYALR-UHFFFAOYSA-N flurochloridone Chemical compound FC(F)(F)C1=CC=CC(N2C(C(Cl)C(CCl)C2)=O)=C1 OQZCSNDVOWYALR-UHFFFAOYSA-N 0.000 description 15
- 238000010586 diagram Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＦＷトレーサ層のトレースデータ出力回路に関
する。
する。
一般に、マイクロプログラム方式の処理装置においては
、制御メモリの中にＦ Ｗ （Ｆｉｒｍｗａｒｅ）
と呼ばれるプログラムが格納されている。すなわち、マ
イクロ命令ＲＯＭにＦＷが記憶されており、このＦＷの
誤りを検査し、その誤りの場所を見つけるためにプログ
ラムの追跡を行う、いわゆるトレースが行われる。
、制御メモリの中にＦ Ｗ （Ｆｉｒｍｗａｒｅ）
と呼ばれるプログラムが格納されている。すなわち、マ
イクロ命令ＲＯＭにＦＷが記憶されており、このＦＷの
誤りを検査し、その誤りの場所を見つけるためにプログ
ラムの追跡を行う、いわゆるトレースが行われる。
従来、この種のＦＷトレーサとしては、外部バスに出力
されたアドレスデータのみをトレースするものであった
。
されたアドレスデータのみをトレースするものであった
。
ところが、上述した従来のＦＷトレーサでは、外部バス
に出力されたアドレスデータのミラトレースするものと
なっているので、トレースデ−夕解析時にその詳細がわ
からないという欠点・がある。
に出力されたアドレスデータのミラトレースするものと
なっているので、トレースデ−夕解析時にその詳細がわ
からないという欠点・がある。
本発明のトレースデータ出力回路は、マイクロ命令を制
御する処理装置のマイクロ命令を格納するマイクロ命令
ＲＯＭと、次に実行すべきマイクロ命令をマイクロ命令
ＲＯＭから読み出し格納するマイクロ命令格納レジスタ
と、ＦＷ）レーサ用のマイクロ命令を格納するＦＷ）レ
ーサ用マイクロ命令格納レジスタと、ＦＷトレレー用の
マイクロ命令の個数を格納するモード格納回路と、マイ
クロ命令格納レジスタとＦＷ）レーサ用マイクロ命令格
納レジスタとのいずれのマイクロ命令を実行するかを選
択するマイクロ命令選択回路と、このマイクロ命令選択
回路により選択されたマイクロ命令を実行するマイクロ
命令実行回路とを具備している。
御する処理装置のマイクロ命令を格納するマイクロ命令
ＲＯＭと、次に実行すべきマイクロ命令をマイクロ命令
ＲＯＭから読み出し格納するマイクロ命令格納レジスタ
と、ＦＷ）レーサ用のマイクロ命令を格納するＦＷ）レ
ーサ用マイクロ命令格納レジスタと、ＦＷトレレー用の
マイクロ命令の個数を格納するモード格納回路と、マイ
クロ命令格納レジスタとＦＷ）レーサ用マイクロ命令格
納レジスタとのいずれのマイクロ命令を実行するかを選
択するマイクロ命令選択回路と、このマイクロ命令選択
回路により選択されたマイクロ命令を実行するマイクロ
命令実行回路とを具備している。
本発明においては、ＦＷ）レーサ用マイクロ命令格納レ
ジスタに、ＦＷ）レースに必要なマイクロ命令を格納し
て実行することにより、アドレスやデータだけでなく汎
用レジスタの内容等も外部バスに出力する。したがって
、トレースの内容が詳細となる。
ジスタに、ＦＷ）レースに必要なマイクロ命令を格納し
て実行することにより、アドレスやデータだけでなく汎
用レジスタの内容等も外部バスに出力する。したがって
、トレースの内容が詳細となる。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例のＦＷ）レーサ用トレース
データ出力回路を示すブロック図である。
データ出力回路を示すブロック図である。
マイクロ命令ＲＯＭＩＩに格納されているマイクロ命令
は、それを実行しようとする場合には一旦マイクロ命令
レジスタ１２に読み出され、格納される。一方、ＦＷ）
レーサ用マイクロ命令格納レジスタ１３には、ＦＷトレ
ースに必要なマイクロ命令がコンソールを介して格納さ
れ、またモード格納回路１４にはＦＷ）レーサ用マイク
ロ命令格納レジスタ１３にセットしたマイクロ命令の個
数が格納される。マイクロ命令格納レジスタ１２に格納
されたマイクロ命令は、マイクロ命令選択回路１５で選
択されたときマイクロ命令実行回路１６で実行される。
は、それを実行しようとする場合には一旦マイクロ命令
レジスタ１２に読み出され、格納される。一方、ＦＷ）
レーサ用マイクロ命令格納レジスタ１３には、ＦＷトレ
ースに必要なマイクロ命令がコンソールを介して格納さ
れ、またモード格納回路１４にはＦＷ）レーサ用マイク
ロ命令格納レジスタ１３にセットしたマイクロ命令の個
数が格納される。マイクロ命令格納レジスタ１２に格納
されたマイクロ命令は、マイクロ命令選択回路１５で選
択されたときマイクロ命令実行回路１６で実行される。
そして、マイクロ命令実行回路１６でマイクロ命令の実
行が終了すると、マイクロ命令選択回路１５はＦＷ）レ
ーサ用マイクロ命令格納レジスタ１３のＦＷ）レーサ用
マイクロ命令を選択し、マイクロ命令実行回路１６へ、
そのＦＷ）レーサ用マイクロ命令を送出する。マイクロ
命令実行回路１６で、ＦＷ）レーサ用マイクロ命令格納
回路１３からのＦＷ）レーサ用マイクロ命令の実行が終
了した場合、マイクロ命令実行回路１６は、外部バスに
対してトレースデータを送出すると共に、モード格納回
路１４に対してＦＷトレレー用マイクロ命令の実行終了
を通知する。
行が終了すると、マイクロ命令選択回路１５はＦＷ）レ
ーサ用マイクロ命令格納レジスタ１３のＦＷ）レーサ用
マイクロ命令を選択し、マイクロ命令実行回路１６へ、
そのＦＷ）レーサ用マイクロ命令を送出する。マイクロ
命令実行回路１６で、ＦＷ）レーサ用マイクロ命令格納
回路１３からのＦＷ）レーサ用マイクロ命令の実行が終
了した場合、マイクロ命令実行回路１６は、外部バスに
対してトレースデータを送出すると共に、モード格納回
路１４に対してＦＷトレレー用マイクロ命令の実行終了
を通知する。
マイクロ命令実行回路１６からマイクロ命令の実行終了
を受けたモード格納回路１４は、格納しているＦＷ）レ
ーサ用マイクロ命令の個数を１つ減じる。以後、ＦＷ）
レーサ用マイクロ命令格納レジスタ１３内のＦＷ）レー
サ用マイクロ命令をモード格納回路１４内のモードが０
となるまで実行する。モード格納回路１４内のモードが
０となった場合、モード格納回路１４はマイクロ命令選
択回路１５に対してマイクロ命令選択の切り換えを要求
する。モード格納回路１４から、マイクロ命令の切り換
えを受けたマイクロ命令選択回路１５は、マイクロ命令
格納レジスタ１２０マイクロ命令を選択する。
を受けたモード格納回路１４は、格納しているＦＷ）レ
ーサ用マイクロ命令の個数を１つ減じる。以後、ＦＷ）
レーサ用マイクロ命令格納レジスタ１３内のＦＷ）レー
サ用マイクロ命令をモード格納回路１４内のモードが０
となるまで実行する。モード格納回路１４内のモードが
０となった場合、モード格納回路１４はマイクロ命令選
択回路１５に対してマイクロ命令選択の切り換えを要求
する。モード格納回路１４から、マイクロ命令の切り換
えを受けたマイクロ命令選択回路１５は、マイクロ命令
格納レジスタ１２０マイクロ命令を選択する。
以上説明したように本発明によれば、ＦＷ）レーサ用マ
イクロ命令格納レジスタに、ＦＷ）レースに必要なマイ
クロ命令を格納して実行することにより、アドレスデー
タだけでなく汎用レジスタの内容等も外部バスに出力す
ることでトレースが行えるという効果がある。
イクロ命令格納レジスタに、ＦＷ）レースに必要なマイ
クロ命令を格納して実行することにより、アドレスデー
タだけでなく汎用レジスタの内容等も外部バスに出力す
ることでトレースが行えるという効果がある。
第１図は本発明の一実施例を示すブロック図である。
１１・・・・・・マイクロ命令ＲＯＭ。
１２・・・・・・マイクロ命令格納レジスタ、１３・・
・・・・ＦＷ）レーサ用マイクロ命令格納レジスタ、 １４・・・・・・モード格納回路、 １５・・・・・・マイクロ命令選択回路、１ ６・・・・・・マイ クロ命令実行回路。
・・・・ＦＷ）レーサ用マイクロ命令格納レジスタ、 １４・・・・・・モード格納回路、 １５・・・・・・マイクロ命令選択回路、１ ６・・・・・・マイ クロ命令実行回路。
Claims (1)
- 【特許請求の範囲】 マイクロ命令を制御する処理装置の前記マイクロ命令を
格納するマイクロ命令ＲＯＭと、次に実行すべきマイク
ロ命令を前記マイクロ命令ＲＯＭから読み出し格納する
マイクロ命令格納レジスタと、 ＦＷトレーサ用のマイクロ命令を格納するＦＷトレーサ
用マイクロ命令格納レジスタと、ＦＷトレーサ用のマイ
クロ命令の個数を格納するモード格納回路と、 前記マイクロ命令格納レジスタと前記ＦＷトレーサ用マ
イクロ命令格納レジスタとのいずれのマイクロ命令を実
行するかを選択するマイクロ命令選択回路と、 このマイクロ命令選択回路により選択されたマイクロ命
令を実行するマイクロ命令実行回路とを具備することを
特徴とするトレースデータ出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1341755A JPH03201142A (ja) | 1989-12-28 | 1989-12-28 | トレースデータ出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1341755A JPH03201142A (ja) | 1989-12-28 | 1989-12-28 | トレースデータ出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03201142A true JPH03201142A (ja) | 1991-09-03 |
Family
ID=18348510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1341755A Pending JPH03201142A (ja) | 1989-12-28 | 1989-12-28 | トレースデータ出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03201142A (ja) |
-
1989
- 1989-12-28 JP JP1341755A patent/JPH03201142A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01310441A (ja) | データ処理装置 | |
| JPH10171665A (ja) | ジャンプコード・ジェネレータ、割り込みプログラム選択装置、割り込みプログラム選択方式、及び計算機 | |
| JPH03201142A (ja) | トレースデータ出力回路 | |
| KR900015014A (ko) | 데이타 프로세서 | |
| JPS6238738B2 (ja) | ||
| JPS62197831A (ja) | デ−タ処理装置 | |
| JP2798275B2 (ja) | 仮想記憶アドレス空間アクセス制御方式 | |
| JPS6042968B2 (ja) | 情報処理装置 | |
| JPH0652013A (ja) | トレース回路 | |
| JPH0561660B2 (ja) | ||
| JPS6229813B2 (ja) | ||
| JPS63639A (ja) | プログラムデバツグ方式 | |
| JPS6247752A (ja) | 情報処理装置の命令実行回数計数回路 | |
| JPH0340075A (ja) | マイクロコンピュータ | |
| JPH03282625A (ja) | データ処理装置 | |
| JPS5829057A (ja) | レジスタのトレ−ス装置 | |
| JPH0497446A (ja) | ファームウェアトレーサによるレジスタトレース回路 | |
| JPH0264828A (ja) | アドレストレース回路 | |
| JPH02133833A (ja) | インサーキツトエミユレータ制御装置 | |
| JPS645342B2 (ja) | ||
| JPH04140851A (ja) | 情報処理装置の診断方式 | |
| JPS59165143A (ja) | デ−タ処理装置 | |
| JPH0471219B2 (ja) | ||
| JPS6146531A (ja) | マイクロプロセツサ | |
| JPH01120628A (ja) | データ処理装置 |