JPH01120628A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH01120628A JPH01120628A JP27974287A JP27974287A JPH01120628A JP H01120628 A JPH01120628 A JP H01120628A JP 27974287 A JP27974287 A JP 27974287A JP 27974287 A JP27974287 A JP 27974287A JP H01120628 A JPH01120628 A JP H01120628A
- Authority
- JP
- Japan
- Prior art keywords
- address
- microprogram
- relative
- base value
- absolute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000004048 modification Effects 0.000 claims description 8
- 238000012986 modification Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプログラムにより制御されるデータ処
理装置に関する。
理装置に関する。
マイクロプログラムにより制御されるデータ処理装置で
は、擬似故障の発生、装置構成の変更等により、データ
処理装置の動作中に、自身の有するマイクロプログラム
の変更処理が必要となる場合がある。
は、擬似故障の発生、装置構成の変更等により、データ
処理装置の動作中に、自身の有するマイクロプログラム
の変更処理が必要となる場合がある。
一般に、このような必要性に対してはマイクロプログラ
ムの内容の変更を指示するためのマイクロプログラム変
更命令が設けられる。従来、この種のマイクロプログラ
ム変更命令は、変更されるマイクロプログラムの主記憶
または制御記憶における格納位社を示すマイクロアドレ
スと変更データを有し、１つのマイクロプログラム変更
命令の実行により１ステツプのマイクロプログラムの変
更を可能にしていた。
ムの内容の変更を指示するためのマイクロプログラム変
更命令が設けられる。従来、この種のマイクロプログラ
ム変更命令は、変更されるマイクロプログラムの主記憶
または制御記憶における格納位社を示すマイクロアドレ
スと変更データを有し、１つのマイクロプログラム変更
命令の実行により１ステツプのマイクロプログラムの変
更を可能にしていた。
上述した従来のデータ処理装置では、マイクロプログラ
ム内の散存する箇所の変更を必要とする場合、該マイク
ロプログラム変更命令を多数記述する必要があり、全体
がリロケータブルに構成されているマイクロプログラム
に対しては実メモリ上でのアドレス算出、およびブラン
チ先アドレスの算出にかなり手間がかかり、誤りも犯し
やすいという欠点があり、さらに、同じ内容のマイクロ
プログラムが装置の機種により構成が異なる場合、装置
の機種ごとにマイクロプログラム変更命令群を準備しな
ければならないという欠点がある。
ム内の散存する箇所の変更を必要とする場合、該マイク
ロプログラム変更命令を多数記述する必要があり、全体
がリロケータブルに構成されているマイクロプログラム
に対しては実メモリ上でのアドレス算出、およびブラン
チ先アドレスの算出にかなり手間がかかり、誤りも犯し
やすいという欠点があり、さらに、同じ内容のマイクロ
プログラムが装置の機種により構成が異なる場合、装置
の機種ごとにマイクロプログラム変更命令群を準備しな
ければならないという欠点がある。
本発明のデータ処理装置は、
相対アドレスを有するマイクロプログラム変更命令と、
マイクロプログラムの相対アドレスを絶対アドレスに変
換する際の絶対アドレスのベース値、および該ベース値
でアドレス変換されたアドレスのマイクロプログラムの
データ変更が有効か無効かを示すＶビットが格納される
テーブルと、前記テーブルから読出された前記ベース値
により、前記マイクロプログラム変更命令の相対アドレ
スを絶対アドレスに変換する第１のアドレス変換手段と
、 前記ｖビットがデータ変更無効を示すとき、前記ベース
値および第１のアドレス変換手段によりアドレス変換さ
れたアドレスを、あらかじめ指定されたアドレスに変換
する第２のアドレス変換手段とを有している。
換する際の絶対アドレスのベース値、および該ベース値
でアドレス変換されたアドレスのマイクロプログラムの
データ変更が有効か無効かを示すＶビットが格納される
テーブルと、前記テーブルから読出された前記ベース値
により、前記マイクロプログラム変更命令の相対アドレ
スを絶対アドレスに変換する第１のアドレス変換手段と
、 前記ｖビットがデータ変更無効を示すとき、前記ベース
値および第１のアドレス変換手段によりアドレス変換さ
れたアドレスを、あらかじめ指定されたアドレスに変換
する第２のアドレス変換手段とを有している。
マイクロプログラム変更命令に相対アドレスを含ませ、
テーブルに記憶させておいた絶対アドレスのベース値と
で絶対アドレスに変換するので、アドレス算出が容易と
なる。また、Ｖビットが有効を示す値のときはマイクロ
プログラムのデータ変更を実行し、無効を示すときは所
定の番地を常にデータ変更するので、マイクロプログラ
ムのあるモジュールだけが存在しない装置の場合には、
テーブルの内部の該モジュールを指すＶビットを無効の
値にしておけば、そのモジュールも存在する装置に使用
されるマイクロプログラム変更命令群がそのまま使え、
装置の機種ごとにマイクロプログラム変更命令群を準備
する必要がない。
テーブルに記憶させておいた絶対アドレスのベース値と
で絶対アドレスに変換するので、アドレス算出が容易と
なる。また、Ｖビットが有効を示す値のときはマイクロ
プログラムのデータ変更を実行し、無効を示すときは所
定の番地を常にデータ変更するので、マイクロプログラ
ムのあるモジュールだけが存在しない装置の場合には、
テーブルの内部の該モジュールを指すＶビットを無効の
値にしておけば、そのモジュールも存在する装置に使用
されるマイクロプログラム変更命令群がそのまま使え、
装置の機種ごとにマイクロプログラム変更命令群を準備
する必要がない。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のデータ処理装置の一実施例を示すブロ
ック図である。
ック図である。
主記憶２には、４つのモジュール５１．５２゜５３．５
４からなるマイクロプログラム５と、命令コード６１、
変更されるマイクロプログラムの相対アドレスであるア
ドレス６２、その変更データであるデータ６３とからな
るマイクロプログラム変更命令６と、不図示のプログラ
ムやデータが格納されている。処理装置１には、主記憶
２のマイクロプログラム５が格納される制御記憶４と、
制御記憶４から読出されたマイクロプログラムを実行す
る演算回路３とが含まれている。演算回路３は、アドレ
スレジスタ７と、データレジスタ８と、テーブル９と、
加算器１０と、アドレス変更回路１１を含んでいる。ア
ドレスレジスタ７、データレジスタ８には、それぞれマ
イクロプログラム変更命令６によって与えられたアドレ
ス６２およびデータ６３がセットされる。テーブル９に
は、アドレス６２の相対アドレスを絶対アドレスに変換
する際の絶対アドレスのベース値９１．９２゜９３．９
４と、ベース値９１〜９４でアドレス変換されたアドレ
スのマイクロプログラムのデータ変換が有効か無効か（
“１”の場合、有効、“Ｏ”の場合、無効）を決めるＶ
ビット９５．９６．９７．９８が格納されており、いず
れもアドレスレジスタ７に保持されている相対アドレス
の上位２ピツトでアクセスされる（２ビツトで４通りの
ベース値９１〜９４およびＶビット９５〜９８をアクセ
スできる）。ここで、ベース（ｉ１１９１〜９４は、モ
ジュール５１〜５４のそれぞれの先頭アドレスになって
いる。この意味から、モジュール５１〜５４は主記憶２
中に連続して格納される必要はない。加算器１０は、ベ
ース値９１〜９４のうち、相対アドレスの上位２ビツト
でアクセスされ読出されたベース値と、その相対アドレ
スの下位ビット（各モジュール５１．５２．５３．５４
内の相対アドレス）とを加算し、主記憶２中の目的とす
るマイクロプログラムの格納位置を示す絶対アドレスを
出力する。アドレス変更回路１１は、■ビット９５〜９
８のうち、相対アドレスの上位２ビツトでアクセスされ
読出されたＶビットの値により制御され、１１１ ＩＩ
のときは加算器１０から出力されたアドレスをそのまま
マイクロプログラム５に出力するが、その値が“０″の
ときは加算器１０で加算されたアドレスをＯとする。な
お、主記憶２の０番地はこの無効のときの処理のために
確保されている。
４からなるマイクロプログラム５と、命令コード６１、
変更されるマイクロプログラムの相対アドレスであるア
ドレス６２、その変更データであるデータ６３とからな
るマイクロプログラム変更命令６と、不図示のプログラ
ムやデータが格納されている。処理装置１には、主記憶
２のマイクロプログラム５が格納される制御記憶４と、
制御記憶４から読出されたマイクロプログラムを実行す
る演算回路３とが含まれている。演算回路３は、アドレ
スレジスタ７と、データレジスタ８と、テーブル９と、
加算器１０と、アドレス変更回路１１を含んでいる。ア
ドレスレジスタ７、データレジスタ８には、それぞれマ
イクロプログラム変更命令６によって与えられたアドレ
ス６２およびデータ６３がセットされる。テーブル９に
は、アドレス６２の相対アドレスを絶対アドレスに変換
する際の絶対アドレスのベース値９１．９２゜９３．９
４と、ベース値９１〜９４でアドレス変換されたアドレ
スのマイクロプログラムのデータ変換が有効か無効か（
“１”の場合、有効、“Ｏ”の場合、無効）を決めるＶ
ビット９５．９６．９７．９８が格納されており、いず
れもアドレスレジスタ７に保持されている相対アドレス
の上位２ピツトでアクセスされる（２ビツトで４通りの
ベース値９１〜９４およびＶビット９５〜９８をアクセ
スできる）。ここで、ベース（ｉ１１９１〜９４は、モ
ジュール５１〜５４のそれぞれの先頭アドレスになって
いる。この意味から、モジュール５１〜５４は主記憶２
中に連続して格納される必要はない。加算器１０は、ベ
ース値９１〜９４のうち、相対アドレスの上位２ビツト
でアクセスされ読出されたベース値と、その相対アドレ
スの下位ビット（各モジュール５１．５２．５３．５４
内の相対アドレス）とを加算し、主記憶２中の目的とす
るマイクロプログラムの格納位置を示す絶対アドレスを
出力する。アドレス変更回路１１は、■ビット９５〜９
８のうち、相対アドレスの上位２ビツトでアクセスされ
読出されたＶビットの値により制御され、１１１ ＩＩ
のときは加算器１０から出力されたアドレスをそのまま
マイクロプログラム５に出力するが、その値が“０″の
ときは加算器１０で加算されたアドレスをＯとする。な
お、主記憶２の０番地はこの無効のときの処理のために
確保されている。
以上のように構成することにより、マイクロプログラム
変更命令６の相対アドレスを主記憶２中の絶対アドレス
に変換することができるとともに、マイクロプログラム
５のあるモジュールだけが存在しない装置の場合も、そ
のモジュールを指すテーブル９のＶビットを“Ｏｎとし
ておけば、そのモジュールも存在する装置に使用される
マイクロプログラム変更命令６がそのまま使え、装置の
機種ごとにマイクロプログラム変更命令６を準備する必
要がない。
変更命令６の相対アドレスを主記憶２中の絶対アドレス
に変換することができるとともに、マイクロプログラム
５のあるモジュールだけが存在しない装置の場合も、そ
のモジュールを指すテーブル９のＶビットを“Ｏｎとし
ておけば、そのモジュールも存在する装置に使用される
マイクロプログラム変更命令６がそのまま使え、装置の
機種ごとにマイクロプログラム変更命令６を準備する必
要がない。
以上説明したように本発明は、マイクロプログラム変更
命令に相対アドレスを含ませ、テーブルと第１．第２の
アドレス変換手段を設けることにより、マイクロプログ
ラムの変更操作が容易になり、同じ内容のマイクロプロ
グラムが装置の機種によって構成が異なっても、装置の
機種毎にマイクロプログラム変更命令群を準備する必要
がなく、効率の良いプログラム変更処理が実現できる効
果がある。
命令に相対アドレスを含ませ、テーブルと第１．第２の
アドレス変換手段を設けることにより、マイクロプログ
ラムの変更操作が容易になり、同じ内容のマイクロプロ
グラムが装置の機種によって構成が異なっても、装置の
機種毎にマイクロプログラム変更命令群を準備する必要
がなく、効率の良いプログラム変更処理が実現できる効
果がある。
第１図は本発明のデータ処理装置の一実施例を示すブロ
ック図である。 １・・・処理装置、 ２・・・主記憶、 ３・・・演算回路、 ４・・・制御記憶、 ５・・・マイクロプログラム、 ６・・・マイクロプログラム変更命令、７・・・アドレ
スレジスタ、 ８・・・データレジスタ、 ９・・・テーブル、 １０・・・加算器、 １１・・・アドレス変更回路。
ック図である。 １・・・処理装置、 ２・・・主記憶、 ３・・・演算回路、 ４・・・制御記憶、 ５・・・マイクロプログラム、 ６・・・マイクロプログラム変更命令、７・・・アドレ
スレジスタ、 ８・・・データレジスタ、 ９・・・テーブル、 １０・・・加算器、 １１・・・アドレス変更回路。
Claims (1)
- 【特許請求の範囲】 マイクロプログラムにより制御されるデータ処理装置に
おいて、 相対アドレスを有するマイクロプログラム変更命令と、 前記マイクロプログラムの相対アドレスを絶対アドレス
に変換する際の絶対アドレスのベース値、および該ベー
ス値でアドレス変換されたアドレスのマイクロプログラ
ムのデータ変更が有効か無効かを示すＶビットが格納さ
れるテーブルと、前記テーブルから読出された前記ベー
ス値により、前記マイクロプログラム変更命令の相対ア
ドレスを絶対アドレスに変換する第１のアドレス変換手
段と、 前記Ｖビットがデータ変更無効を示すとき、前記ベース
値および第１のアドレス変換手段によりアドレス変換さ
れたアドレスを、あらかじめ指定されたアドレスに変換
する第２のアドレス変換手段とを有することを特徴とす
るデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27974287A JPH01120628A (ja) | 1987-11-04 | 1987-11-04 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27974287A JPH01120628A (ja) | 1987-11-04 | 1987-11-04 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01120628A true JPH01120628A (ja) | 1989-05-12 |
Family
ID=17615263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27974287A Pending JPH01120628A (ja) | 1987-11-04 | 1987-11-04 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01120628A (ja) |
-
1987
- 1987-11-04 JP JP27974287A patent/JPH01120628A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5390306A (en) | Pipeline processing system and microprocessor using the system | |
| JPS5911921B2 (ja) | 数値制御装置 | |
| KR900015014A (ko) | 데이타 프로세서 | |
| JPH01120628A (ja) | データ処理装置 | |
| JP2826309B2 (ja) | 情報処理装置 | |
| JPS63111535A (ja) | デ−タ処理装置 | |
| JPS6225334A (ja) | 命令処理方式 | |
| JPS6219935A (ja) | マイクロプログラム変更方式 | |
| JPS62166430A (ja) | デ−タ処理システム | |
| JP3474347B2 (ja) | マイクロコンピュータの命令解読部 | |
| JPS6217837A (ja) | デ−タ処理システム | |
| JPS6327740B2 (ja) | ||
| JPS63271567A (ja) | 非対称密結合マルチプロセツサシステム | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPS61161545A (ja) | デ−タ処理システム | |
| JPH0241522A (ja) | 関数演算処理装置 | |
| JPH0281133A (ja) | アドレス生成機構 | |
| JPS62164155A (ja) | マルチプロセツサアドレス方式 | |
| JPS62109240U (ja) | ||
| JPS62203256A (ja) | 計算機システムの周辺装置 | |
| JPS63208146A (ja) | 入出力手順変換装置 | |
| JPH04142640A (ja) | アドレス変換装置 | |
| JPH0340075A (ja) | マイクロコンピュータ | |
| JPS6310254A (ja) | 情報処理装置 | |
| JPS6332587A (ja) | 表示制御装置 |