JPH03196644A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH03196644A JPH03196644A JP33960989A JP33960989A JPH03196644A JP H03196644 A JPH03196644 A JP H03196644A JP 33960989 A JP33960989 A JP 33960989A JP 33960989 A JP33960989 A JP 33960989A JP H03196644 A JPH03196644 A JP H03196644A
- Authority
- JP
- Japan
- Prior art keywords
- high frequency
- semiconductor substrate
- cavity
- parasitic capacitance
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 239000000919 ceramic Substances 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000001039 wet etching Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000005259 measurement Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特に化合物半導体から
なる半絶縁性半導体基板を用いた半導体集積回路に関す
る。
なる半絶縁性半導体基板を用いた半導体集積回路に関す
る。
従来技術による半導体集積回路について、第4図を参照
して説明する。
して説明する。
回路素子が形成されたGaAs、InPをはじめとする
化合物半導体からなる半絶縁性半導体基板1の表面に金
またはアルミニウムの良導体からなるボンディングパッ
ド2が形成され、さらに基板1がセラミックパッケージ
4のメタライズ層5にろう付け(マウント)されている
。
化合物半導体からなる半絶縁性半導体基板1の表面に金
またはアルミニウムの良導体からなるボンディングパッ
ド2が形成され、さらに基板1がセラミックパッケージ
4のメタライズ層5にろう付け(マウント)されている
。
メタライズ層5は接地電位になっていることが多い。
電源電位になっている場合も、高周波に対しては接地電
位と見做すことができる。
位と見做すことができる。
このような構造においては、例えば半絶縁性半導体基板
1の厚さを150μm、ボンディングパッド2の大きさ
を100μmとして、ボンディングパッド2とメタライ
ズ層5との間の寄生容量は30〜80fFになる。
1の厚さを150μm、ボンディングパッド2の大きさ
を100μmとして、ボンディングパッド2とメタライ
ズ層5との間の寄生容量は30〜80fFになる。
T E G (Te5t Element Group
)を用いて高周波特性を測定するとき、単体トランジス
タに設けられたボンディングパッドの寄生容量のために
測定誤差が大きくて、実用に耐える設計データが得られ
なかった。
)を用いて高周波特性を測定するとき、単体トランジス
タに設けられたボンディングパッドの寄生容量のために
測定誤差が大きくて、実用に耐える設計データが得られ
なかった。
また高周波高出力トランジスタにおいては、入出力イン
ピーダンスを低減する目的で、多数のボンディングワイ
ヤを結線するため複数の大面積ボンディングパッドが採
用されることが多い、そのため寄生容量が高周波特性を
劣化させている。
ピーダンスを低減する目的で、多数のボンディングワイ
ヤを結線するため複数の大面積ボンディングパッドが採
用されることが多い、そのため寄生容量が高周波特性を
劣化させている。
本発明の半導体集積回路は半絶縁性半導体基板に形成さ
れた半導体集積回路において、ボンディングパッドまた
はプロービング用パッド直下に空洞を設けたものである
。
れた半導体集積回路において、ボンディングパッドまた
はプロービング用パッド直下に空洞を設けたものである
。
本発明の第1の実施例について、製造工程を示す第2図
(a)〜(c)と完成図である第1図とを参照して説明
する。
(a)〜(c)と完成図である第1図とを参照して説明
する。
はじめに第2図(a)に示すように、回路素子が形成さ
れた半絶縁性半導体基板1の厚さが150μmに達する
まで裏面を研磨する。
れた半絶縁性半導体基板1の厚さが150μmに達する
まで裏面を研磨する。
つぎに第2図(b)に示すように、厚さ2〜5μmのフ
ォトレジストア、8を形成する。
ォトレジストア、8を形成する。
つぎに第2図(c)に示すように、硫酸二過酸化水素:
水=1〜4:1:1を用いた等方性ウェットエツチング
により、空洞3を形成する。
水=1〜4:1:1を用いた等方性ウェットエツチング
により、空洞3を形成する。
フォトレジストア、8を除去して完成したチップを第1
図に示すように、金−錫合金半田を用いてセラミックパ
ッケージ1のメタライズ層5にマウントする。
図に示すように、金−錫合金半田を用いてセラミックパ
ッケージ1のメタライズ層5にマウントする。
つぎに本発明の第2の実施例について、第3図を参照し
て説明する。
て説明する。
ここでは空洞3の内面に窒化シリコン(SiNX)膜6
を堆積することにより、マウント用の金−錫合金半田が
這い上がって寄生容量が増加するという危惧を解消する
ことができな。
を堆積することにより、マウント用の金−錫合金半田が
這い上がって寄生容量が増加するという危惧を解消する
ことができな。
なお本発明において、ボンディングパッド2を覆うよう
に空洞3の方が大きいほうが寄生容量が低減されるが、
小さくても数十%の効果を見込むことができる。
に空洞3の方が大きいほうが寄生容量が低減されるが、
小さくても数十%の効果を見込むことができる。
空洞3の深さは、ワイヤボンディング時の強度を確保す
るため、基板1の厚さの1/3〜1/2とするのが良い
。
るため、基板1の厚さの1/3〜1/2とするのが良い
。
また空洞を等方性のウェットエツチングによる替りに、
RIE法による異方性ドライエツチングなどによって形
成することも可能である。
RIE法による異方性ドライエツチングなどによって形
成することも可能である。
GaAs、InPなどの半絶縁性半導体基板の裏面に比
誘電率が10分の1になる空洞を設けることにより、パ
ッケージにマウントしたときのボンディングあるいはプ
ロービング用パッドの寄生容量を数分の1まで低減する
ことができた。
誘電率が10分の1になる空洞を設けることにより、パ
ッケージにマウントしたときのボンディングあるいはプ
ロービング用パッドの寄生容量を数分の1まで低減する
ことができた。
TEGによる高周波測定における測定精度が向上し、ま
た高周波高出力トランジスタにおける寄生容量による高
周波特性の劣化を解消することができな。
た高周波高出力トランジスタにおける寄生容量による高
周波特性の劣化を解消することができな。
さらにボンディングパッドを極限まで縮小して寄生容量
を低減するという無理をする必要がなくなった。
を低減するという無理をする必要がなくなった。
工程順に示す断面図、第3図は本発明の第2の実施例を
示す断面図、第4図は従来技術を示す断面図である。
示す断面図、第4図は従来技術を示す断面図である。
1・・・半絶縁性半導体基板、2・・・ボンディングパ
ッド、3・・・空洞、4・・・セラミックパッケージ、
5・・・メタライズ層、6・・・窒化シリコン(SiN
x)膜、7.8・・・フォトレジスト。
ッド、3・・・空洞、4・・・セラミックパッケージ、
5・・・メタライズ層、6・・・窒化シリコン(SiN
x)膜、7.8・・・フォトレジスト。
Claims (1)
- 半絶縁性半導体基板に形成された半導体集積回路におい
て、ボンディングパッドまたはプロービング用パッド直
下に前記半導体基板裏面を加工して形成した空洞を有す
ることを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33960989A JPH03196644A (ja) | 1989-12-26 | 1989-12-26 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33960989A JPH03196644A (ja) | 1989-12-26 | 1989-12-26 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03196644A true JPH03196644A (ja) | 1991-08-28 |
Family
ID=18329107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33960989A Pending JPH03196644A (ja) | 1989-12-26 | 1989-12-26 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03196644A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6812508B2 (en) | 2000-11-28 | 2004-11-02 | Sharp Kabushiki Kaisha | Semiconductor substrate and method for fabricating the same |
-
1989
- 1989-12-26 JP JP33960989A patent/JPH03196644A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6812508B2 (en) | 2000-11-28 | 2004-11-02 | Sharp Kabushiki Kaisha | Semiconductor substrate and method for fabricating the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100916376B1 (ko) | 3차원 장치 집적 방법 및 집적 장치 | |
JP3141692B2 (ja) | ミリ波用検波器 | |
KR102664372B1 (ko) | 큐비트용 파라메트릭 증폭기 | |
US6940157B2 (en) | High frequency semiconductor module, high frequency semiconductor device and manufacturing method for the same | |
JP3674780B2 (ja) | 高周波半導体装置 | |
US4644093A (en) | Circuit board | |
JPH03196644A (ja) | 半導体集積回路 | |
US7825440B1 (en) | Suspended-membrane/suspended-substrate monolithic microwave integrated circuit modules | |
JP2000349088A (ja) | 半導体装置及びその製造方法 | |
JP2001332685A (ja) | 半導体装置の製造方法 | |
JP3441974B2 (ja) | 半導体装置の構造及び製造方法 | |
WO2024084621A1 (ja) | 半導体装置 | |
JP3102006B2 (ja) | 高周波高出力トランジスタ | |
JPH04296103A (ja) | 高周波半導体混成集積回路装置 | |
JP3128820B2 (ja) | 半導体装置の製造方法 | |
JPH01228154A (ja) | 半導体装置 | |
JP2858643B2 (ja) | 高出力半導体装置 | |
JP2848488B2 (ja) | 半導体装置とその製造方法 | |
JPS63169036A (ja) | 半導体装置 | |
JPS6238881B2 (ja) | ||
JPS61292332A (ja) | 半導体チツプキヤリア | |
KR970007841B1 (ko) | 요철형 칩 패드 구조 | |
JPH1093111A (ja) | 高周波半導体装置 | |
JPH06349986A (ja) | 半導体装置 | |
JP2000031499A (ja) | 高周波半導体装置の製造方法 |