JPH03194481A - 集積回路の故障検出方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、集積回路の故障を検出する方法に関し、特に
、集積回路の設計段階において、内部回路の故障検出を
容易に行えるように改善するものである。

〈従来の技術〉 例えば、第４図に示すような構成の集積回路を想定する
。

二の図の集積回路は、８ビツト×４ワード容量のレジス
タ・ファイル１を有し、リード・デコーダ２からのデコ
ード信号ＲＤ［Ｏ］、　　ＲＤ［月、　　ＲＤ［２］。

ＲＤ［３］またはライト・デコーダ３からのデコード信
号ＷＲ［Ｏ］、　　イＲ［月、　　ＷＲ［２］、誓Ｒ［
３］により、８ビツト・データを入出力するものである
。

即ち、集積回路のピン端子として、リード・アドレスＲ
ＤＡＤＤＲ［Ｏ］、　ＲＤＡＤＤＲ［月、ライト・アド
レスＷＲＡＤＤＲ［Ｏ］、　ＷＲＡＤＤＲ（月、データ
入力Ｉｎ［７：Ｏ］（８ビツト）、データ出力Ｏｕｔ［
７：０］　（８ビツト）を備える例である 更に詳しくは、レジスタ・ファイル１は、第５図に示す
ように、リード・デコード信号ＲＤ［０］。

ＲＤ１１］、　　ＲＤ［２］、　ＲＤ［３］　、ライト
・デコード信号ＷＲ［Ｏ］、　　ＷＲ［月、讐Ｒ［２］
、　ＷＲ［３］より、イネーブル、ディスエーブルとさ
れる８ビツト・レジスタＲＯ，Ｒ１，Ｒ２，Ｒ３から構
成される装また、第６図に示すように、リード・デコー
ダ２は、アンド回路、反転回路の組み合わせで構成され
、リード・アドレスＲ１）ＡＤＤＲ［Ｏ］、　ｌ？１）
ＡＯＤＲ［１］の“１″、“０″状態を入力してリード
・デコード信号ＲＤ［Ｏ］、　　ＲＤ［１］、　　ＲＤ
［２］、　ＲＤ、［３］のいずれか１つの信号がイネー
ブルとなるように論理構成される。

ライト・デコーダ３についても、はぼ、第６図のリード
・デコーダ２と同様の構成である。

このような集Ｍ回路にあっては、内部回路の故障を次の
ような方式により、検出することが想定される。

ます、Ａ入力、Ｂ入力、Ｙ出力を備えるアンド回路ｇ１
に着目する。

このアンド回Ｆ＃Ｉｇ１について、単一縮退故障を考え
た場合、故障は次の６通り定義される。

即ち、入力Ａが’　Ｈ”にクランプされた場合（Ｓｔａ
ｃｋ　ａｔ　１、以下Ａ／１と略記する）、入力Ａが“
Ｌ”にクランプされた場合（Ｓｔａｃｋ　ａｔ　Ｏ１以
下Ａ１０と略記する）、以下同様にして、Ｂ／１、Ｂ１
０、Ｙ／１、Ｙｌｏの計６通りである。

一方、これら６通りの故障を検出するためには、３通り
のテスト・パターン・データ（Ａ、Ｂ）＝（１，１）、
（１，Ｏ）、（０，１）をアンド回路ｇ１に入力するこ
とが必要である。

このような故障検出動作を第７図の表を用いて説明する
。尚、この表では、○印で囲む部分が故障検出可能であ
ることを表わしている。

即ち、故障を検出するためには、無故障時の出力Ｙ　（
ＲＤ［３）　）と、故障時の出力Ｙ　（ＲＤ［３］　）
とが不一致となるような（Ａ、Ｂ）を入力する必要があ
り、例えば表中木の部分は、入力（Ａ、Ｂ）（１，１）
を与えることにより、Ａ１０を検出することができる。

尚、この例では、テスト・パターン・データ（Ａ、Ｂ）
＝（１，１）、（１，Ｏ）、（０，１）に対して、出力
Ｙは“１”、’″ｏ”、”ｏ”が正常であるが、（Ａ、
Ｂ）＝　（１，１）の出力Ｙが“０”となった場合は、
Ａ１０、Ｂ１０、Ｙｌｏのいずれかであることが判明す
る。

また一方、第７図の表中ＩＩ＊で示す部分は、入力（Ａ
、Ｂ）＝（０，１）を与えることにより、Ａｌ１を特定
して検出できることを表わしているか、Ａｌ１が発生し
た場合は、実際にはデコード信号ＲＤ［３］及びＲＤ［
２］が“Ｈ゛（アクティブ）となり、レジスタ・ファイ
ル１内の２個のレジスタＲ３，Ｒ２が同時にアクティブ
となるため、レジスタ・ファイル１の出力は不定となる
。結局、この集積回路外部にはＡ／１故障は伝達されず
、Ａ／１検出不能である。

同様の理由でＢ／１、Ｙ／１も検出不能である。

以上の結果、アンド回路ｇ１について、Ｂ／１、Ｂ１０
、Ｙ／１、Ｙｌｏの６通りの故障のうち、Ａ１０．Ｂ１
０．Ｙｌｏの３通りを検出することができ、その故障検
出率は、３／６＝５０％である。

尚、このリード・デコーダ２内の他のアンド回路、また
この集積回路内のライト・デコーダ３についても、上記
と同様の故障検出の議論が成立する。

〈発明が解決しようとする課題〉 以上のように、従来の集積回路の故障検出方法によれば
、（Ａ、Ｂ）のテスト入カバターンをいくら増やしても
５０％以上上がらず、リード・デコーダ２全体の故障検
出率を十分に上げることはできない。

更に、上述の議論は、リード・デコーダ２の４本の信号
線ＲＤ［Ｏ］、　ＲＤ［月、　ＲＤ［２］　、　ＲＤ［
３］が全て独立に外部から観測可能であることを前提と
しているため、実際に故障検出可能な集積回路を設計す
るには、故障検出用の４本の端子を新たに付加しなけれ
ばならず、回路の大型化、複雑化をまねくという問題が
あった。

本発明は、以上のような問題を解決することを課題とし
、最少限の回路及び端子を付加するのみでしかも故障検
出率を向上させることを目的とする。

く課題を解決するための手段〉 以上の課題を解決した本発明は、少なくとも外部からの
アドレス信号をデコードするデコード機能と、このデコ
ード機能のデコード信号によりデータ情報を入出力する
レジスタ機能とを有する集積回路に、前記デコード信号
を入力して縦続的に排他的論理和を演算しその演算結果
を故障検出信号とするパリテイ・ジェネレータを設け、
外部から決まったテスト・パターン・データを与え、前
記パリティ・ジェレータの故障検出信号の内容により前
記集積回路の故障を検出する集積回路の故障検出方法で
ある。

く作用〉 本発明の集積回路の故障検出方法は、デコード機能のデ
コード信号を入力するパリテイ・ジェネレータを設け、
テスト・パターン・データを入力した際に発生するデコ
ード信号の排他的論理和を演算し、その演算出力により
、集積回路自身の故障を検出する。

〈実施例〉 第１図は本発明の方法を実施するための回路ブロック図
であり、集積回路内部にパリテイ・ジェネレータ４を設
けた構成である。

このパリテイ・ジェネレータ４は、リード・デコーダ２
からのデコード信号ＲＤ［３：Ｏ］　（ＲＤ［Ｏ］　。

ＲＤ［１］、　ＲＤ［２］　、　ＲＤ［３］　）を入力
し、故障検出信号’ｒｅｓｔを出力するものである。

その詳しい構成は第２図に示すように、排他的論理和回
路ｅｌ、　ｅ２．　ｅ３を縦続的に接続するものであり
、信号ＲＤ［Ｏ］と８吋月とを回路ｅ１に入力し、回路
ｅ１の出力と信号ＲＤ［２］　とを回路ｅ２に入力し、
回路ｅ２の出力と信号ＲＤ［３］とを回路ｅ３に入力し
、回路ｅ３の出力を故障検出信号Ｔｅ５ｔとするもので
ある。

このようなパリテイ・ジェネレータ４は、集積回路の設
計段階で故障を検出すべき必要箇所に付加するものであ
る。

さて、このようなパリテイ・ジェネレータ４を有する集
積回路にテスト・パターン・データを入力すると、第３
図の表のような結果を得る。

即ち、リード・アドレス信号（ＲＤＡＤＤＲ［月。

ＲＤＡＤＤＲ［Ｏ］　）にテスト・パターン・データと
して（Ａ、Ｂ）＝（１，１）、（１，Ｏ）、（０，１）
を入力すると、無故障時は、デコード信号ＲＤ［Ｏ］　
。

ＲＤ［月、　ＲＤ［２］　、　ＲＤ［３］のいずれか１
本がアクティブであり、故障検出信号Ｔｅ５ｔは１”、
“１′。

“１″となる。

一方、リード・デコーダ２内のいずれかのアンド回路に
故障が発生した場合、即ち、デコード信号ＲＤ［Ｏ］　
、　　ＲＤ［月、　ＲＤ［２］　、　ＲＤ［３］が全て
“０“または２個のデコード信号かアクティブとなった
場合は故障検出信号Ｔｅ５ｔが°″０′°となり、故障
発生を検出することができる。

この時、テスト・パターン・データ（Ａ、Ｂ）（１，１
）、（１，Ｏ）、（０，１）を入力した場合に、故障状
況（Ａ１０．Ａ／１．Ｂ１０゜Ｂ／１　、Ｙｌｏ、Ｙ／
１　）に対応して出力されるデコード信号ＲＤ［Ｏ］　
、　　ＲＤ［１］、　ＲＤ［２］　、　ＲＤ［３］のパ
ターンは予め分かつており、更に、これに対応する故障
検出方法丁ｅｓｔの出カバターンも分かつているので、
テスト・パターン・データの内容と信号Ｔｅ５ｔの出力
状況とを比較することにより、故障検出とともにその内
容を正確に把握できる。

即ち、テスト・パターン・データ（Ａ、Ｂ）＝（１，１
＞、（１，Ｏ）、（０，１）に対応して、Ａ１０．Ｂ１
０．ｙｌｏの時は故障検出信号Ｔｅ５ｔは（”Ｏ”、　
　“１”、°゛１”）、Ａ／１の時は故障検出信号Ｔｅ
５ｔは（“１”、“１”、“０”）、Ｂ／１の時は故障
検出信号Ｔｅ５ｔは（“１″、“０”“１”）、Ｙ／１
の時は故障検出信号Ｔｅ５ｔは（“ｌ”、“０”、“０
”）である。

このようにして、Ａ１０．Ｂ１０．Ｙｌｏの他に、従来
検出できなかったＡ／１．Ｂ／１．Ｙ／１を検出するこ
とができ、故障検出率を５０％から１００％に向上させ
ることができる。

また、以上はリード・デコーダ２にパリテイ・ジェネレ
ータ４を付加した例を説明したが、ライト・デコーダ３
に同様のパリテイ・ジェネレータを付加するようにして
も、同様の効果を得ることができる。

〈発明の効果〉 以上述べたように、本発明の集積回路の故障検出方法に
よれば、デコード機能からの信号を入力し、予め分かっ
ている故障状況に対応する出カバターンを１本の故障検
出信号として出力するようにしなので、最少限の付加回
路と外部端子のみにより、集積回路の内部故障検出率を
向上することができる。

【図面の簡単な説明】

第１図は本発明の集積回路の故障検出方法を実現するた
めの回路ブロック図、第２図はパリテイ・ジェネレータ
の内部構成図、第３図は本発明方法にかかる集積回路の
入出力の関係を表わす表、第４図は従来の一般的な集積
回路を表わす図、第５図は第４図に示した回路における
レジスタ・ファイルの構成図、第６図は第４図に示した
回路におけるリード・デコーダの構成図、第７図は従来
の集積回路の故障検出にかかる入出力の関係を表わす表
である。 ■・・・レジスタ・ファイル、２・・・リード・デコー
ダ、３・・・ライト・デコーダ、 ４・・・パリテイ・ジェネレータ、Ｑｌ・・・アンド回
路、ＲＯ，Ｒ１，Ｒ２，Ｒ３・・・８ビツト・レジスタ
、ｅｌ。 ｅ２゜ ｅ３・・・排他的論理和回路。 第 図 第２図 第３図 第４図 第５図 第６図 １

Claims (1)

【特許請求の範囲】
1. （１）少なくとも外部からのアドレス信号をデコードす
   るデコード機能と、このデコード機能のデコード信号に
   よりデータ情報を入出力するレジスタ機能とを有する集
   積回路に、前記デコード信号を入力して縦続的に排他的
   論理和を演算しその演算結果を故障検出信号とするパリ
   テイ・ジェネレータを設け、外部から決まったテスト・
   パターン・データを与え、前記パリテイ・ジェレータの
   故障検出信号の内容により前記集積回路の故障を検出す
   る集積回路の故障検出方法。