JPH0319269A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0319269A JPH0319269A JP1155212A JP15521289A JPH0319269A JP H0319269 A JPH0319269 A JP H0319269A JP 1155212 A JP1155212 A JP 1155212A JP 15521289 A JP15521289 A JP 15521289A JP H0319269 A JPH0319269 A JP H0319269A
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- insulating film
- metal silicide
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000003990 capacitor Substances 0.000 claims abstract description 68
- 230000003647 oxidation Effects 0.000 claims abstract description 49
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 49
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 35
- 238000003860 storage Methods 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- 238000010030 laminating Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 42
- 238000000059 patterning Methods 0.000 claims description 13
- 238000007493 shaping process Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 22
- 239000010410 layer Substances 0.000 description 38
- 229910052581 Si3N4 Inorganic materials 0.000 description 27
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 27
- 230000015654 memory Effects 0.000 description 16
- 230000008569 process Effects 0.000 description 16
- 238000005530 etching Methods 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 230000005684 electric field Effects 0.000 description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910000077 silane Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- LZZYPRNAOMGNLH-UHFFFAOYSA-M Cetrimonium bromide Chemical compound [Br-].CCCCCCCCCCCCCCCC[N+](C)(C)C LZZYPRNAOMGNLH-UHFFFAOYSA-M 0.000 description 1
- 101100130497 Drosophila melanogaster Mical gene Proteins 0.000 description 1
- 244000228957 Ferula foetida Species 0.000 description 1
- 101100345589 Mus musculus Mical1 gene Proteins 0.000 description 1
- 241000486992 Parapolystichum glabellum Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 235000014121 butter Nutrition 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
スタック型半導体記憶装置において、メモリセルのキャ
パシタ膜にかかる応力集中及び電界集中を緩和し、キャ
パシタ膜の絶縁破壊を未然に防止するための半導体装置
の製造方法の改良に関し、簡便かつ容易な方法で電極端
部周縁をなだらかな形状にすることによって、応力集中
及び電解集中によるキャパシタ膜の絶縁破壊を防止して
微細で信頼性の高いスタック型メモリを備えた半導体装
置の製造方法を提供することを目的とし、下地となる基
板(1)上に形成した絶縁膜(2)上に、耐酸化膜(3
)を形或する工程と、 該酸化膜(3)上に延在するキャパシタの蓄積電極(5
1〉とすべきシリコン(4)と金属シリサイド(5)と
を順次積層してなる積層膜を形或する工程と、該積層膜
を選択的に除去してパターニングした後、酸化性雰囲気
中で熱処理して前記、積層膜の端部をなだらかな形状に
する工程と、 前記熱処理工程中に金属シリサイド(5)表面上に形成
された酸化膜(102)を除去して金属シリサイド(5
)を表出させる工程と、 前記の表出した金属シリサイド(5)表面を覆うように
キャパシタ絶縁膜となる絶縁膜(103)を形成する工
程と、 上記絶縁膜(103)上にキャパシタの対向電極とすべ
き導電膜(104)を形或する工程とを含むよう構威す
る. 〔産業上の利用分野〕 本発明は、スタック型半導体記憶装置において、メモリ
セルのキャパシタ膜にかかる応力集中及び電界集中を緩
和し、キャパシタ膜の絶縁破壊を未然に防止するための
半導体装置の製造方法の改良に関する。
パシタ膜にかかる応力集中及び電界集中を緩和し、キャ
パシタ膜の絶縁破壊を未然に防止するための半導体装置
の製造方法の改良に関し、簡便かつ容易な方法で電極端
部周縁をなだらかな形状にすることによって、応力集中
及び電解集中によるキャパシタ膜の絶縁破壊を防止して
微細で信頼性の高いスタック型メモリを備えた半導体装
置の製造方法を提供することを目的とし、下地となる基
板(1)上に形成した絶縁膜(2)上に、耐酸化膜(3
)を形或する工程と、 該酸化膜(3)上に延在するキャパシタの蓄積電極(5
1〉とすべきシリコン(4)と金属シリサイド(5)と
を順次積層してなる積層膜を形或する工程と、該積層膜
を選択的に除去してパターニングした後、酸化性雰囲気
中で熱処理して前記、積層膜の端部をなだらかな形状に
する工程と、 前記熱処理工程中に金属シリサイド(5)表面上に形成
された酸化膜(102)を除去して金属シリサイド(5
)を表出させる工程と、 前記の表出した金属シリサイド(5)表面を覆うように
キャパシタ絶縁膜となる絶縁膜(103)を形成する工
程と、 上記絶縁膜(103)上にキャパシタの対向電極とすべ
き導電膜(104)を形或する工程とを含むよう構威す
る. 〔産業上の利用分野〕 本発明は、スタック型半導体記憶装置において、メモリ
セルのキャパシタ膜にかかる応力集中及び電界集中を緩
和し、キャパシタ膜の絶縁破壊を未然に防止するための
半導体装置の製造方法の改良に関する。
近年の半導体記憶装置の高集積化の要求に伴い、半導体
記憶装置のメモリ・セルは微細化されつつある.通常、
ダイナξツク・ランダム・アクセス・メモリ(DRAM
)のメモリ・セルは、電荷蓄積キ中パシタ部分.電荷の
出入りを制御するトランジスタからなるトランスファ・
ゲート部分.配線との接続部分から構成されている。前
記、微細化を達威する為には、電荷蓄積キャパシタ部分
の面積も縮小せざるを得ない。
記憶装置のメモリ・セルは微細化されつつある.通常、
ダイナξツク・ランダム・アクセス・メモリ(DRAM
)のメモリ・セルは、電荷蓄積キ中パシタ部分.電荷の
出入りを制御するトランジスタからなるトランスファ・
ゲート部分.配線との接続部分から構成されている。前
記、微細化を達威する為には、電荷蓄積キャパシタ部分
の面積も縮小せざるを得ない。
しかしながら、半導体メモリが正常に動作するのに必要
な電荷を蓄積できるだけの容量は確保されなければなら
ない。このような相反する2つの要請を同時に解決する
ため、電荷蓄積キャパシタ部分の面積の拡大化とキャパ
シタ・セルの微細化を同時に達威できるような半導体記
憶装置が求められている.この要請に応えるため、現在
では、大きく分けてスタック型半導体記憶装置とトレン
チ型半導体記憶装置の2つが考えられている。このうち
スタック型は、トランスファ・ゲートのトランジスタの
上にその電極の一部を積み重ねるので電荷蓄積容量を大
きくすることができ、しかもトレンチ型と比較して製造
が容易であるという利点がある.従って現在では、この
微細なスタック型メモリセルを有する半導体記憶装置の
開発が積極的に進められている. 〔従来の技術〕 第5図は、従来のスタック型半導体記憶装置の一例を示
す要部切断側面図である。この製造工程を図式化して説
明する. 第4図(a)〜(i)は、従来のセル・キャパシタの製
作工程要所を示す概略的な要部切断側面図である。
な電荷を蓄積できるだけの容量は確保されなければなら
ない。このような相反する2つの要請を同時に解決する
ため、電荷蓄積キャパシタ部分の面積の拡大化とキャパ
シタ・セルの微細化を同時に達威できるような半導体記
憶装置が求められている.この要請に応えるため、現在
では、大きく分けてスタック型半導体記憶装置とトレン
チ型半導体記憶装置の2つが考えられている。このうち
スタック型は、トランスファ・ゲートのトランジスタの
上にその電極の一部を積み重ねるので電荷蓄積容量を大
きくすることができ、しかもトレンチ型と比較して製造
が容易であるという利点がある.従って現在では、この
微細なスタック型メモリセルを有する半導体記憶装置の
開発が積極的に進められている. 〔従来の技術〕 第5図は、従来のスタック型半導体記憶装置の一例を示
す要部切断側面図である。この製造工程を図式化して説
明する. 第4図(a)〜(i)は、従来のセル・キャパシタの製
作工程要所を示す概略的な要部切断側面図である。
第4図(Qは、第5図における眉間絶縁層2を形成する
工程まで完了した状態を示している.実際はシリコン(
St)基板lと層間絶縁層2を形成する工程を完了する
までには、第5図に示すフィールド絶縁膜202及び3
1. 32. 33からなるトランジスタを形成する工
程が入る.ここでは化学気相威長(Che+mical
Vapor Diposition: CVD)法を
適用することに依り、St基板1上に二酸化シリコン(
SiOz)からなる厚さ例えば5000〜7000人の
眉間絶縁層2を形成した後の工程からセル・キャパシタ
端部に重点を置いて説明する. 第4図(ロ)参照 通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセスを適用することにより、前記、眉間絶縁層2のパ
ターニングを行って、St基板1に於ける活性領域を表
出させる。
工程まで完了した状態を示している.実際はシリコン(
St)基板lと層間絶縁層2を形成する工程を完了する
までには、第5図に示すフィールド絶縁膜202及び3
1. 32. 33からなるトランジスタを形成する工
程が入る.ここでは化学気相威長(Che+mical
Vapor Diposition: CVD)法を
適用することに依り、St基板1上に二酸化シリコン(
SiOz)からなる厚さ例えば5000〜7000人の
眉間絶縁層2を形成した後の工程からセル・キャパシタ
端部に重点を置いて説明する. 第4図(ロ)参照 通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセスを適用することにより、前記、眉間絶縁層2のパ
ターニングを行って、St基板1に於ける活性領域を表
出させる。
第4図(C)参照
例えばシラン(SiHa)を反応ガスとするCVD法を
適用することに依り、蓄積電極になる多結晶St膜4を
厚さ例えば3000〜4000人に形或する。
適用することに依り、蓄積電極になる多結晶St膜4を
厚さ例えば3000〜4000人に形或する。
第4図(d)参照
前記、多結晶Si層4を低抵抗化する為、イオン注入法
を適用することに依り、例えばヒ素(^S)やリン(P
)等の不純物を打ち込む。ドーズ量及び加速電圧等の条
件は、所望のシート抵抗及び多結晶Si層4の膜厚を考
慮に入れ、適宜、設定する。
を適用することに依り、例えばヒ素(^S)やリン(P
)等の不純物を打ち込む。ドーズ量及び加速電圧等の条
件は、所望のシート抵抗及び多結晶Si層4の膜厚を考
慮に入れ、適宜、設定する。
第4図(e)参照
通常のフォト・リソグラフィ技術に於けるレジストプロ
セス及びエッチング・ガスをCCIlaとする反応性イ
オン・エッチング(Reactive Ion Etc
hing: RIE)法を適用することにより、前記多
結晶SiN4のパターニングを行い、蓄積電極パターン
を形成する。これによって電極端面にAのような急俊な
段差部及び鋭利なエッジ部が出現する.眉間絶縁層2の
表面と蓄積電極4の端面とはほぼ垂直をなし、蓄積電極
4の端面とパターニングした周辺の蓄積電極上面とはほ
ぼ垂直をなす.第4図(f)参照 例えばアンモニア(NH3)とシラン(SiH4)を反
応ガスとするCVD法を適用することに依り、窒化シリ
コン(SiN)からなる膜厚均一のキャパシタ絶縁膜1
03を、厚さ例えば100人程度に形或する.第4図(
8)参照 同じく例えばシランを反応ガスとするCVD法を適用す
ることにより、対向電極とすべき厚さ例えば4000λ
程度の多結晶Silll04を形成する。
セス及びエッチング・ガスをCCIlaとする反応性イ
オン・エッチング(Reactive Ion Etc
hing: RIE)法を適用することにより、前記多
結晶SiN4のパターニングを行い、蓄積電極パターン
を形成する。これによって電極端面にAのような急俊な
段差部及び鋭利なエッジ部が出現する.眉間絶縁層2の
表面と蓄積電極4の端面とはほぼ垂直をなし、蓄積電極
4の端面とパターニングした周辺の蓄積電極上面とはほ
ぼ垂直をなす.第4図(f)参照 例えばアンモニア(NH3)とシラン(SiH4)を反
応ガスとするCVD法を適用することに依り、窒化シリ
コン(SiN)からなる膜厚均一のキャパシタ絶縁膜1
03を、厚さ例えば100人程度に形或する.第4図(
8)参照 同じく例えばシランを反応ガスとするCVD法を適用す
ることにより、対向電極とすべき厚さ例えば4000λ
程度の多結晶Silll04を形成する。
第4図(ロ)参照
対向電極とすべき多結晶SiJil04を低抵抗化する
為、イオン注入法を適用することに依り、例えばヒ素(
As)やリン(P)等の不純物を打ち込む.ドーズ量及
び加速電圧等の条件は、所望のシート抵抗及び多結晶S
i層の厚さを考慮に入れ適宜設定する. 第4図(i)参照 通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセス及びエッチングガスを四塩化炭素(C(:f4)
とするRIE法を適用することに依り、対向電極104
のパターニングを行う。これらの工程を経て、従来例に
よるセル・キャパシタが完戒する。そして、あとはSi
ft膜302を形成すれば、第5図に示す如き従来一実
施例のスタック型メモリ・セルになる。
為、イオン注入法を適用することに依り、例えばヒ素(
As)やリン(P)等の不純物を打ち込む.ドーズ量及
び加速電圧等の条件は、所望のシート抵抗及び多結晶S
i層の厚さを考慮に入れ適宜設定する. 第4図(i)参照 通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセス及びエッチングガスを四塩化炭素(C(:f4)
とするRIE法を適用することに依り、対向電極104
のパターニングを行う。これらの工程を経て、従来例に
よるセル・キャパシタが完戒する。そして、あとはSi
ft膜302を形成すれば、第5図に示す如き従来一実
施例のスタック型メモリ・セルになる。
しかし、この従来のスタック型は、蓄積電極4のバター
ニングの際生ずる急俊な段差部及び鋭利なエッジ部(第
4図(e)のA部)を残したままその上に直接キャパシ
タ膜103を形成する為、キャパシタ膜のA部(第4図
(i)参照)で応力集中(キャパシタ膜角部において、
その一方の面で圧縮応力がかかり、反対面で引張応力が
かかる)により機械的強度の低下をおこしやすくなり、
また電界印加時に電界集中が生じる為、キャパシタ絶縁
膜を薄くすると絶縁破壊を起こしやすくなることが知ら
れている。このことを、従来の一例(第5図)をもとに
具体的に説明すると次のようになる.第5図に示すよう
に、キャパシタ膜に窒化シリコン膜を用いた場合、キャ
パシタ膜103の段差部及びエッジ部(A,A’部)以
外の絶縁耐圧は6〜9MV/CIであるにもかかわらず
、A,A’部の絶縁耐圧が3MV/el1以下であるた
め、キャパシタ膜全体としての絶縁耐圧は3MV/CI
1以下となり、問題部分の絶縁耐圧がキャパシタ膜全体
の絶縁耐圧を決めていた。つまり、電界印加時に3MV
/ell以下でA,A”部が絶縁破壊を起こすので、結
局、キャパシタ膜は絶縁膜としての機能をはたせなくな
る。従って、素子の微細化に伴って、電荷蓄積キャパシ
タ膜の薄膜化が追求されているにもかかわらず、従来の
製造方法を維持したままキャパシタ膜の薄膜化を追求す
ると、A,A’llでの絶縁破壊をよりいっそう誘発し
、メモリの歩どまり及び信頼性を低下させる。つまり、
従来技術では、キャヤパシタ膜の薄膜化には限界がある
。このため、素子微細化が実質的には制限され、スタッ
ク型のセルをもつメモリにおいては、その高集積化、大
容量化を阻害していた。これを克服するため、キャパシ
タ膜の薄膜化を追求できて、かつ段差部及びエッジ部(
第5図A,A’部)での絶縁破壊を防止できるような方
法が求められている。その方法は次の通りである。
ニングの際生ずる急俊な段差部及び鋭利なエッジ部(第
4図(e)のA部)を残したままその上に直接キャパシ
タ膜103を形成する為、キャパシタ膜のA部(第4図
(i)参照)で応力集中(キャパシタ膜角部において、
その一方の面で圧縮応力がかかり、反対面で引張応力が
かかる)により機械的強度の低下をおこしやすくなり、
また電界印加時に電界集中が生じる為、キャパシタ絶縁
膜を薄くすると絶縁破壊を起こしやすくなることが知ら
れている。このことを、従来の一例(第5図)をもとに
具体的に説明すると次のようになる.第5図に示すよう
に、キャパシタ膜に窒化シリコン膜を用いた場合、キャ
パシタ膜103の段差部及びエッジ部(A,A’部)以
外の絶縁耐圧は6〜9MV/CIであるにもかかわらず
、A,A’部の絶縁耐圧が3MV/el1以下であるた
め、キャパシタ膜全体としての絶縁耐圧は3MV/CI
1以下となり、問題部分の絶縁耐圧がキャパシタ膜全体
の絶縁耐圧を決めていた。つまり、電界印加時に3MV
/ell以下でA,A”部が絶縁破壊を起こすので、結
局、キャパシタ膜は絶縁膜としての機能をはたせなくな
る。従って、素子の微細化に伴って、電荷蓄積キャパシ
タ膜の薄膜化が追求されているにもかかわらず、従来の
製造方法を維持したままキャパシタ膜の薄膜化を追求す
ると、A,A’llでの絶縁破壊をよりいっそう誘発し
、メモリの歩どまり及び信頼性を低下させる。つまり、
従来技術では、キャヤパシタ膜の薄膜化には限界がある
。このため、素子微細化が実質的には制限され、スタッ
ク型のセルをもつメモリにおいては、その高集積化、大
容量化を阻害していた。これを克服するため、キャパシ
タ膜の薄膜化を追求できて、かつ段差部及びエッジ部(
第5図A,A’部)での絶縁破壊を防止できるような方
法が求められている。その方法は次の通りである。
■ キャパシタ膜の膜質を向上させる、しかし、これは
材料上、自ずと限界がある。
材料上、自ずと限界がある。
■ 絶縁破壊を起こしやすいA,A”部のみキャパシタ
膜の膜厚を厚くする。(特開昭63−244661号公
報参照) しかし、この方法は、前記説明した従来法によるセル・
キャパシタ作製中に、精密さを要求される数工程を途中
にはさむ必要があり、工程が複雑である難点がある。従
って、簡便かつ容易な方法でA,A′部の絶縁破壊を防
止する方法を開発する必要がある。
膜の膜厚を厚くする。(特開昭63−244661号公
報参照) しかし、この方法は、前記説明した従来法によるセル・
キャパシタ作製中に、精密さを要求される数工程を途中
にはさむ必要があり、工程が複雑である難点がある。従
って、簡便かつ容易な方法でA,A′部の絶縁破壊を防
止する方法を開発する必要がある。
本発明は、簡便かつ容易な方法で、電極端部周縁をなだ
らかな形状にすることによって、応力集中及び電界集中
によるキャパシタ膜の絶縁破壊を防止して、微細で信頼
性の高いスタック型メモリを備えた半導体装置の製造方
法を提供することを目的とする. 〔課題を解決するための手段〕 第1図(a)〜(C)は、本発明の原理説明図である.
第1図(Q参照.下地となる基板(1)上に絶縁膜(2
)続いて耐酸化膜(3)を形成した後、パターニングす
る.さらに、該酸化膜(3)上に延在するキャパシタの
蓄積電極(51)とすべきシリコン(4)と金属シリサ
イド(5)とを順次、積層して積層膜を形成し、選択的
に除去してバターニングする.ここまでの工程の完了し
た状態が第1図(a)であり、Aで示すように、パター
ニングによって生じた急俊な段差部及び鋭利なエッジ部
が出現している.この状態の次に酸化性雰囲気中で熱処
理を行い、前記、積層膜の端部(A部)をなだらかな形
状にする.(第1図(ロ)のB部を参照)その後、この
熱処理工程中に金属シリサイド(5)表面上に形成され
た酸化膜(102)を除去して金属シリサイド(5)を
表出させ、第l図(C)に示すようにこの表出した金属
シリサイド(5)表面を覆うようにキャパシタ絶縁膜と
なる絶縁膜(103)を形成する。それから、絶縁膜(
103)上にキャパシタの対向電極とすべき導電膜(1
04)を形成する。
らかな形状にすることによって、応力集中及び電界集中
によるキャパシタ膜の絶縁破壊を防止して、微細で信頼
性の高いスタック型メモリを備えた半導体装置の製造方
法を提供することを目的とする. 〔課題を解決するための手段〕 第1図(a)〜(C)は、本発明の原理説明図である.
第1図(Q参照.下地となる基板(1)上に絶縁膜(2
)続いて耐酸化膜(3)を形成した後、パターニングす
る.さらに、該酸化膜(3)上に延在するキャパシタの
蓄積電極(51)とすべきシリコン(4)と金属シリサ
イド(5)とを順次、積層して積層膜を形成し、選択的
に除去してバターニングする.ここまでの工程の完了し
た状態が第1図(a)であり、Aで示すように、パター
ニングによって生じた急俊な段差部及び鋭利なエッジ部
が出現している.この状態の次に酸化性雰囲気中で熱処
理を行い、前記、積層膜の端部(A部)をなだらかな形
状にする.(第1図(ロ)のB部を参照)その後、この
熱処理工程中に金属シリサイド(5)表面上に形成され
た酸化膜(102)を除去して金属シリサイド(5)を
表出させ、第l図(C)に示すようにこの表出した金属
シリサイド(5)表面を覆うようにキャパシタ絶縁膜と
なる絶縁膜(103)を形成する。それから、絶縁膜(
103)上にキャパシタの対向電極とすべき導電膜(1
04)を形成する。
本発明では、蓄積電極(51〉のパターニングの際生じ
た急俊な段差部や鋭利なエッジ部(第1図(a)のA部
)を、熱酸化処理によって第1図(ロ)のB部の如くだ
れさせ、丸みをもたせたなだらかな形状の上にキャパシ
タ絶縁膜(1031を形成しているので、第1図(a)
図の状態で、この上に直接キャパシタ膜を形成する従来
の場合よりも格段にキャパシタ膜の段差部やエッジ部で
の応力集中及び電解集中を緩和できる。それによってこ
の部分の絶縁耐圧は向上するのでキャパシタ膜全体の耐
圧が向上し従来生じていたキャパシタ膜の絶縁破壊が減
少する.この結果、メモリの歩留まりや信頼性が向上す
る.そして、その歩留まり、信頼性を確保しつつ、より
薄膜化することができる.従って、従来より素子の微細
化、ひいてはVLSIO高集積化がはかれる. 以下、この熱酸化過程を詳しく説明する.第1図(a)
に熱酸化処理を施すと、以下に述べる2つの異なる表面
上において熱酸化が進行する.i)パターニングによっ
て露出したSi膜4の側面の熱酸化 ii)金属シリサイド膜5上の熱酸化 尚、パターニングによって表出した耐酸化膜3上の熱酸
化は、耐酸化膜3がマスクになるためほとんど進行しな
い. 以下i),■)をそれぞれ説明する. i)パターニングによって露出したSi膜4の側面の熱
酸化 この部分は、St膜4が金属シリサイド膜5に被覆され
ず露わになっているため、金属シリサイド膜5上に比べ
て急激に酸化が進む.このため、この付近のSt層4は
薄くなり、Bのようななだらかな形状になる. ii)金属シリサイド膜5上の熱酸化 金属シリサイド膜5上に熱酸化膜102が形成される。
た急俊な段差部や鋭利なエッジ部(第1図(a)のA部
)を、熱酸化処理によって第1図(ロ)のB部の如くだ
れさせ、丸みをもたせたなだらかな形状の上にキャパシ
タ絶縁膜(1031を形成しているので、第1図(a)
図の状態で、この上に直接キャパシタ膜を形成する従来
の場合よりも格段にキャパシタ膜の段差部やエッジ部で
の応力集中及び電解集中を緩和できる。それによってこ
の部分の絶縁耐圧は向上するのでキャパシタ膜全体の耐
圧が向上し従来生じていたキャパシタ膜の絶縁破壊が減
少する.この結果、メモリの歩留まりや信頼性が向上す
る.そして、その歩留まり、信頼性を確保しつつ、より
薄膜化することができる.従って、従来より素子の微細
化、ひいてはVLSIO高集積化がはかれる. 以下、この熱酸化過程を詳しく説明する.第1図(a)
に熱酸化処理を施すと、以下に述べる2つの異なる表面
上において熱酸化が進行する.i)パターニングによっ
て露出したSi膜4の側面の熱酸化 ii)金属シリサイド膜5上の熱酸化 尚、パターニングによって表出した耐酸化膜3上の熱酸
化は、耐酸化膜3がマスクになるためほとんど進行しな
い. 以下i),■)をそれぞれ説明する. i)パターニングによって露出したSi膜4の側面の熱
酸化 この部分は、St膜4が金属シリサイド膜5に被覆され
ず露わになっているため、金属シリサイド膜5上に比べ
て急激に酸化が進む.このため、この付近のSt層4は
薄くなり、Bのようななだらかな形状になる. ii)金属シリサイド膜5上の熱酸化 金属シリサイド膜5上に熱酸化膜102が形成される。
このメカニズムには2つ考えられている。
■ St膜4中のStが金属シリサイド層5をそのまま
通過して、金属シリサイドlI*5上で酸化されること
により、熱酸化膜102となる。
通過して、金属シリサイドlI*5上で酸化されること
により、熱酸化膜102となる。
■ 金属シリサイド膜5中のSiが酸化されて熱酸化膜
102が形成される。そして、減少した金属シリサイド
層5中のStを遂次補給するように、St膜4中のSi
が金属シリサイド層5へ吸い上げられて供給される。こ
の過程がスムーズに進行することにより、金属シリサイ
ド膜5上に熱酸化膜102が形成される。以上述べたよ
うに、2つの異なる表面上において、熱酸化が進行する
。このように、熱酸化の進行に伴って熱酸化膜102は
厚くなり、Si膜4は薄くなる。従って、Sili4中
のSi滅少による膜厚の減少分を熱酸化処理条件からあ
らかじめ予測して、従来より厚めにSt膜4を形或して
おく必要がある. 〔実施例〕 第3図は、本発明により、作製された半導体記憶装置の
一実施例を示す要部切断側面図である.従来例(第5図
)と比較すれば明らかなように、従来キャパシタ膜10
3の絶縁破壊をひきおこす原因となっていた急俊な段差
部及び鋭利なエッジ部(第5図のA,A’部)が、本発
明の技術を用いると第3図のB,B”部のように丸みを
おびたなだらかな形状になり、これにより、第5図のA
.A′部で生じていた応力集中及び電界集中が緩和され
、キャパシタ膜の絶縁破壊を防止できる.この蓄積電極
端部周縁をダレさせる工程に、熱酸化処理を用いる. それでは、次に本発明一実施例(第3図)の製造工程を
説明する.第2図(a)〜(ホ)は、本発明の製作工程
要所を示す概略的な要部切断側面図である.本実施例で
は、基板lにシリコン(St)を用いる.眉間絶縁層2
を形成する工程までは、従来工程と同じなので簡略化し
て第2図(a)のように示してある。本実施例では、層
間絶縁層2として二酸化シリコン(SiOz)を用いる
。本発明が従来技術と異なるのは、耐酸化膜として窒化
シリコン(SiN)膜3を形成する工程以降である。こ
こでは、CvD法を適用することに依り、Sin,から
なる厚さ例えば5000〜7000人の眉間絶縁層2を
形成した後のSiN膜3を形成するところからセルキャ
パシタの端部に重点を置いて順次説明する。
102が形成される。そして、減少した金属シリサイド
層5中のStを遂次補給するように、St膜4中のSi
が金属シリサイド層5へ吸い上げられて供給される。こ
の過程がスムーズに進行することにより、金属シリサイ
ド膜5上に熱酸化膜102が形成される。以上述べたよ
うに、2つの異なる表面上において、熱酸化が進行する
。このように、熱酸化の進行に伴って熱酸化膜102は
厚くなり、Si膜4は薄くなる。従って、Sili4中
のSi滅少による膜厚の減少分を熱酸化処理条件からあ
らかじめ予測して、従来より厚めにSt膜4を形或して
おく必要がある. 〔実施例〕 第3図は、本発明により、作製された半導体記憶装置の
一実施例を示す要部切断側面図である.従来例(第5図
)と比較すれば明らかなように、従来キャパシタ膜10
3の絶縁破壊をひきおこす原因となっていた急俊な段差
部及び鋭利なエッジ部(第5図のA,A’部)が、本発
明の技術を用いると第3図のB,B”部のように丸みを
おびたなだらかな形状になり、これにより、第5図のA
.A′部で生じていた応力集中及び電界集中が緩和され
、キャパシタ膜の絶縁破壊を防止できる.この蓄積電極
端部周縁をダレさせる工程に、熱酸化処理を用いる. それでは、次に本発明一実施例(第3図)の製造工程を
説明する.第2図(a)〜(ホ)は、本発明の製作工程
要所を示す概略的な要部切断側面図である.本実施例で
は、基板lにシリコン(St)を用いる.眉間絶縁層2
を形成する工程までは、従来工程と同じなので簡略化し
て第2図(a)のように示してある。本実施例では、層
間絶縁層2として二酸化シリコン(SiOz)を用いる
。本発明が従来技術と異なるのは、耐酸化膜として窒化
シリコン(SiN)膜3を形成する工程以降である。こ
こでは、CvD法を適用することに依り、Sin,から
なる厚さ例えば5000〜7000人の眉間絶縁層2を
形成した後のSiN膜3を形成するところからセルキャ
パシタの端部に重点を置いて順次説明する。
第2図(b)参照
CVD法を適用することにより、エッチング速度がSi
ngからなる熱酸化膜102に比べて極めて遅い、例え
ばSiNなどのマスク3耐酸化膜として厚さ例えば20
0〜300λ程度形成する.マスクをつけるのは、後の
酸化膜除去工程のときに眉間絶縁層2が共にエッチング
除去されるのを防ぐためである。
ngからなる熱酸化膜102に比べて極めて遅い、例え
ばSiNなどのマスク3耐酸化膜として厚さ例えば20
0〜300λ程度形成する.マスクをつけるのは、後の
酸化膜除去工程のときに眉間絶縁層2が共にエッチング
除去されるのを防ぐためである。
尚、耐酸化膜3は、SiNでなくとも熱酸化膜102よ
りエッチング速度がきわめて遅いものであればよい.た
だし、ここで、耐酸4ヒ膜3にSiN膜を選んだのは次
の2つの理由がある。
りエッチング速度がきわめて遅いものであればよい.た
だし、ここで、耐酸4ヒ膜3にSiN膜を選んだのは次
の2つの理由がある。
i)SiN膜3のエッチング速度/熱酸化膜102のエ
ッチング速度(エッチレート比) −0.009〔熱酸
化膜102の工・冫チング速度: SiN膜3のエッチ
ング速度L:.100:l〕であり、エッチング速度の
差が他の膜に比べて極めて大きい.従って、後の酸化膜
除去工程のときに眉間絶縁膜2が熱酸化膜102と共に
エッチング除去されるのを防止できる. ii)熱酸化膜102エッチング除去後に形成するキャ
パシタ膜は、現在一般的にSiNが用いられているので
、耐酸化膜3にSiNを用いると接着性がよい.従って
SiNを耐酸化膜に選べばキャパシタ膜と下地との密着
性のよさをみこめる。
ッチング速度(エッチレート比) −0.009〔熱酸
化膜102の工・冫チング速度: SiN膜3のエッチ
ング速度L:.100:l〕であり、エッチング速度の
差が他の膜に比べて極めて大きい.従って、後の酸化膜
除去工程のときに眉間絶縁膜2が熱酸化膜102と共に
エッチング除去されるのを防止できる. ii)熱酸化膜102エッチング除去後に形成するキャ
パシタ膜は、現在一般的にSiNが用いられているので
、耐酸化膜3にSiNを用いると接着性がよい.従って
SiNを耐酸化膜に選べばキャパシタ膜と下地との密着
性のよさをみこめる。
以上述べた2つの利点を兼ね備えているため、ここでは
耐酸化膜3としてSiN膜を用いた.第2図(C)参照 通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセスを適用することにより、前記SiN膜3及び層間
絶縁膜2のパターニングを行って、St基板1に於ける
活性領域を表出させる.第2図(イ)参照 例えばアンモニア(NHs)とシラン(SiH4)を反
応ガスとする化学気相威長(chemical vap
or de−position: CVD)法を適用す
ることに依り、セル・キャパシタの蓄積電極(第1電極
)の下層になるべきSi膜4(本実施例では多結晶St
膜4)を形成する。このとき、多結晶Si膜4の厚さは
、後の熱酸化処理工程で薄くなるのをみこして、その分
厚め(たとえば従来例より1000λ程度厚めにして4
000〜5000人にする)に形或する。
耐酸化膜3としてSiN膜を用いた.第2図(C)参照 通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセスを適用することにより、前記SiN膜3及び層間
絶縁膜2のパターニングを行って、St基板1に於ける
活性領域を表出させる.第2図(イ)参照 例えばアンモニア(NHs)とシラン(SiH4)を反
応ガスとする化学気相威長(chemical vap
or de−position: CVD)法を適用す
ることに依り、セル・キャパシタの蓄積電極(第1電極
)の下層になるべきSi膜4(本実施例では多結晶St
膜4)を形成する。このとき、多結晶Si膜4の厚さは
、後の熱酸化処理工程で薄くなるのをみこして、その分
厚め(たとえば従来例より1000λ程度厚めにして4
000〜5000人にする)に形或する。
第2図(e)参照
金属シリサイド膜5として、膜層均一のタングスランシ
リサイド(WSix、但しXは組或を限定しないことを
表す)膜5(尚、白金シリサイドやチタンシリサイド等
の他の金属シリサイドでもよい。)を、例えば、六フッ
化タングステン(Da)とシラン(SiHn)を反応ガ
スとするCvD法を適用することに依り、厚さ例えば1
500〜2000 (人〕程度に形成し、蓄積電極51
を多結晶Si膜4と−Sixll5の2層構造をなすい
わゆるタングステンポリサイド構造とする.このタング
ステンボリサイド層は、上記述べた例に基づくと550
0〜7000 (人〕である.第2図(f)参照 タングステンボリサイド層51を、低抵抗化する為、イ
オン注入法を適用することに依り、例えば、AsやP等
の等不純物を打ち込む.ドーズ量及び加速電圧等の条件
は、所望のシート抵抗及びタングステンボリサイド層の
膜厚を考慮に入れ、適宜設定する. 第2図(8)参照 従来と同じように通常のフォト・リソグラフイ技術に於
けるレジストプロセス及びエッチング・ガスをccxa
とする反応性イオン・エッチング(Reative I
on Etching: Rll!)法を適用すること
に依り、蓄積電極(タングステンボリサイド層)のバタ
ーニングを行い、蓄積電極パターンを形成する.これに
より蓄積電極端面に急俊な段差部及び鋭利なエッジ部(
A部)が出現する.ここで、Aの角部は、ほぼ直角であ
る. ?2図(ハ)参照 いわゆるウエット酸化による熱酸化法を適用することに
依り、蓄積電極パターニングの際生じた急俊な段差部及
び鋭利なエッジ部(第2図(8)のA部)をダレさせ、
丸みをもたせたなだらかな形状にする。その際の条件は
、例えば次のように設定する。
リサイド(WSix、但しXは組或を限定しないことを
表す)膜5(尚、白金シリサイドやチタンシリサイド等
の他の金属シリサイドでもよい。)を、例えば、六フッ
化タングステン(Da)とシラン(SiHn)を反応ガ
スとするCvD法を適用することに依り、厚さ例えば1
500〜2000 (人〕程度に形成し、蓄積電極51
を多結晶Si膜4と−Sixll5の2層構造をなすい
わゆるタングステンポリサイド構造とする.このタング
ステンボリサイド層は、上記述べた例に基づくと550
0〜7000 (人〕である.第2図(f)参照 タングステンボリサイド層51を、低抵抗化する為、イ
オン注入法を適用することに依り、例えば、AsやP等
の等不純物を打ち込む.ドーズ量及び加速電圧等の条件
は、所望のシート抵抗及びタングステンボリサイド層の
膜厚を考慮に入れ、適宜設定する. 第2図(8)参照 従来と同じように通常のフォト・リソグラフイ技術に於
けるレジストプロセス及びエッチング・ガスをccxa
とする反応性イオン・エッチング(Reative I
on Etching: Rll!)法を適用すること
に依り、蓄積電極(タングステンボリサイド層)のバタ
ーニングを行い、蓄積電極パターンを形成する.これに
より蓄積電極端面に急俊な段差部及び鋭利なエッジ部(
A部)が出現する.ここで、Aの角部は、ほぼ直角であ
る. ?2図(ハ)参照 いわゆるウエット酸化による熱酸化法を適用することに
依り、蓄積電極パターニングの際生じた急俊な段差部及
び鋭利なエッジ部(第2図(8)のA部)をダレさせ、
丸みをもたせたなだらかな形状にする。その際の条件は
、例えば次のように設定する。
酸化雰囲気: HtO/Ox
圧 力 :常圧(大気圧)
酸化温度 =900〜1100”C
処理時間 :30〜60分
熱酸化の結果として、SiO■からなる厚さ例えば30
00人程度の熱酸化膜102が形成される。又、この熱
酸化処理過程において、多結晶St膜4とWSix膜5
の間の密着性がよくなり、WSix膜5の割れやはがれ
を防止できるという効果もある。
00人程度の熱酸化膜102が形成される。又、この熱
酸化処理過程において、多結晶St膜4とWSix膜5
の間の密着性がよくなり、WSix膜5の割れやはがれ
を防止できるという効果もある。
「作用」の欄で述べたように、ここでは2つの異なる表
面上において熱酸化が進行する。
面上において熱酸化が進行する。
i)パターニング(第2図(濁)によって露出した多結
晶Si膜4の側面の熱酸化 ii ) WSix膜5上の熱酸化 尚、パターニングによって表出したSiN膜3上の熱酸
化は、SiN膜3がマスクになるためほとんど進行しな
い。
晶Si膜4の側面の熱酸化 ii ) WSix膜5上の熱酸化 尚、パターニングによって表出したSiN膜3上の熱酸
化は、SiN膜3がマスクになるためほとんど進行しな
い。
以下i),ii)をそれぞれ説明する.i)パターニン
グ(第2図(8))によって露出した多結晶Si膜4の
側面の熱酸化 この側面部は、「作用」の欄で述べたのと同じ現象が起
こる.これにより、従来急俊な段差部及び鋭利なエッジ
部で生じていた応力集中及び電界集中による絶縁破壊を
予防できる.尚、図では、熱酸化によって、WSiχ膜
5がSiN膜3に接触してある様子を示したが、これは
別に完全に接触していなくてもよい.なぜならば、タン
グステンボリサイド層の周縁端部(第2図(8)のA部
)をダレさせて丸みをおびた形状にすれば、熱酸化膜除
去後、形或するキャパシタ膜103の応力集中及び電界
集中を緩和させることができ、本発明の目的は達威され
るので、その範囲内で酸化温度,処理時間を設定すれば
よく、必ずしも完全にSiN膜3に接触するまで熱酸化
を行う必要はないからである。
グ(第2図(8))によって露出した多結晶Si膜4の
側面の熱酸化 この側面部は、「作用」の欄で述べたのと同じ現象が起
こる.これにより、従来急俊な段差部及び鋭利なエッジ
部で生じていた応力集中及び電界集中による絶縁破壊を
予防できる.尚、図では、熱酸化によって、WSiχ膜
5がSiN膜3に接触してある様子を示したが、これは
別に完全に接触していなくてもよい.なぜならば、タン
グステンボリサイド層の周縁端部(第2図(8)のA部
)をダレさせて丸みをおびた形状にすれば、熱酸化膜除
去後、形或するキャパシタ膜103の応力集中及び電界
集中を緩和させることができ、本発明の目的は達威され
るので、その範囲内で酸化温度,処理時間を設定すれば
よく、必ずしも完全にSiN膜3に接触するまで熱酸化
を行う必要はないからである。
ii ) WSix膜5上の熱酸化
WSix層上にSingからなる厚さ例えば3000人
程度の熱酸化膜102が形成される。ここのメカニズム
は「作用」の欄で示したとおりである。熱酸化の進行に
伴って熱酸化膜102は厚くなり、多結晶Si層4は薄
くなる.従って多結晶Si層4中のSii少による膜厚
の減少分を熱酸化処理条件からあらかじめ予測して、従
来より厚めに多結晶Si膜4を形成しておく必要がある
。
程度の熱酸化膜102が形成される。ここのメカニズム
は「作用」の欄で示したとおりである。熱酸化の進行に
伴って熱酸化膜102は厚くなり、多結晶Si層4は薄
くなる.従って多結晶Si層4中のSii少による膜厚
の減少分を熱酸化処理条件からあらかじめ予測して、従
来より厚めに多結晶Si膜4を形成しておく必要がある
。
本実施例での、それぞれの膜の膜厚を整理すると以下の
ようになる。
ようになる。
本発明と従来例の蓄積電極の厚さを比較してみると、従
来例では、蓄積電極は多結晶Si単層で構威されており
、膜厚は3000〜4000人であった。本発明では、
蓄積電極の厚さが従来と同じになるように設定して熱酸
化を行ったので、本発明の蓄積電極が多結晶S1膜4と
WSix膜5の2層構造になっているにもかかわらず、
その厚さは、3500〜4000人である。尚、従来、
蓄積電極を多結晶Si単層とした場合のシート抵抗は4
0〜150Ω/ボだうたのに対して、本発明は、金属シ
リサイド層を含めて蓄積電極を形成したため、蓄積電極
51のシート抵抗は10Ω/ポ程度となり、シート抵抗
は減少する.尚、熱酸化処理中、WSixll5の膜厚
はほぼ一定である.また、熱酸化処理によって、WSi
x層5中のWは酸化されないと考えられる.なぜならば
、熱酸化処理前後でNSix層の組威変化が認められな
いからである。
来例では、蓄積電極は多結晶Si単層で構威されており
、膜厚は3000〜4000人であった。本発明では、
蓄積電極の厚さが従来と同じになるように設定して熱酸
化を行ったので、本発明の蓄積電極が多結晶S1膜4と
WSix膜5の2層構造になっているにもかかわらず、
その厚さは、3500〜4000人である。尚、従来、
蓄積電極を多結晶Si単層とした場合のシート抵抗は4
0〜150Ω/ボだうたのに対して、本発明は、金属シ
リサイド層を含めて蓄積電極を形成したため、蓄積電極
51のシート抵抗は10Ω/ポ程度となり、シート抵抗
は減少する.尚、熱酸化処理中、WSixll5の膜厚
はほぼ一定である.また、熱酸化処理によって、WSi
x層5中のWは酸化されないと考えられる.なぜならば
、熱酸化処理前後でNSix層の組威変化が認められな
いからである。
第2図(i)参照
前工程で形成されたSiOzからなる熱酸化膜102を
エッチング除去する.先に述べたようにこの工程におい
ては、眉間絶縁層2上に形成されたSiN膜3はエッチ
ング速度が熱酸化膜102に比べ著しく遅いため(第2
図(ロ)の説明参照)、実質的にエツチングされず、熱
酸化膜102のみがエッチング除去される。このように
熱酸化時に形成された熱酸化膜102は、本工程によっ
てすべて除去されてしまうので後の工程に影響を与えな
い。これによって、なだらかな形状をした端部をもつ蓄
積電極51が表出する。
エッチング除去する.先に述べたようにこの工程におい
ては、眉間絶縁層2上に形成されたSiN膜3はエッチ
ング速度が熱酸化膜102に比べ著しく遅いため(第2
図(ロ)の説明参照)、実質的にエツチングされず、熱
酸化膜102のみがエッチング除去される。このように
熱酸化時に形成された熱酸化膜102は、本工程によっ
てすべて除去されてしまうので後の工程に影響を与えな
い。これによって、なだらかな形状をした端部をもつ蓄
積電極51が表出する。
第2図U)参照
次に、蓄積電極51上にキャパシタ絶縁膜103として
、例えば、窒化シリコン(SiN)を例えばアンモニア
(NH3)とシラン(SiH4)を反応ガスとするCV
D法を適用することに依り、膜厚均一に厚さ例えば10
0人程度形成する,キャパシタ絶縁膜としてSiNを用
いた理由は、 i)誘電率が高くキャパシタ膜として好ましいこと ii)下地になるSiN膜3及びーSix膜5のカバレ
ッジがよいので薄く形成できること である. 尚、キャパシタ絶縁膜としては、SiNでなくとも上の
i),ii)の2つの条件を兼ね備えたちの?使えばよ
い。キャパシタ絶縁膜の膜厚は、所望の容量及び絶縁性
が得られるように適宜設定すればよい。
、例えば、窒化シリコン(SiN)を例えばアンモニア
(NH3)とシラン(SiH4)を反応ガスとするCV
D法を適用することに依り、膜厚均一に厚さ例えば10
0人程度形成する,キャパシタ絶縁膜としてSiNを用
いた理由は、 i)誘電率が高くキャパシタ膜として好ましいこと ii)下地になるSiN膜3及びーSix膜5のカバレ
ッジがよいので薄く形成できること である. 尚、キャパシタ絶縁膜としては、SiNでなくとも上の
i),ii)の2つの条件を兼ね備えたちの?使えばよ
い。キャパシタ絶縁膜の膜厚は、所望の容量及び絶縁性
が得られるように適宜設定すればよい。
第2図(ロ)参照
キャパシタ絶縁膜103上に、対向電極とすべき導電膜
104として多結晶St膜を例えば、シラン(SiHa
)を反応ガスとするCVD法を適用することに依り、厚
さ例えば4000人程度形成する.尚、対向電極とすべ
き導電膜104は、アルミニウムのような金属配線材料
であってもよく、高融点金属,高融点金属シリサイドで
あってもよい.第2図(1)参照 対向電極とすべき多結晶St層104を低抵抗化する為
、イオン注入法を適用することに依り、例えばAsやP
等の不純物を打ち込む.ドーズ量及び加速電圧等の条件
は、所望のシート抵抗及び多結晶Si層の厚さを考慮に
入れ適宜、設定する。
104として多結晶St膜を例えば、シラン(SiHa
)を反応ガスとするCVD法を適用することに依り、厚
さ例えば4000人程度形成する.尚、対向電極とすべ
き導電膜104は、アルミニウムのような金属配線材料
であってもよく、高融点金属,高融点金属シリサイドで
あってもよい.第2図(1)参照 対向電極とすべき多結晶St層104を低抵抗化する為
、イオン注入法を適用することに依り、例えばAsやP
等の不純物を打ち込む.ドーズ量及び加速電圧等の条件
は、所望のシート抵抗及び多結晶Si層の厚さを考慮に
入れ適宜、設定する。
第2図(ホ)参照
通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセス及びエッチングガスをCC■4とするRIB法を
適用することに依り、対向電極104のバターニングを
行う。以上の工程を経て、本発明によるセル・キャパシ
タが完或する。そして、あとは、Sing膜302を形
成すれば、第3図に示す如き本発明一実施例のスタック
型メモリセルが完威する.尚、第5図と第3図を見比べ
てみれば明らかなように、本発明(第3図)では、ゲー
ト電極3l上においてSiN膜が形成されており、これ
がSiN膜上に形成される熱酸化膜Sin.除去のとき
、ゲート電極を守る役割をはたしている。
ロセス及びエッチングガスをCC■4とするRIB法を
適用することに依り、対向電極104のバターニングを
行う。以上の工程を経て、本発明によるセル・キャパシ
タが完或する。そして、あとは、Sing膜302を形
成すれば、第3図に示す如き本発明一実施例のスタック
型メモリセルが完威する.尚、第5図と第3図を見比べ
てみれば明らかなように、本発明(第3図)では、ゲー
ト電極3l上においてSiN膜が形成されており、これ
がSiN膜上に形成される熱酸化膜Sin.除去のとき
、ゲート電極を守る役割をはたしている。
このように本発明によれば、蓄積電極の厚さは、従来法
と変わらないにもかかわらず、第6図A,A′部を第3
図B,B’部のようになだらかな形状にしたため、この
部分の電界集中が緩和されこの部分の絶縁耐圧も他の部
分と同様6〜9MV/CIQまで回復する。従って、キ
ャパシタ膜全体の絶縁耐圧も6〜9MV/cmに向上す
る。このように、従来、絶縁耐圧の低かった段差部及び
エッジ部の絶縁耐圧を向上させることにより、キャパシ
タ膜全体の絶縁耐圧が吋上ずる。そして、A,A’部の
絶縁耐圧が向上すればこの部分で生じていた絶縁破壊を
防止でき、このことが結果的にメモリセルの歩留まり向
上へつながる。そして同時に、キャパシタ膜の薄膜化を
追求しても絶縁破壊を起こさないメモリセルの製造も可
能になるわけである.〔発明の効果〕 以上説明した様に、本発明の半導体記憶装置の製造方法
に依れば、従来キャパシタ膜の絶縁破壊をひきおこす原
因となっていた蓄積電極パターニングの際生じた急俊な
段差部及び鋭利なエッジ部(第1図(a)のA部)を、
従来の製造工程を維持したまま途中に熱酸化処理という
簡便かつ容易な一工程をはさむだけで、丸みをおびたな
だらかな形状にし、その上にキャパシタ膜を形成するこ
とによって、段差部やエッジ部付近に従来生じていた応
力集中及び電界集中を緩和し、キャパシタ膜の絶縁破壊
を未然に防止できる.それによって歩留まりが改善され
る.従って、キャパシタ膜の厚さを従来と同じに保った
としても、この部分で生じていた応力集中及び電界集中
による絶縁破壊を防止できる。そして、キャパシタ膜を
よりいっそう薄膜化しても、段差部及びエッジ部で絶縁
破壊を起こさないので、より微細なメモリセルをつくる
ことができ、メモリの高集積化に寄与するところが大き
い。
と変わらないにもかかわらず、第6図A,A′部を第3
図B,B’部のようになだらかな形状にしたため、この
部分の電界集中が緩和されこの部分の絶縁耐圧も他の部
分と同様6〜9MV/CIQまで回復する。従って、キ
ャパシタ膜全体の絶縁耐圧も6〜9MV/cmに向上す
る。このように、従来、絶縁耐圧の低かった段差部及び
エッジ部の絶縁耐圧を向上させることにより、キャパシ
タ膜全体の絶縁耐圧が吋上ずる。そして、A,A’部の
絶縁耐圧が向上すればこの部分で生じていた絶縁破壊を
防止でき、このことが結果的にメモリセルの歩留まり向
上へつながる。そして同時に、キャパシタ膜の薄膜化を
追求しても絶縁破壊を起こさないメモリセルの製造も可
能になるわけである.〔発明の効果〕 以上説明した様に、本発明の半導体記憶装置の製造方法
に依れば、従来キャパシタ膜の絶縁破壊をひきおこす原
因となっていた蓄積電極パターニングの際生じた急俊な
段差部及び鋭利なエッジ部(第1図(a)のA部)を、
従来の製造工程を維持したまま途中に熱酸化処理という
簡便かつ容易な一工程をはさむだけで、丸みをおびたな
だらかな形状にし、その上にキャパシタ膜を形成するこ
とによって、段差部やエッジ部付近に従来生じていた応
力集中及び電界集中を緩和し、キャパシタ膜の絶縁破壊
を未然に防止できる.それによって歩留まりが改善され
る.従って、キャパシタ膜の厚さを従来と同じに保った
としても、この部分で生じていた応力集中及び電界集中
による絶縁破壊を防止できる。そして、キャパシタ膜を
よりいっそう薄膜化しても、段差部及びエッジ部で絶縁
破壊を起こさないので、より微細なメモリセルをつくる
ことができ、メモリの高集積化に寄与するところが大き
い。
第1図(a)〜(C)は、本発明の製造方法の原理説明
図、 第2図(a)〜(ホ)は、本発明のセルキャパシタの製
作工程要所を示す概略的な要部切断側面図、第3図は、
本発明一実施例を説明する為の半導体記憶装置の要部切
断側面図、 第4図(a)〜(i)は、従来のセルキャパシタの製作
工程要所を示す概略的な要部切断側面図、第5図は、従
来例を説明する為の半導体記憶装置の要部切断側面図で
ある。 1:基板、 2:絶縁膜、 3:耐酸化膜、 104:Si膜 金属シリサイド膜、 不純物イオン、 ゲート、 ソース、 ドレイン、 4及び5からなる蓄積電極(第1電極)、熱酸化膜、 キャパシタ絶縁膜、 フィールド絶縁膜Stow、 Sing膜. 本イ芒θ月 ntrbus犬/)4理訛e月 図第 1
図 第 2 11Z(で0 1ノ オE1二Il+各的な中杏トナ7フ罐4YイOりdb図
第 2 圓 (ぞ の 22 矛rL略びフ佐 1:音戸{刀遥咋イ剣面圓第 2 図 (子の4) 第 4 図 岬の 1) オ烏E四シaフなキ吉Pt刀匿σイロ・1面長ク第 4 図 (で f)3ノ 不[1[1!6フr,(量合pin凰汀イ則6図第 4 図 (そ つ 2) 1a5t刀M{fj[+IU 第 5 図
図、 第2図(a)〜(ホ)は、本発明のセルキャパシタの製
作工程要所を示す概略的な要部切断側面図、第3図は、
本発明一実施例を説明する為の半導体記憶装置の要部切
断側面図、 第4図(a)〜(i)は、従来のセルキャパシタの製作
工程要所を示す概略的な要部切断側面図、第5図は、従
来例を説明する為の半導体記憶装置の要部切断側面図で
ある。 1:基板、 2:絶縁膜、 3:耐酸化膜、 104:Si膜 金属シリサイド膜、 不純物イオン、 ゲート、 ソース、 ドレイン、 4及び5からなる蓄積電極(第1電極)、熱酸化膜、 キャパシタ絶縁膜、 フィールド絶縁膜Stow、 Sing膜. 本イ芒θ月 ntrbus犬/)4理訛e月 図第 1
図 第 2 11Z(で0 1ノ オE1二Il+各的な中杏トナ7フ罐4YイOりdb図
第 2 圓 (ぞ の 22 矛rL略びフ佐 1:音戸{刀遥咋イ剣面圓第 2 図 (子の4) 第 4 図 岬の 1) オ烏E四シaフなキ吉Pt刀匿σイロ・1面長ク第 4 図 (で f)3ノ 不[1[1!6フr,(量合pin凰汀イ則6図第 4 図 (そ つ 2) 1a5t刀M{fj[+IU 第 5 図
Claims (1)
- 【特許請求の範囲】 下地となる基板(1)上に形成した絶縁膜(2)上に、
耐酸化膜(3)を形成する工程と、 該酸化膜(3)上に延在するキャパシタの蓄積電極(5
1)とすべきシリコン(4)と金属シリサイド(5)と
を順次積層してなる積層膜を形成する工程と、該積層膜
を選択的に除去してパターニングした後、酸化性雰囲気
中で熱処理して前記積層膜の端部をなだらかな形状にす
る工程と、 前記熱処理工程中に金属シリサイド(5)表面上に形成
された酸化膜(102)を除去して金属シリサイド(5
)を表出させる工程と、 前記の表出した金属シリサイド(5)表面を覆うように
キャパシタ絶縁膜となる絶縁膜(103)を形成する工
程と、 上記絶縁膜(103)上にキャパシタの対向電極とすべ
き導電膜(104)を形成する工程とを含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1155212A JPH0319269A (ja) | 1989-06-15 | 1989-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1155212A JPH0319269A (ja) | 1989-06-15 | 1989-06-15 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0319269A true JPH0319269A (ja) | 1991-01-28 |
Family
ID=15600960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1155212A Pending JPH0319269A (ja) | 1989-06-15 | 1989-06-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0319269A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5481127A (en) * | 1992-11-04 | 1996-01-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having a capacitor |
US6001918A (en) * | 1997-07-10 | 1999-12-14 | Dow Corning Toray Silicone Co., Ltd. | Silicone gel composition for use as a sealant and a filler for electrical and electronic components and a gel prepared from this composition |
US8546508B2 (en) | 2008-10-31 | 2013-10-01 | Dow Corning Toray Co., Ltd. | Sealant or filler for electrical and electronic components, and electrical and electrical components |
US10155852B2 (en) | 2014-01-27 | 2018-12-18 | Dow Corning Toray Co., Ltd. | Silicone gel composition |
-
1989
- 1989-06-15 JP JP1155212A patent/JPH0319269A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5481127A (en) * | 1992-11-04 | 1996-01-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having a capacitor |
US5633188A (en) * | 1992-11-04 | 1997-05-27 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor memory device having a capacitor |
US6001918A (en) * | 1997-07-10 | 1999-12-14 | Dow Corning Toray Silicone Co., Ltd. | Silicone gel composition for use as a sealant and a filler for electrical and electronic components and a gel prepared from this composition |
US8546508B2 (en) | 2008-10-31 | 2013-10-01 | Dow Corning Toray Co., Ltd. | Sealant or filler for electrical and electronic components, and electrical and electrical components |
US10155852B2 (en) | 2014-01-27 | 2018-12-18 | Dow Corning Toray Co., Ltd. | Silicone gel composition |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3451943B2 (ja) | 半導体素子のキャパシタ形成方法 | |
US20060275991A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
JPH07273063A (ja) | 半導体装置およびその製造方法 | |
JPH0296362A (ja) | 半導体装置およびその製造方法 | |
JPH06260497A (ja) | 半導体装置及びその製造方法 | |
JPH0810755B2 (ja) | 半導体メモリの製造方法 | |
JPH04317358A (ja) | 半導体装置の製造方法 | |
US6080616A (en) | Methods of fabricating memory cells with reduced area capacitor interconnect | |
JPH0453160A (ja) | Dramセルのキヤパシタの製作方法 | |
JPH0677428A (ja) | 半導体記憶装置及びその製造方法 | |
JPH0669099B2 (ja) | Mis型半導体装置 | |
JP2523981B2 (ja) | 半導体装置の製造方法 | |
JPH0319269A (ja) | 半導体装置の製造方法 | |
JP2000174213A (ja) | 半導体装置及びその製造方法 | |
US5502324A (en) | Composite wiring layer | |
JPH0955478A (ja) | 半導体集積回路の製造方法 | |
EP0329569B1 (en) | Semiconductor device with a thin insulating film | |
JP2550590B2 (ja) | 半導体装置の製造方法 | |
JPH0454390B2 (ja) | ||
JPH1126722A (ja) | 半導体装置及びその製造方法 | |
JPH07263573A (ja) | 半導体装置及びその製造方法 | |
JPH05114712A (ja) | ストレージ電極の形成方法 | |
JP2972270B2 (ja) | 半導体装置の製造方法 | |
JPH0955485A (ja) | 半導体装置の製造方法 | |
JPH0758295A (ja) | キャパシタ及びその製造方法 |