JPH0319269A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 スタック型半導体記憶装置において、メモリセルのキャ
パシタ膜にかかる応力集中及び電界集中を緩和し、キャ
パシタ膜の絶縁破壊を未然に防止するための半導体装置
の製造方法の改良に関し、簡便かつ容易な方法で電極端
部周縁をなだらかな形状にすることによって、応力集中
及び電解集中によるキャパシタ膜の絶縁破壊を防止して
微細で信頼性の高いスタック型メモリを備えた半導体装
置の製造方法を提供することを目的とし、下地となる基
板（１）上に形成した絶縁膜（２）上に、耐酸化膜（３
）を形或する工程と、 該酸化膜（３）上に延在するキャパシタの蓄積電極（５
１〉とすべきシリコン（４）と金属シリサイド（５）と
を順次積層してなる積層膜を形或する工程と、該積層膜
を選択的に除去してパターニングした後、酸化性雰囲気
中で熱処理して前記、積層膜の端部をなだらかな形状に
する工程と、 前記熱処理工程中に金属シリサイド（５）表面上に形成
された酸化膜（１０２）を除去して金属シリサイド（５
）を表出させる工程と、 前記の表出した金属シリサイド（５）表面を覆うように
キャパシタ絶縁膜となる絶縁膜（１０３）を形成する工
程と、 上記絶縁膜（１０３）上にキャパシタの対向電極とすべ
き導電膜（１０４）を形或する工程とを含むよう構威す
る． 〔産業上の利用分野〕 本発明は、スタック型半導体記憶装置において、メモリ
セルのキャパシタ膜にかかる応力集中及び電界集中を緩
和し、キャパシタ膜の絶縁破壊を未然に防止するための
半導体装置の製造方法の改良に関する。

近年の半導体記憶装置の高集積化の要求に伴い、半導体
記憶装置のメモリ・セルは微細化されつつある．通常、
ダイナξツク・ランダム・アクセス・メモリ（ＤＲＡＭ
）のメモリ・セルは、電荷蓄積キ中パシタ部分．電荷の
出入りを制御するトランジスタからなるトランスファ・
ゲート部分．配線との接続部分から構成されている。前
記、微細化を達威する為には、電荷蓄積キャパシタ部分
の面積も縮小せざるを得ない。

しかしながら、半導体メモリが正常に動作するのに必要
な電荷を蓄積できるだけの容量は確保されなければなら
ない。このような相反する２つの要請を同時に解決する
ため、電荷蓄積キャパシタ部分の面積の拡大化とキャパ
シタ・セルの微細化を同時に達威できるような半導体記
憶装置が求められている．この要請に応えるため、現在
では、大きく分けてスタック型半導体記憶装置とトレン
チ型半導体記憶装置の２つが考えられている。このうち
スタック型は、トランスファ・ゲートのトランジスタの
上にその電極の一部を積み重ねるので電荷蓄積容量を大
きくすることができ、しかもトレンチ型と比較して製造
が容易であるという利点がある．従って現在では、この
微細なスタック型メモリセルを有する半導体記憶装置の
開発が積極的に進められている． 〔従来の技術〕 第５図は、従来のスタック型半導体記憶装置の一例を示
す要部切断側面図である。この製造工程を図式化して説
明する． 第４図（ａ）〜（ｉ）は、従来のセル・キャパシタの製
作工程要所を示す概略的な要部切断側面図である。

第４図（Ｑは、第５図における眉間絶縁層２を形成する
工程まで完了した状態を示している．実際はシリコン（
Ｓｔ）基板ｌと層間絶縁層２を形成する工程を完了する
までには、第５図に示すフィールド絶縁膜２０２及び３
１．　３２．　３３からなるトランジスタを形成する工
程が入る．ここでは化学気相威長（Ｃｈｅ＋ｍｉｃａｌ
　Ｖａｐｏｒ　Ｄｉｐｏｓｉｔｉｏｎ：　ＣＶＤ）法を
適用することに依り、Ｓｔ基板１上に二酸化シリコン（
ＳｉＯｚ）からなる厚さ例えば５０００〜７０００人の
眉間絶縁層２を形成した後の工程からセル・キャパシタ
端部に重点を置いて説明する． 第４図（ロ）参照 通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセスを適用することにより、前記、眉間絶縁層２のパ
ターニングを行って、Ｓｔ基板１に於ける活性領域を表
出させる。

第４図（Ｃ）参照 例えばシラン（ＳｉＨａ）を反応ガスとするＣＶＤ法を
適用することに依り、蓄積電極になる多結晶Ｓｔ膜４を
厚さ例えば３０００〜４０００人に形或する。

第４図（ｄ）参照 前記、多結晶Ｓｉ層４を低抵抗化する為、イオン注入法
を適用することに依り、例えばヒ素（＾Ｓ）やリン（Ｐ
）等の不純物を打ち込む。ドーズ量及び加速電圧等の条
件は、所望のシート抵抗及び多結晶Ｓｉ層４の膜厚を考
慮に入れ、適宜、設定する。

第４図（ｅ）参照 通常のフォト・リソグラフィ技術に於けるレジストプロ
セス及びエッチング・ガスをＣＣＩｌａとする反応性イ
オン・エッチング（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃ
ｈｉｎｇ：　ＲＩＥ）法を適用することにより、前記多
結晶ＳｉＮ４のパターニングを行い、蓄積電極パターン
を形成する。これによって電極端面にＡのような急俊な
段差部及び鋭利なエッジ部が出現する．眉間絶縁層２の
表面と蓄積電極４の端面とはほぼ垂直をなし、蓄積電極
４の端面とパターニングした周辺の蓄積電極上面とはほ
ぼ垂直をなす．第４図（ｆ）参照 例えばアンモニア（ＮＨ３）とシラン（ＳｉＨ４）を反
応ガスとするＣＶＤ法を適用することに依り、窒化シリ
コン（ＳｉＮ）からなる膜厚均一のキャパシタ絶縁膜１
０３を、厚さ例えば１００人程度に形或する．第４図（
８）参照 同じく例えばシランを反応ガスとするＣＶＤ法を適用す
ることにより、対向電極とすべき厚さ例えば４０００λ
程度の多結晶Ｓｉｌｌｌ０４を形成する。

第４図（ロ）参照 対向電極とすべき多結晶ＳｉＪｉｌ０４を低抵抗化する
為、イオン注入法を適用することに依り、例えばヒ素（
Ａｓ）やリン（Ｐ）等の不純物を打ち込む．ドーズ量及
び加速電圧等の条件は、所望のシート抵抗及び多結晶Ｓ
ｉ層の厚さを考慮に入れ適宜設定する． 第４図（ｉ）参照 通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセス及びエッチングガスを四塩化炭素（Ｃ（：ｆ４）
とするＲＩＥ法を適用することに依り、対向電極１０４
のパターニングを行う。これらの工程を経て、従来例に
よるセル・キャパシタが完戒する。そして、あとはＳｉ
ｆｔ膜３０２を形成すれば、第５図に示す如き従来一実
施例のスタック型メモリ・セルになる。

〔発明が解決しようとする課題〕

しかし、この従来のスタック型は、蓄積電極４のバター
ニングの際生ずる急俊な段差部及び鋭利なエッジ部（第
４図（ｅ）のＡ部）を残したままその上に直接キャパシ
タ膜１０３を形成する為、キャパシタ膜のＡ部（第４図
（ｉ）参照）で応力集中（キャパシタ膜角部において、
その一方の面で圧縮応力がかかり、反対面で引張応力が
かかる）により機械的強度の低下をおこしやすくなり、
また電界印加時に電界集中が生じる為、キャパシタ絶縁
膜を薄くすると絶縁破壊を起こしやすくなることが知ら
れている。このことを、従来の一例（第５図）をもとに
具体的に説明すると次のようになる．第５図に示すよう
に、キャパシタ膜に窒化シリコン膜を用いた場合、キャ
パシタ膜１０３の段差部及びエッジ部（Ａ，Ａ’部）以
外の絶縁耐圧は６〜９ＭＶ／ＣＩであるにもかかわらず
、Ａ，Ａ’部の絶縁耐圧が３ＭＶ／ｅｌ１以下であるた
め、キャパシタ膜全体としての絶縁耐圧は３ＭＶ／ＣＩ
１以下となり、問題部分の絶縁耐圧がキャパシタ膜全体
の絶縁耐圧を決めていた。つまり、電界印加時に３ＭＶ
／ｅｌｌ以下でＡ，Ａ”部が絶縁破壊を起こすので、結
局、キャパシタ膜は絶縁膜としての機能をはたせなくな
る。従って、素子の微細化に伴って、電荷蓄積キャパシ
タ膜の薄膜化が追求されているにもかかわらず、従来の
製造方法を維持したままキャパシタ膜の薄膜化を追求す
ると、Ａ，Ａ’ｌｌでの絶縁破壊をよりいっそう誘発し
、メモリの歩どまり及び信頼性を低下させる。つまり、
従来技術では、キャヤパシタ膜の薄膜化には限界がある
。このため、素子微細化が実質的には制限され、スタッ
ク型のセルをもつメモリにおいては、その高集積化、大
容量化を阻害していた。これを克服するため、キャパシ
タ膜の薄膜化を追求できて、かつ段差部及びエッジ部（
第５図Ａ，Ａ’部）での絶縁破壊を防止できるような方
法が求められている。その方法は次の通りである。

■　キャパシタ膜の膜質を向上させる、しかし、これは
材料上、自ずと限界がある。

■　絶縁破壊を起こしやすいＡ，Ａ”部のみキャパシタ
膜の膜厚を厚くする。（特開昭６３−２４４６６１号公
報参照） しかし、この方法は、前記説明した従来法によるセル・
キャパシタ作製中に、精密さを要求される数工程を途中
にはさむ必要があり、工程が複雑である難点がある。従
って、簡便かつ容易な方法でＡ，Ａ′部の絶縁破壊を防
止する方法を開発する必要がある。

本発明は、簡便かつ容易な方法で、電極端部周縁をなだ
らかな形状にすることによって、応力集中及び電界集中
によるキャパシタ膜の絶縁破壊を防止して、微細で信頼
性の高いスタック型メモリを備えた半導体装置の製造方
法を提供することを目的とする． 〔課題を解決するための手段〕 第１図（ａ）〜（Ｃ）は、本発明の原理説明図である．
第１図（Ｑ参照．下地となる基板（１）上に絶縁膜（２
）続いて耐酸化膜（３）を形成した後、パターニングす
る．さらに、該酸化膜（３）上に延在するキャパシタの
蓄積電極（５１）とすべきシリコン（４）と金属シリサ
イド（５）とを順次、積層して積層膜を形成し、選択的
に除去してバターニングする．ここまでの工程の完了し
た状態が第１図（ａ）であり、Ａで示すように、パター
ニングによって生じた急俊な段差部及び鋭利なエッジ部
が出現している．この状態の次に酸化性雰囲気中で熱処
理を行い、前記、積層膜の端部（Ａ部）をなだらかな形
状にする．（第１図（ロ）のＢ部を参照）その後、この
熱処理工程中に金属シリサイド（５）表面上に形成され
た酸化膜（１０２）を除去して金属シリサイド（５）を
表出させ、第ｌ図（Ｃ）に示すようにこの表出した金属
シリサイド（５）表面を覆うようにキャパシタ絶縁膜と
なる絶縁膜（１０３）を形成する。それから、絶縁膜（
１０３）上にキャパシタの対向電極とすべき導電膜（１
０４）を形成する。

〔作用〕

本発明では、蓄積電極（５１〉のパターニングの際生じ
た急俊な段差部や鋭利なエッジ部（第１図（ａ）のＡ部
）を、熱酸化処理によって第１図（ロ）のＢ部の如くだ
れさせ、丸みをもたせたなだらかな形状の上にキャパシ
タ絶縁膜（１０３１を形成しているので、第１図（ａ）
図の状態で、この上に直接キャパシタ膜を形成する従来
の場合よりも格段にキャパシタ膜の段差部やエッジ部で
の応力集中及び電解集中を緩和できる。それによってこ
の部分の絶縁耐圧は向上するのでキャパシタ膜全体の耐
圧が向上し従来生じていたキャパシタ膜の絶縁破壊が減
少する．この結果、メモリの歩留まりや信頼性が向上す
る．そして、その歩留まり、信頼性を確保しつつ、より
薄膜化することができる．従って、従来より素子の微細
化、ひいてはＶＬＳＩＯ高集積化がはかれる． 以下、この熱酸化過程を詳しく説明する．第１図（ａ）
に熱酸化処理を施すと、以下に述べる２つの異なる表面
上において熱酸化が進行する．ｉ）パターニングによっ
て露出したＳｉ膜４の側面の熱酸化 ｉｉ）金属シリサイド膜５上の熱酸化 尚、パターニングによって表出した耐酸化膜３上の熱酸
化は、耐酸化膜３がマスクになるためほとんど進行しな
い． 以下ｉ），■）をそれぞれ説明する． ｉ）パターニングによって露出したＳｉ膜４の側面の熱
酸化 この部分は、Ｓｔ膜４が金属シリサイド膜５に被覆され
ず露わになっているため、金属シリサイド膜５上に比べ
て急激に酸化が進む．このため、この付近のＳｔ層４は
薄くなり、Ｂのようななだらかな形状になる． ｉｉ）金属シリサイド膜５上の熱酸化 金属シリサイド膜５上に熱酸化膜１０２が形成される。

このメカニズムには２つ考えられている。

■　Ｓｔ膜４中のＳｔが金属シリサイド層５をそのまま
通過して、金属シリサイドｌＩ＊５上で酸化されること
により、熱酸化膜１０２となる。

■　金属シリサイド膜５中のＳｉが酸化されて熱酸化膜
１０２が形成される。そして、減少した金属シリサイド
層５中のＳｔを遂次補給するように、Ｓｔ膜４中のＳｉ
が金属シリサイド層５へ吸い上げられて供給される。こ
の過程がスムーズに進行することにより、金属シリサイ
ド膜５上に熱酸化膜１０２が形成される。以上述べたよ
うに、２つの異なる表面上において、熱酸化が進行する
。このように、熱酸化の進行に伴って熱酸化膜１０２は
厚くなり、Ｓｉ膜４は薄くなる。従って、Ｓｉｌｉ４中
のＳｉ滅少による膜厚の減少分を熱酸化処理条件からあ
らかじめ予測して、従来より厚めにＳｔ膜４を形或して
おく必要がある． 〔実施例〕 第３図は、本発明により、作製された半導体記憶装置の
一実施例を示す要部切断側面図である．従来例（第５図
）と比較すれば明らかなように、従来キャパシタ膜１０
３の絶縁破壊をひきおこす原因となっていた急俊な段差
部及び鋭利なエッジ部（第５図のＡ，Ａ’部）が、本発
明の技術を用いると第３図のＢ，Ｂ”部のように丸みを
おびたなだらかな形状になり、これにより、第５図のＡ
．Ａ′部で生じていた応力集中及び電界集中が緩和され
、キャパシタ膜の絶縁破壊を防止できる．この蓄積電極
端部周縁をダレさせる工程に、熱酸化処理を用いる． それでは、次に本発明一実施例（第３図）の製造工程を
説明する．第２図（ａ）〜（ホ）は、本発明の製作工程
要所を示す概略的な要部切断側面図である．本実施例で
は、基板ｌにシリコン（Ｓｔ）を用いる．眉間絶縁層２
を形成する工程までは、従来工程と同じなので簡略化し
て第２図（ａ）のように示してある。本実施例では、層
間絶縁層２として二酸化シリコン（ＳｉＯｚ）を用いる
。本発明が従来技術と異なるのは、耐酸化膜として窒化
シリコン（ＳｉＮ）膜３を形成する工程以降である。こ
こでは、ＣｖＤ法を適用することに依り、Ｓｉｎ，から
なる厚さ例えば５０００〜７０００人の眉間絶縁層２を
形成した後のＳｉＮ膜３を形成するところからセルキャ
パシタの端部に重点を置いて順次説明する。

第２図（ｂ）参照 ＣＶＤ法を適用することにより、エッチング速度がＳｉ
ｎｇからなる熱酸化膜１０２に比べて極めて遅い、例え
ばＳｉＮなどのマスク３耐酸化膜として厚さ例えば２０
０〜３００λ程度形成する．マスクをつけるのは、後の
酸化膜除去工程のときに眉間絶縁層２が共にエッチング
除去されるのを防ぐためである。

尚、耐酸化膜３は、ＳｉＮでなくとも熱酸化膜１０２よ
りエッチング速度がきわめて遅いものであればよい．た
だし、ここで、耐酸４ヒ膜３にＳｉＮ膜を選んだのは次
の２つの理由がある。

ｉ）ＳｉＮ膜３のエッチング速度／熱酸化膜１０２のエ
ッチング速度（エッチレート比）　−０．００９〔熱酸
化膜１０２の工・冫チング速度：　ＳｉＮ膜３のエッチ
ング速度Ｌ：．１００：ｌ〕であり、エッチング速度の
差が他の膜に比べて極めて大きい．従って、後の酸化膜
除去工程のときに眉間絶縁膜２が熱酸化膜１０２と共に
エッチング除去されるのを防止できる． ｉｉ）熱酸化膜１０２エッチング除去後に形成するキャ
パシタ膜は、現在一般的にＳｉＮが用いられているので
、耐酸化膜３にＳｉＮを用いると接着性がよい．従って
ＳｉＮを耐酸化膜に選べばキャパシタ膜と下地との密着
性のよさをみこめる。

以上述べた２つの利点を兼ね備えているため、ここでは
耐酸化膜３としてＳｉＮ膜を用いた．第２図（Ｃ）参照 通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセスを適用することにより、前記ＳｉＮ膜３及び層間
絶縁膜２のパターニングを行って、Ｓｔ基板１に於ける
活性領域を表出させる．第２図（イ）参照 例えばアンモニア（ＮＨｓ）とシラン（ＳｉＨ４）を反
応ガスとする化学気相威長（ｃｈｅｍｉｃａｌ　ｖａｐ
ｏｒ　ｄｅ−ｐｏｓｉｔｉｏｎ：　ＣＶＤ）法を適用す
ることに依り、セル・キャパシタの蓄積電極（第１電極
）の下層になるべきＳｉ膜４（本実施例では多結晶Ｓｔ
膜４）を形成する。このとき、多結晶Ｓｉ膜４の厚さは
、後の熱酸化処理工程で薄くなるのをみこして、その分
厚め（たとえば従来例より１０００λ程度厚めにして４
０００〜５０００人にする）に形或する。

第２図（ｅ）参照 金属シリサイド膜５として、膜層均一のタングスランシ
リサイド（ＷＳｉｘ、但しＸは組或を限定しないことを
表す）膜５（尚、白金シリサイドやチタンシリサイド等
の他の金属シリサイドでもよい。）を、例えば、六フッ
化タングステン（Ｄａ）とシラン（ＳｉＨｎ）を反応ガ
スとするＣｖＤ法を適用することに依り、厚さ例えば１
５００〜２０００　（人〕程度に形成し、蓄積電極５１
を多結晶Ｓｉ膜４と−Ｓｉｘｌｌ５の２層構造をなすい
わゆるタングステンポリサイド構造とする．このタング
ステンボリサイド層は、上記述べた例に基づくと５５０
０〜７０００　（人〕である．第２図（ｆ）参照 タングステンボリサイド層５１を、低抵抗化する為、イ
オン注入法を適用することに依り、例えば、ＡｓやＰ等
の等不純物を打ち込む．ドーズ量及び加速電圧等の条件
は、所望のシート抵抗及びタングステンボリサイド層の
膜厚を考慮に入れ、適宜設定する． 第２図（８）参照 従来と同じように通常のフォト・リソグラフイ技術に於
けるレジストプロセス及びエッチング・ガスをｃｃｘａ
とする反応性イオン・エッチング（Ｒｅａｔｉｖｅ　Ｉ
ｏｎ　Ｅｔｃｈｉｎｇ：　Ｒｌｌ！）法を適用すること
に依り、蓄積電極（タングステンボリサイド層）のバタ
ーニングを行い、蓄積電極パターンを形成する．これに
より蓄積電極端面に急俊な段差部及び鋭利なエッジ部（
Ａ部）が出現する．ここで、Ａの角部は、ほぼ直角であ
る． ？２図（ハ）参照 いわゆるウエット酸化による熱酸化法を適用することに
依り、蓄積電極パターニングの際生じた急俊な段差部及
び鋭利なエッジ部（第２図（８）のＡ部）をダレさせ、
丸みをもたせたなだらかな形状にする。その際の条件は
、例えば次のように設定する。

酸化雰囲気：　ＨｔＯ／Ｏｘ 圧　　力　：常圧（大気圧） 酸化温度　＝９００〜１１００”Ｃ 処理時間　：３０〜６０分 熱酸化の結果として、ＳｉＯ■からなる厚さ例えば３０
００人程度の熱酸化膜１０２が形成される。又、この熱
酸化処理過程において、多結晶Ｓｔ膜４とＷＳｉｘ膜５
の間の密着性がよくなり、ＷＳｉｘ膜５の割れやはがれ
を防止できるという効果もある。

「作用」の欄で述べたように、ここでは２つの異なる表
面上において熱酸化が進行する。

ｉ）パターニング（第２図（濁）によって露出した多結
晶Ｓｉ膜４の側面の熱酸化 ｉｉ　）　ＷＳｉｘ膜５上の熱酸化 尚、パターニングによって表出したＳｉＮ膜３上の熱酸
化は、ＳｉＮ膜３がマスクになるためほとんど進行しな
い。

以下ｉ），ｉｉ）をそれぞれ説明する．ｉ）パターニン
グ（第２図（８））によって露出した多結晶Ｓｉ膜４の
側面の熱酸化 この側面部は、「作用」の欄で述べたのと同じ現象が起
こる．これにより、従来急俊な段差部及び鋭利なエッジ
部で生じていた応力集中及び電界集中による絶縁破壊を
予防できる．尚、図では、熱酸化によって、ＷＳｉχ膜
５がＳｉＮ膜３に接触してある様子を示したが、これは
別に完全に接触していなくてもよい．なぜならば、タン
グステンボリサイド層の周縁端部（第２図（８）のＡ部
）をダレさせて丸みをおびた形状にすれば、熱酸化膜除
去後、形或するキャパシタ膜１０３の応力集中及び電界
集中を緩和させることができ、本発明の目的は達威され
るので、その範囲内で酸化温度，処理時間を設定すれば
よく、必ずしも完全にＳｉＮ膜３に接触するまで熱酸化
を行う必要はないからである。

ｉｉ　）　ＷＳｉｘ膜５上の熱酸化 ＷＳｉｘ層上にＳｉｎｇからなる厚さ例えば３０００人
程度の熱酸化膜１０２が形成される。ここのメカニズム
は「作用」の欄で示したとおりである。熱酸化の進行に
伴って熱酸化膜１０２は厚くなり、多結晶Ｓｉ層４は薄
くなる．従って多結晶Ｓｉ層４中のＳｉｉ少による膜厚
の減少分を熱酸化処理条件からあらかじめ予測して、従
来より厚めに多結晶Ｓｉ膜４を形成しておく必要がある
。

本実施例での、それぞれの膜の膜厚を整理すると以下の
ようになる。

本発明と従来例の蓄積電極の厚さを比較してみると、従
来例では、蓄積電極は多結晶Ｓｉ単層で構威されており
、膜厚は３０００〜４０００人であった。本発明では、
蓄積電極の厚さが従来と同じになるように設定して熱酸
化を行ったので、本発明の蓄積電極が多結晶Ｓ１膜４と
ＷＳｉｘ膜５の２層構造になっているにもかかわらず、
その厚さは、３５００〜４０００人である。尚、従来、
蓄積電極を多結晶Ｓｉ単層とした場合のシート抵抗は４
０〜１５０Ω／ボだうたのに対して、本発明は、金属シ
リサイド層を含めて蓄積電極を形成したため、蓄積電極
５１のシート抵抗は１０Ω／ポ程度となり、シート抵抗
は減少する．尚、熱酸化処理中、ＷＳｉｘｌｌ５の膜厚
はほぼ一定である．また、熱酸化処理によって、ＷＳｉ
ｘ層５中のＷは酸化されないと考えられる．なぜならば
、熱酸化処理前後でＮＳｉｘ層の組威変化が認められな
いからである。

第２図（ｉ）参照 前工程で形成されたＳｉＯｚからなる熱酸化膜１０２を
エッチング除去する．先に述べたようにこの工程におい
ては、眉間絶縁層２上に形成されたＳｉＮ膜３はエッチ
ング速度が熱酸化膜１０２に比べ著しく遅いため（第２
図（ロ）の説明参照）、実質的にエツチングされず、熱
酸化膜１０２のみがエッチング除去される。このように
熱酸化時に形成された熱酸化膜１０２は、本工程によっ
てすべて除去されてしまうので後の工程に影響を与えな
い。これによって、なだらかな形状をした端部をもつ蓄
積電極５１が表出する。

第２図Ｕ）参照 次に、蓄積電極５１上にキャパシタ絶縁膜１０３として
、例えば、窒化シリコン（ＳｉＮ）を例えばアンモニア
（ＮＨ３）とシラン（ＳｉＨ４）を反応ガスとするＣＶ
Ｄ法を適用することに依り、膜厚均一に厚さ例えば１０
０人程度形成する，キャパシタ絶縁膜としてＳｉＮを用
いた理由は、 ｉ）誘電率が高くキャパシタ膜として好ましいこと ｉｉ）下地になるＳｉＮ膜３及びーＳｉｘ膜５のカバレ
ッジがよいので薄く形成できること である． 尚、キャパシタ絶縁膜としては、ＳｉＮでなくとも上の
ｉ），ｉｉ）の２つの条件を兼ね備えたちの？使えばよ
い。キャパシタ絶縁膜の膜厚は、所望の容量及び絶縁性
が得られるように適宜設定すればよい。

第２図（ロ）参照 キャパシタ絶縁膜１０３上に、対向電極とすべき導電膜
１０４として多結晶Ｓｔ膜を例えば、シラン（ＳｉＨａ
）を反応ガスとするＣＶＤ法を適用することに依り、厚
さ例えば４０００人程度形成する．尚、対向電極とすべ
き導電膜１０４は、アルミニウムのような金属配線材料
であってもよく、高融点金属，高融点金属シリサイドで
あってもよい．第２図（１）参照 対向電極とすべき多結晶Ｓｔ層１０４を低抵抗化する為
、イオン注入法を適用することに依り、例えばＡｓやＰ
等の不純物を打ち込む．ドーズ量及び加速電圧等の条件
は、所望のシート抵抗及び多結晶Ｓｉ層の厚さを考慮に
入れ適宜、設定する。

第２図（ホ）参照 通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセス及びエッチングガスをＣＣ■４とするＲＩＢ法を
適用することに依り、対向電極１０４のバターニングを
行う。以上の工程を経て、本発明によるセル・キャパシ
タが完或する。そして、あとは、Ｓｉｎｇ膜３０２を形
成すれば、第３図に示す如き本発明一実施例のスタック
型メモリセルが完威する．尚、第５図と第３図を見比べ
てみれば明らかなように、本発明（第３図）では、ゲー
ト電極３ｌ上においてＳｉＮ膜が形成されており、これ
がＳｉＮ膜上に形成される熱酸化膜Ｓｉｎ．除去のとき
、ゲート電極を守る役割をはたしている。

このように本発明によれば、蓄積電極の厚さは、従来法
と変わらないにもかかわらず、第６図Ａ，Ａ′部を第３
図Ｂ，Ｂ’部のようになだらかな形状にしたため、この
部分の電界集中が緩和されこの部分の絶縁耐圧も他の部
分と同様６〜９ＭＶ／ＣＩＱまで回復する。従って、キ
ャパシタ膜全体の絶縁耐圧も６〜９ＭＶ／ｃｍに向上す
る。このように、従来、絶縁耐圧の低かった段差部及び
エッジ部の絶縁耐圧を向上させることにより、キャパシ
タ膜全体の絶縁耐圧が吋上ずる。そして、Ａ，Ａ’部の
絶縁耐圧が向上すればこの部分で生じていた絶縁破壊を
防止でき、このことが結果的にメモリセルの歩留まり向
上へつながる。そして同時に、キャパシタ膜の薄膜化を
追求しても絶縁破壊を起こさないメモリセルの製造も可
能になるわけである．〔発明の効果〕 以上説明した様に、本発明の半導体記憶装置の製造方法
に依れば、従来キャパシタ膜の絶縁破壊をひきおこす原
因となっていた蓄積電極パターニングの際生じた急俊な
段差部及び鋭利なエッジ部（第１図（ａ）のＡ部）を、
従来の製造工程を維持したまま途中に熱酸化処理という
簡便かつ容易な一工程をはさむだけで、丸みをおびたな
だらかな形状にし、その上にキャパシタ膜を形成するこ
とによって、段差部やエッジ部付近に従来生じていた応
力集中及び電界集中を緩和し、キャパシタ膜の絶縁破壊
を未然に防止できる．それによって歩留まりが改善され
る．従って、キャパシタ膜の厚さを従来と同じに保った
としても、この部分で生じていた応力集中及び電界集中
による絶縁破壊を防止できる。そして、キャパシタ膜を
よりいっそう薄膜化しても、段差部及びエッジ部で絶縁
破壊を起こさないので、より微細なメモリセルをつくる
ことができ、メモリの高集積化に寄与するところが大き
い。

【図面の簡単な説明】

第１図（ａ）〜（Ｃ）は、本発明の製造方法の原理説明
図、 第２図（ａ）〜（ホ）は、本発明のセルキャパシタの製
作工程要所を示す概略的な要部切断側面図、第３図は、
本発明一実施例を説明する為の半導体記憶装置の要部切
断側面図、 第４図（ａ）〜（ｉ）は、従来のセルキャパシタの製作
工程要所を示す概略的な要部切断側面図、第５図は、従
来例を説明する為の半導体記憶装置の要部切断側面図で
ある。 １：基板、 ２：絶縁膜、 ３：耐酸化膜、 １０４：Ｓｉ膜 金属シリサイド膜、 不純物イオン、 ゲート、 ソース、 ドレイン、 ４及び５からなる蓄積電極（第１電極）、熱酸化膜、 キャパシタ絶縁膜、 フィールド絶縁膜Ｓｔｏｗ、 Ｓｉｎｇ膜． 本イ芒θ月　ｎｔｒｂｕｓ犬／）４理訛ｅ月　図第　１
　　図 第 ２ １１Ｚ（で０ １ノ オＥ１二Ｉｌ＋各的な中杏トナ７フ罐４ＹイＯりｄｂ図
第 ２ 圓 （ぞ の ２２ 矛ｒＬ略びフ佐　１：音戸｛刀遥咋イ剣面圓第 ２ 図 （子の４） 第 ４ 図 岬の １） オ烏Ｅ四シａフなキ吉Ｐｔ刀匿σイロ・１面長ク第 ４ 図 （で ｆ）３ノ 不［１［１！６フｒ，（量合ｐｉｎ凰汀イ則６図第 ４ 図 （そ つ ２） １ａ５ｔ刀Ｍ｛ｆｊ［＋ＩＵ 第 ５ 図

Claims (1)

1. 【特許請求の範囲】 下地となる基板（１）上に形成した絶縁膜（２）上に、
   耐酸化膜（３）を形成する工程と、 該酸化膜（３）上に延在するキャパシタの蓄積電極（５
   １）とすべきシリコン（４）と金属シリサイド（５）と
   を順次積層してなる積層膜を形成する工程と、該積層膜
   を選択的に除去してパターニングした後、酸化性雰囲気
   中で熱処理して前記積層膜の端部をなだらかな形状にす
   る工程と、 前記熱処理工程中に金属シリサイド（５）表面上に形成
   された酸化膜（１０２）を除去して金属シリサイド（５
   ）を表出させる工程と、 前記の表出した金属シリサイド（５）表面を覆うように
   キャパシタ絶縁膜となる絶縁膜（１０３）を形成する工
   程と、 上記絶縁膜（１０３）上にキャパシタの対向電極とすべ
   き導電膜（１０４）を形成する工程とを含むことを特徴
   とする半導体装置の製造方法。