JPH0317596Y2 - - Google Patents

Info

Publication number
JPH0317596Y2
JPH0317596Y2 JP1984197173U JP19717384U JPH0317596Y2 JP H0317596 Y2 JPH0317596 Y2 JP H0317596Y2 JP 1984197173 U JP1984197173 U JP 1984197173U JP 19717384 U JP19717384 U JP 19717384U JP H0317596 Y2 JPH0317596 Y2 JP H0317596Y2
Authority
JP
Japan
Prior art keywords
pulse
basic clock
period
retriggerable
duty ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1984197173U
Other languages
English (en)
Other versions
JPS61114998U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1984197173U priority Critical patent/JPH0317596Y2/ja
Publication of JPS61114998U publication Critical patent/JPS61114998U/ja
Application granted granted Critical
Publication of JPH0317596Y2 publication Critical patent/JPH0317596Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Stepping Motors (AREA)

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、パルスモータの駆動回路に関し、更
に詳しく述べれば、高速域での回転トルクを損う
ことなく、低速域での低消費電力化をはかれるパ
ルスモータの駆動回路に関する。
〈従来の技術〉 第9図は、例えば特開昭58−141153号により開
示された従来のパルスモータ駆動回路のブロツク
線図である。図中、1はパルスモータの回転速度
を設定するボリユーム、2はA/D変換器、3は
演算部、4はプログラマブル分周器で、演算部3
から与えられるクロツクパルスを、同じく演算部
3から与えられる分周データによつて分周を行
う。
5は相パルス発生器で、例えばフリツプ・フロ
ツプ2段で構成され、プログラマブル分周器4か
らの基本クロツクパルスの2クロツク毎に反転す
る4相の相パルスを出力する。6はプログラマブ
ル分周器4の出力によつてトリガーされるワンシ
ヨツトマルチバイブレータ、7はアンド回路7
a,7b,7c,7dを含むゲート回路で、相パ
ルス発生器5からの各相パルスとワンシヨツトマ
ルチバイブレータ6の出力パルスとの論理積をと
る。8はアンド回路7a,7b,7c,7dの出
力によつて制御されるトランジスタ8a,8b,
8c,8dを含むドライバー回路である。
9は巻線9a,9bを有するパルスモータで、
巻線9aの両端はトランジスタ8a,8bに夫々
接続され、巻線9bの両端はトランジスタ8c,
8dに夫々接続されている。
このような回路の動作について第10図の波形
図に従い説明を行う。ボリユーム1で設定された
アナログ値はA/D変換器2でデジタル量に変換
され、演算部3へ与えられる。演算部3において
所定の演算が施され、設定値に対応した分周デー
タがプログラマブル分周器4に与えられる。プロ
グマブル分周器4では、別途演算部3から与えら
れたクロツクパルスを前記分周データに基づき分
周し、第10図aに示す如き周期Tの基本クロツ
クパルスを発生する。
このパルスは相パルス発生器5に与えられ、内
部に含まれる2段のフリツプ・フロツプによつ
て、第10図b〜eに示す、前記基本クロツクパ
ルスの2クロツク毎に反転する4相の相パルスを
出力する。これら相パルスは互いに一定位相ずつ
ずれており、夫々アンド回路7a〜7dに加えら
れ、これらアンド回路において、ワンシヨツトマ
ルチバイブレータ6から加えられた、第10図f
に示すパルス幅τのパルスと論理積がとられる。
この結果、第10図b〜eにおいて、斜線で示
した期間だけ巻線9a,9bに励磁電流が流れ、
パルスモータ9はこの期間のみ歩進動作する。
このような回路では、前記斜線の期間のみパル
スモータ9が駆動されるもので、この期間τはワ
ンシヨツトマルチバイブレータ6を調整して種々
変更が可能な為、前記基本クロツクパルスの周波
数が低い低速域では、オンオフ・デユーテイ比
τ/Tが小さくなつて消費電力を節約出来る利点
がある。
しかしながら、このような回路では、基本クロ
ツクパルスの先頭からの短い期間だけ励磁され、
それ以降、次のパルスが到来するまでの間励磁さ
れない為、基本クロツクパルスの周波数が低い低
速域ではオフ期間が長くなつてしまう。この為、
パルスモータ9の負荷が摩擦負荷の場合には問題
ないが、パルスモータ9の回転トルクと逆向きの
負荷トルクがかかつているような場合、オフ期間
の間にパルスモータ9が逆回転してしまう欠点が
あつた。
〈考案が解決しようとする問題点〉 本考案の解決しようとする技術的課題は、低速
域で、低消費電力化をはかりつつ、回転方向と逆
向きの負荷トルクがあつても前記パルスモータが
逆回転しないようにすることにある。
〈問題点を解決するための手段〉 制御すべきパルスモータの回転速度設定信号に
周期Tが対応したパルスを発生する基本クロツク
パルス発生手段と、前記基本クロツクパルスに基
き一定位相ずつずれた複数のパルスを発生する相
パルス発生手段と、一定周期T1でパルスを自由
発振する無安定マルチバイブレータと、前記基本
クロツクパルス及び前記無安定マルチバイブレー
タの出力パルスに基づき一定パルス幅τ′のパルス
を発生するリトリガブル・ワンシヨツトマルチバ
イブレータと、前記相パルス発生手段からの各相
パルスと前記リトリガブル・ワンシヨツトマルチ
バイブレータの出力パルスとの論理積をとる複数
のゲート回路と、これらゲート回路の出力に基き
前記パルスモータの巻線に励磁電流を供給する手
段とを具備し、前記基本クロツクパルスの周期T
と前記無安定マルチバイブレータの出力パルスの
周期T1とがT1<Tの関係にあるとき前記パルス
モータをτ′/T1なる一定のオンオフデイーテイ
比で制御し、τ′<T<T1の関係にあるとき、前
記基本クロツクパルスの周期に応じて変化する
τ′/Tなるオンオフデユーテイ比で制御し、T≦
τ′の関係にあるときオンオフデユーテイ比1で制
御したことにある。
〈作用〉 前記の技術的手段は次のように作用する。即
ち、前記基本クロツクパルスの周波数が低い低速
域において、一定のオンオフデユーテイ比で前記
巻線を励磁し、低消費電力化をはかりつつ、回転
方向と逆向きの負荷トルクがあつても前記パルス
モータが逆回転しないようにし、また、高速域に
おいて、前記オンオフデユーテイ比を上げ、周波
数の高い領域での前記パルスモータの回転トルク
の減少を最小限に押えるようにした。
〈実施例〉 以下図面に従い本考案の実施例を説明する。第
1図は本考案の実施例回路のブロツク線図であ
る。図中、第9図における要素と同じ要素には同
一符号を付しこれらについての説明は省略する。
本図では第9図のプログラマブル分周器4以降の
構成だけが示されている。10は、端子11より
基本クロツクパルスが与えられているリトリガブ
ル無安定マルチバイブレータ、12は、このリト
リガブル無安定マルチバイブレータの出力が与え
られたリトリガブル・ワンシヨツトマルチバイブ
レータで、ここからの出力はアンド回路7a,7
b,7c,7dの一方の入力に夫々与えられてい
る。
このような構成の実施例装置の動作について、
第2図の波形図に従い説明を行う。第2図aに示
す如き基本クロツクパルスが与えられると、リト
リガブル無安定マルチバイブレータ10は、第2
図bに示す如く周期T1で自由発振する。この間
において前記基本クロツクパルスが入るとリトリ
ガーされ、負パルスを発生する。
リトリガブル・ワンシヨツトマルチバイブレー
タ12は、リトリガブル無安定マルチバイブレー
タ10の出力の立下りでトリガーされ、第2図c
に示す如き一定パルス幅τ′の正パルスを発生す
る。このパルスが終らないうちに、再びトリガー
されると、その時点からさらにパルス幅τ′のパル
スを発生する。
第2図d,f,h,jの波形は相パルス発生器
5からの4相の相パルス出力を示す。これら相パ
ルスはアンド回路7a〜7dの一方の入力に加え
られ、他方の入力に加えられたリトリガブル・ワ
ンシヨツトマルチバイブレータ12からの出力と
の間で論理積がとられる。
第2図e,g,i,kはアンド回路7a〜7d
の各出力を表わす。これらの図において、斜線で
示した期間、巻線9a〜9bに励磁電流が流れ、
パルスモータ9が間欠駆動される。
第2図から明らかなように、第2図aの基本ク
ロツクパルスの周波数が低く、周期Tとリトリガ
ブル無安定マルチバイブレータ10の出力パルス
の周期T1との関係が、T1<Tのとき、オンオフ
デユーテイ比は略 τ′/T1 …(1) と一定となる。基本クロツクパルスの周波数が上
つて、τ′<T<T1のとき、オンオフデユーテイ
比は、 τ′/T …(2) となり、基本クロツクパルスの周波数が上るに従
い、オンオフデユーテイ比は増加する。基本クロ
ツクパルスの周波数が更に上つて、T≦τ′になつ
たとき、オンオフデユーテイ比は1となる。
第3図はこのような本考案実施例回路の駆動周
期とオンオフデユーテイ比との関係を示す特性図
で、縦軸はオンオフデユーテイ比、横軸は駆動周
期Tを表わす。この図から、明らかなように、周
期Tが大きくなるに従つてオンオフデユーテイ比
はτ′/T1に近くなり、駆動周期Tが小さくなる
とオンオフデユーテイ比は1となる。
第4図は、縦軸をオンオフデユーテイ比そのま
まにして、横軸を駆動周波数(=1/T)にし
て、第3図の特性図を書き改めたものである。
ところで、パルスモータを定電圧駆動した場
合、第5図に示すように、励磁電流Iは駆動周波
数が上るにつれて減少する(縦軸:励磁電流、
横軸:駆動周波数)。
本考案実施例回路は、第4図に示すようなオン
オフデユーテイ特性を持つている為、本考案によ
る励磁電流I′は駆動周波数に対し第6図のよう
な関係となる。即ち、駆動周波数が低い低速域に
おいて低いオンオフデユーテイ比で駆動し、駆動
周波数が高くなるにつれてオンオフデーテイ比が
増加し、駆動周波数が高い高速域においてオンオ
フデーテイ比を1とし励磁電流に制限を付けない
状態でパルスモータ9を駆動するようにしてい
る。
この結果、第6図中、Uで示す低周波数範囲で
は、何にも制限を付けない場合(点線で示す)、
に比較して、励磁電流の変化幅が小さく押えら
れ、低消費電力化がはかられると共に、パルスモ
ータ9の回転方向と逆向きの負荷トルクがあつて
も、一定のオンオフデユーテイ比で駆動される為
逆回転する前に再励磁され、正常な低速回転が維
持出来る。
更に、高速域では、オンオフデユーテイ比を
100%に近づけ、励磁電流I′に制限を付けないよ
うにしている為、励磁電流の減少を最小限に押え
ることが出来る。
第7図は本考案の他の実施例回路を示すブロツ
ク線図である。図中、第1図における要素と同じ
要素には同一符号を付し、これらについての説明
は省略する。13はトリガー端子が2以上あるリ
トリガブル・ワンシヨツトマルチバイブレータ、
14はリトリガブルでない無安定マルチバイブレ
ータである。リトリガブル・ワンシヨツトマルチ
バイブレータ13の一方のトリガー端子には無安
定マルチバイブレータ14の出力が加えられ、も
う一つのトリガー端子には基本クロツクパルスが
与えられている。このような構成によつても第1
図の本考案実施例回路の場合と同様な特性か得ら
れる。
この回路の動作について第8図の波形図に従い
説明を行う。第8図aは基本クロツクパルスの波
形図、第8図bは前記基本クロツクパルスと無関
係に周期T1で自由発振している無安定マルチバ
イブレータ14の出力波形図である。
第8図cはリトリガブル・ワンシヨツトマルチ
バイブレータ13の出力波形図で、無安定マルチ
バイブレータ14の出力の立下りでトリガーさ
れ、一定パルス幅τ′の正パルスを発生する。この
パルスが終らないうちに、前記基本クロツクパル
スで再トリガーされると、その時点からさらにパ
ルス幅τ′のパルスを発生する。
第8図d,f,h,jは相パルス発生器5から
の4相の相パルス出力を表わす。第8図e,g,
i,kはアンド回路7a〜7dの各出力を表し、
斜線で示した期間においてパルスモータ9が駆動
される。
第1図の実施例回路の場合、リトリガブル・無
安定マルチバイブレータ10とリトリガブル・ワ
ンシヨツトマルチバイブレータ12とを直列接続
し、このリトリガブル・ワンシヨツトマルチバイ
ブレータから第2図cに示す出力を得ているが、
本実施例回路におけるように、リトリガブル・ワ
ンシヨツトマルチバイブレータ13に無安定マル
チバイブレータ14の出力と基本クロツクパルス
とをトリガー入力として与えても、第1図の実施
例回路の場合と同様な出力が得られる(第8図c
参照)。
〈考案の効果〉 本考案によれば、低速域で低消費電力化がはか
られると共に、パルスモータの回転方向と逆向き
の負荷トルクがあつても、一定のオンオフデユー
テイ比で駆動され、逆回転する前に再励磁される
為、正常な低速回転が維持出来る。
更に、高速域では、オンオフデユーテイ比を
100%に近づけ、励磁電流に制限をかけないよう
にしている為、駆動周波数の高い領域での励磁電
流の減少を最小限に押えることが出来る。
【図面の簡単な説明】
第1図は本考案の実施例回路のブロツク線図、
第2図乃至第6図は第1図の本考案実施例回路の
動作説明図、第7図は本考案の他の実施例回路を
示すブロツク線図、第8図は第7図の本考案実施
例回路の動作説明図、第9図は従来回路のブロツ
ク線図、第10図は第9図に示す回路の動作説明
図である。 3……演算部、4……プログラマブル分周器、
5……相パルス発生器、7……ゲート回路、8…
…ドライバー回路、9……パルスモータ、10…
…リトリガブル無安定マルチバイブレータ、12
……リトリガブル・ワンシヨツトマルチバイブレ
ータ、13……トリガー端子が2以上あるリトリ
ガブル・ワンシヨツトマルチバイブレータ、14
……無安定マルチバイブレータ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 制御すべきパルスモータの回転速度設定信号に
    周期Tが対応したパルスを発生する基本クロツク
    パルス発生手段と、前記基本クロツクパルスに基
    き一定位相ずつずれた複数のパルスを発生する相
    パルス発生手段と、一定周期T1でパルスを自由
    発振する無安定マルチバイブレータと、前記基本
    クロツクパルス及び前記無安定マルチバイブレー
    タの出力パルスに基づき一定パルス幅τ′のパルス
    を発生するリトリガブル・ワンシヨツトマルチバ
    イブレータと、前記相パルス発生手段からの各相
    パルスと前記リトリガブル・ワンシヨツトマルチ
    バイブレータの出力パルスとの論理積をとる複数
    のゲート回路と、これらゲート回路の出力に基き
    前記パルスモータの巻線に励磁電流を供給する手
    段とを具備し、前記基本クロツクパルスの周期T
    と前記無安定マルチバイブレータの出力パルスの
    周期T1とがT1<Tの関係にあるとき前記パルス
    モータをτ′/T1なる一定のオンオフデイーテイ
    比で制御し、τ′<T<T1の関係にあるとき、前
    記基本クロツクパルスの周期に応じて変化する
    τ′/Tなるオンオフデユーテイ比で制御し、T≦
    τ′の関係にあるときオンオフデユーテイ比1で制
    御したことを特徴とするパルスモータ駆動回路。
JP1984197173U 1984-12-25 1984-12-25 Expired JPH0317596Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1984197173U JPH0317596Y2 (ja) 1984-12-25 1984-12-25

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1984197173U JPH0317596Y2 (ja) 1984-12-25 1984-12-25

Publications (2)

Publication Number Publication Date
JPS61114998U JPS61114998U (ja) 1986-07-21
JPH0317596Y2 true JPH0317596Y2 (ja) 1991-04-12

Family

ID=30755276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1984197173U Expired JPH0317596Y2 (ja) 1984-12-25 1984-12-25

Country Status (1)

Country Link
JP (1) JPH0317596Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7671556B2 (en) * 2005-06-08 2010-03-02 Rohm Co., Ltd. Image sensing apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5691697A (en) * 1979-12-26 1981-07-24 Yokogawa Hokushin Electric Corp Controlling circuit of stepping motor
JPS59159700A (ja) * 1983-03-03 1984-09-10 Toshiba Corp ステツプモ−タ駆動制御回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5691697A (en) * 1979-12-26 1981-07-24 Yokogawa Hokushin Electric Corp Controlling circuit of stepping motor
JPS59159700A (ja) * 1983-03-03 1984-09-10 Toshiba Corp ステツプモ−タ駆動制御回路

Also Published As

Publication number Publication date
JPS61114998U (ja) 1986-07-21

Similar Documents

Publication Publication Date Title
US20080001561A1 (en) PWM control system
JPH0317596Y2 (ja)
JPS63190595A (ja) ステツプモ−タの駆動回路
JPH03183379A (ja) 超音波モータ駆動回路
JP2676058B2 (ja) モータ駆動回路
JPS58215997A (ja) ステツピングモ−タ駆動方法
JPS591440Y2 (ja) モ−タの駆動回路
JPS5918879Y2 (ja) パルス幅変調インバ−タの制御装置
JP2584277B2 (ja) モータ制御回路
JPH05260798A (ja) ステッピングモータトルク制御回路
JPS60144802A (ja) 速度制御装置
JPS6138400Y2 (ja)
JP3089025B2 (ja) ステッピングモータの制御方法および制御装置
JPS5947560B2 (ja) 電磁継手制御装置
JP2852083B2 (ja) インバータのpwm制御法及びpwmインバータ
JPH0965694A (ja) 可変電流型モータ駆動制御回路
JPS6389096A (ja) ステツプモ−タの駆動制御方法
JPS59145300U (ja) ステツピングモ−タ運転制御回路
JPH04372600A (ja) パルスモータ駆動装置
JP2625870B2 (ja) Pwmインバータ
JPH0965693A (ja) ステッピングモータ駆動制御回路
JPH0538200A (ja) 車両発電機の電圧制御装置
JPH06105587A (ja) モータ駆動回路
JPH028560B2 (ja)
JPH01227699A (ja) ステッピングモータの駆動方法および駆動回路