JPH0316375A - 画像処理指定領域情報計算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、デジタル複写機の画像処理指定領域情報計算
装置に関する。

従来の技術 複写機において、タブレット等により指定された原稿中
のある領域の内側又は外側につき、その画像を消去又は
移動させる技術（即ち、エディタによるトリミング又は
マスキング技術）は、アナログ複写機の時代から既に登
場し、各種デザイン用途などにおいて広く利用されてい
る。

ここに、近年ではデジタル複写機の出現により、より低
価格でエディタ機能を持たせることが可能となり、指定
領域精度も改善されている。更には、デジタル複写機の
持つ画像処理能力との結合により、より広い用途への活
用の可能性を秘めるものでもある。

このようなデジタル複写機用のエディタでの領域指定方
式としては、イレーサ方式とカウンタ方式とがある。イ
レーサ方式はアナログ複写機でも用いられているもので
あり、アレイ状のＬＥＤにより感光体上の電荷を落とす
ことによりマスキングやトリミングを行うというもので
ある。カウン夕方式は１つの指定領域に対し主走査、副
走査方向の双方に１つずつのカウンタを用いて指定領域
を計算する方式である． 発明が解決しようとする課題 何れにしても、従来方式では、アナログ複写機時代と同
じく、主走査、副走査方向に直線的な口や凹等の矩形形
状でしか領域指定できず、指定し得る領域形状に自由度
がないものである。また、指定し得る領域数も少ない。

課題を解決するための手段 少なくとも主走査方向２ライン分の全読取り画素数の１
／４の画像処理指定領域情報を記憶する容量を持つ領域
情報記憶手段と、画像処理指定領域情報を画像処理ユニ
ットに交互に出力する２段並列接続のシフトレジスタと
、これらのシフトレジスタの出力切換えを行うセレクタ
と、前記領域情報記憶手段から画像処理指定領域情報を
これらのシフトレジスタに交互に高速転送するダイレク
トメモリアクセスコントローラと、前記領域情報記憶手
段に記憶された画像処理指定領域情報に基づく１主走査
ライン毎の画像処理領域の計算及び前記ダイレクトメモ
リアクセスコントローラの制御を行うＣＰＵとにより構
威した。

作用 領域情報記憶手段に記憶された指定領域情報に基づき高
速でｌ主走査ライン毎の画像処理領域の計算を行うＣＰ
Ｕと、領域情報記憶手段に記憶された計算結果なる領域
データをシフトレジスタに高速で転送させるダイレクト
メモリアクセスコントローラとが、バスを効率的に使用
するこヒになり、シンプルなアーキテクチャ及び小容量
で低コストのメモリ構威で、任意形状の領域指定が可能
となる。

実施例 本発明の一実施例を図面に基づいて説明する。

まず、本発明が適用されるデジタル複写機内の画像処理
系の概略を第２図のブロック図により説明する。１はイ
メージプロセッシングユニットエＰＵで、原稿から読取
った画像データの処理を行う。２はスキャナコントロー
ラで、スキャナサーポモータや露光用蛍光灯の制御や、
前記ＩＰＵｌへの処理コマンドの書込み等を行う。３は
メインコントローラで、メインモータの制御等を行う。

４は操作部で、コピー用の基本的操作の入出力を行う。

５はタブレットで領域指定のための入力を行う。６は本
実施例の特徴的な構或による指定領域計算装置（エリア
カリキュレーションユニッ１・）ＡＣＵで、指定領域の
計算を行い、Ｉ　Ｐ　Ｕ　１の処理に同期した領域信号
を発生する。

このような構或における領域指定情報の流れの概略を説
明する。まず、タブレッ１・５上に原稿を置き、処理し
たい領域をスタイラスベンによりマーク指定する，この
指定を受け、タブレット５はマークされた位置をＸ−Ｙ
座標データに変換し、シリアル通信で操作部４に送る。

この時、タブレット５からのＸ，Ｙ座標データが有効で
あれば、操作部４はタブレット５に対しブザーを鳴らせ
る等の信号を返す。有効なＸ，Ｙ座標データは、操作部
４からさらにメインコントローラ３、スキャナコントロ
ーラ２を経て、ＡＣＵ６へ送られ、このＡＣＵａ内に一
旦記憶される。指定領域を確定するためのＸ，Ｙ座標デ
ータの全てがＡＣＵ６内に送られると（オペレータが全
ての領域指定を終えると）、オペレータは今度は、これ
らの指定領域内（又は指定領域外）についてどのような
処理を行うかを指令する。この指令は、操作部４からメ
インコントローラ３を経てスキャナコントローラ２に送
られ、このスキャナコントローラ２内のＣＰＵ（図示せ
ず）はこの指令をコード化してからＩＰＵＩに書込む。

この後、通常のコピー動作に移行する。まず、画像読取
り部７により読取られた画像データはデジタル信号の状
態でＩＰＵＩに取り込まれる。画像データは、第３図に
示すように、このＩＰＵＩ内の補正部８によりシエーデ
イング補正、ＭＴＦ補正等を受け、変倍部９により主走
査方向に必要な変倍処理を受ける（副走査方向の変倍は
スキャニング速度による）。この後、文字部１０、写真
部１１、中抜き部ｌ２及び反転部ｌ３により各々文字モ
ード処理、写真モード処理、中抜き処理、反転処理が並
行して行われる。即ち、実際に要求されている処理に限
らず、全ての処理を同時に行う。各処理を受けた画像デ
ータは白データ部ｌ４の白データとともに、ＩＰＵＩの
出力段に設けたセレクタ１５によって、実際に要求され
た処理を受けたものだけを選択する。後述するＡＣＵ６
からの領域信号はこのセレクト信号にゲートされる。

ここに、例えば第４図に示すように原稿１６中、斜線を
施して示す領域を画像処理指定領域１７とし、この指定
領域１７内を写真モードとし、指定領域１７外は白（即
ち、指定領域ｌ７内の画像のみを写真モードで取り出す
）とするモード設定した場合を考える。第４図では第ｎ
主走査ラインについてのデータ選択時を示す．ＡＣ：Ｕ
６からの領域信号がアクティブな部分（指定領域ｌ７内
）のみ、写真部１１により一律に写真モード処理された
データ中のデータを選択し、それ以外の部分では白デー
タ部ｌ４からの自データを選択する様子を示している。

この結果、全体的にみれば、第５図（ａ）に示すような
写真画像を有する原稿１６について、これをタブレット
５上で同図（ｂ）に示すようにＡ〜Ｅの５点をスタイラ
スペンにより指定すると、ＡＣＵ６によってこれらの指
定座標により囲まれる任意形状の指定領域ｌ７が計算・
記憶され、コピー動作を行うと、同図（Ｃ）に示すよう
に指定領域１７内の画像のみが抽出された写真モード処
理したコビー１８が得られるというものである。

なお、このＩＰＵＩにおいては、マーカベンによる領域
指定と併用するため、マーカ検出部１９も設けられ、こ
のマーカ検出部１９による領域信号とＡＣＵ６側からの
領域信号とがゲート回路２０を経てセレクタ１５に与え
られるよう構成されている。

しかして、本実施例の特徴とするＡＣＵ６の構或を第１
図に示す。まず、タブレット５側からのＸ，Ｙ座標デー
タをシリアル通信用ドライバ＆レシーバ２１を介して取
り込むＣＰＵ２２が設けられている。このＣＰＵ２　２
は画像処理領域の計算及び後述するＤＭＡＣの制御を行
う。このＣＰＵ２２には１６ビットのデータバス及びア
ド１ノスバスにより領域情報記憶手段としてのスタティ
ックＲＡＭ　（ＳＲＡＭ）２３が接続されている。この
ＳＲＡＭ２３はタブレ・ソト５によりｔ旨定されたＸ，
Ｙ座標データ及び領域信号を得るためのデータを格納す
るもので、本実施例では１ｋＸｌ６ビッ１・の容量を持
つものが用いられている。また、このＳＲＡＭ２３内の
データをｌ６ビットのパラレルからシリアルに変換して
出力する２段並列のｌ６ビット用のシフトレジスタ２４
．２５が設けられている。また、ＳＲＡＭ２３からこれ
らのシフトレジスタ２４．２５に対し交互にデータの転
送を高速で実行させるダイレクトメモリアクセスコント
ローラＤＭＡＣ２６が設けられている。このＤＭＡＣ２
６は前記ＣＰＵ２２に対しＨＡＣＫライン及びＨ　Ｒ　
Ｅ　Ｑラインにより接続され、がっ、前記１６ビットの
データパス及びアドレスバスにも接続されている。また
、システムプログラムを内蔵したＲＯＭ２７も同一の１
６ビットデータライン及びアドレスラインに接続されて
いる。さらに、このＤＭＡＣ２６に対しデータ転送要求
のための信号ＤＭＡＲＥＱ　（ＤＭＡリクエスト）を発
生させるＤＭＡＲＥＱ発生器２８が設けられている。

また、２つのシフトレジスタ２４．２５の出力側にはそ
の出力を交互に選択するためのセレクタ２９が設けられ
、領域信号と同期をとるためのラツチ３０に出力するよ
うに構成されている。更に、ＤＭＡＲＥＱ発生器２８と
同様に、同期信号ＰＭＳＹＮＣ，ＣＬＫに基づき各部の
動作タイミングを制御するシーケンスコントローラ３ｌ
が設けられている。

このような構或において、タブレットＳ側からのＸ，　
Ｙ，ｌ！！！標データは、シリアル通信によってＣＰＵ
２２に入力される。この際、本実施例ではシリアルデー
タがそのままＣＰＵ２２に入力されるが、シリアルボー
トを持たないＣ　Ｐ　Ｕの場合であればシリアルコミュ
ニケーションコントローラＳＣＣを、ＣＰＵのデータパ
ス上に持てばよい。Ｘ，Ｙ座標データを受信すると、Ｃ
ＰＵ２２はそのデータをＳ　ＲＡＭ　２　３に格納する
。全ての領域座標データを受信し、ＳＲＡＭ２３に格納
した時点で、ＣＰＵ２２は第１主走査ライン分の領域計
算を行い、ＳＲＡＭ２３の領域内に相当するアドレスに
は「１」を書込み（例えば、第４図や第５図中に斜線を
施して示す部分が相当する）、領域外に相当するアドレ
スには「Ｏ」を書込む。

そして、コピー動作がスタートすると、まず、ＤＭＡＣ
２６はＳＲＡＭ２３中の領域信号の最初の１ワード（１
６ビット）を一方のシフトレジスタ２４にロードさせる
。そして、このデータは画像データと同期してシリアル
信号に変換され、セレクタ２９を経て出力される。この
シフトレジスタ２４がシリアル出力している間に、ＤＭ
ＡＣ２６は領域信号の次のｌワードを他方のシフトレジ
スタ２５にロードする。先のシフトレジスタ２４が１６
ビット分出力し終えると、これに続けて、今度はシフト
レジスタ２５側からシリアルデータが出力される。この
間に、次のｌワードはシフトレジスタ２４側にロードさ
れる。このような転送動作を繰返すことにより、途切れ
ることなく領域信号が出力される。

ところで、本実施例におけるＳＲＡＭ２３の容量は、主
走査方向２ライン分についての全読取り画素数の１７４
程度のビット数にて画像処理指定領域情報を記憶する容
量を考慮したものとされている。原稿について主走査方
向２ライン分の全読取り画素数とは、例えば等倍（１０
０％コピー）時に、主走査方向に４００ｄｐｉ（１イン
チ当り４００画素）の読取り精度を持つ装置では、主走
査２９７ｍｍ（Ａ３幅サイズ）とすると、（２　９　７
／２５．４）Ｘ４００冨４６７７が、主走査１ライン分
の読取り画素数となる。よって、２ライン分の１／４と
すると、４６７７ｘ２ｘ　（１／４）＝２３３９ビット
の容量を持つメモリを意味する。

１／４は、領域指定の精度に関係するもので、主走査方
向４　０　０ｄｐｉの読取り精度に対し１／４の領域指
定ビットマップ（メモリ）を持つ時、領域指定精度は０
．２５ｍｍとなる。これは、領域指定入力装置であるタ
ブレット５の精度が現在では約±０．５關〜±１．０Ｍ
程度であり、また、デジタル複写機に対する画像編集要
求等とを考えた時の１つの適値として定められたもので
ある。１／４に代えて、１／２とすればＯ。１２５Ｍの
精度となり、１／８とすれば０．５Ｍの精度となる。

また、本発明において、主走査２ライン分を問題にする
のは、あるｌライン分についてＣＰＵ２２がその領域計
算を行っている間に他方の１ライン分については領域信
号の出力を専門に行わせるためである。

ところで、本実施例にあっては、シフトレジスタ２４．
２５のシフトクロックは、上記のように領域指定の精度
を±０．２５ｍｍとするため、ＩＰＵｌにおける画像処
理クロックの１／４となる周波数に落としてある。即ち
、画像データは主走査方向に画素１，２，３，・・・の
順に処理されるが、領域信号は画素信号に同期しつつ１
／４に分周したクロックで処理しなければならないから
である。

このため、第６図に示すようにシーケンスコントローラ
３１中には画素クロツクＣＬＫを１／４に分周する１／
４分周器３２が設けられ、分周されたクロックがシフト
レジスタ２４．２５のクロックとして入力されている。

よって、画像処理クロックを例えば１０ＭＨｚとすると
、シフトクロックは２．５ＭＨｚとなり、１ワード＝１
６ビットの画像領域信号を全て出力するのに要する時間
は、（１／２，５ＭＨｚ）Ｘｉ　６＝Ｊ　４μｓｅｃと
なる。

ここに、ＳＲＡＭ２３からシフトレジスタ２４又は２５
へのデータ転送のためのＤＭＡサイクルは、この間に行
なわれるが、ＤＭＡＣ２６及びＣＰＵ２２の動作クロッ
クを８　Ｍ　Ｉ−１　ｚ程度にすれば、ＤＭＡサイクル
はこの６。４μｓｅｃ中の僅かな時間で済む。そして、
残りの時間で、ＣＰＵ２２が次の主走査ラインの領域計
算を行いＳＲＡＭ２３に領域信号を書込ませることがで
きる。

なお、シーケンスコントローラ３ｌ中、１／１６分周器
３３はシフトレジスタ２４．２５の１６ビットデータに
ついてパラレルーシリアル変換するためのタイミングク
ロックＣＬＫＩＮＴを生成するためのものである。３４
はラッチである。

第７図は、ＳＲＡＭ２３を２ｋバイト構成した場合のア
ドレスマップの一例を示す。即ち、４００｛，〜６００
ｌ１のアドレスがタブレット５からのＸ，Ｙ座標データ
の格納に割当てられ、０００．〜ＩＯＯＨのアドレスが
Ｃ’Ｐ’Ｕ２２により計算された主走査ライン中の奇数
ラインの領域信号の格納に割当てられ、２００．〜３０
０．のアドレスがＣＰＵ２２により計算された主走査ラ
イン中の偶数ラインの領域信号の格納に割当てられてい
る。

また、第１図及び第６図構威におけるシフトレジスタ２
４．２５の動作制御及びＤＭＡサイクルの一例のタイミ
ングチャートを第８図に示す。

発明の効果 本発明は、上述したように構威したので、領域情報記憶
手段に記憶された指定領域情報に基づき高速で領域計算
を行うＣＰＵと、領域情報記憶手段に記憶された計算結
果なる領域信号をシフトレジスタに高速で転送させるダ
イレクトメモリアクセスコントローラとが、バスを効率
的に使用することになり、シンプルなアーキテクチャ及
び少なくとも主走査方向２ライン分の全読取り画素数の
画像処理指定領域情報を記憶すればよい小容量で低コス
トのメモリ構或で、任意形状で任意個数の領域指定を可
能とすることができる。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第ｌ図はブロッ
ク図、第２図は全体構或の概略を示すブロック図、第３
図はＩＰＵ構成を示すブロック図、第４図は画像処理例
を示すタイミングチャート、第５図は画像処理例を示す
説明図、第６図はシーケンスコントローラ構成を示すブ
ロック図、第７図はＲＡＭのアドレスマップ、第８図は
タイミングチャートである。 ２２・・・ＣＰＵ、２３・・・領域情報記憶手段、２４
，２５・・・シフトレジスタ、２６・・・ダイレクトメ
モリアクセスコントローラ、２９・・・セレクタ出　願
　人　　　株式会社　　　リ　コ　ー３ ６ 洒 １ ７１ス

Claims (1)

【特許請求の範囲】
1. 少なくとも主走査方向２ライン分の全読取り画素数の画
   像処理指定領域情報を記憶する容量を持つ領域情報記憶
   手段と、画像処理指定領域情報を画像処理ユニットに交
   互に出力する２段並列接続のシフトレジスタと、これら
   のシフトレジスタの出力切換えを行うセレクタと、前記
   領域情報記憶手段から画像処理指定領域情報をこれらの
   シフトレジスタに交互に高速転送するダイレクトメモリ
   アクセスコントローラと、前記領域情報記憶手段に記憶
   された画像処理指定領域情報に基づく１主走査ライン毎
   の画像処理領域の計算及び前記ダイレクトメモリアクセ
   スコントローラの制御を行うＣＰＵとよりなることを特
   徴とする画像処理指定領域情報計算装置。