JPH03163614A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH03163614A JPH03163614A JP1302936A JP30293689A JPH03163614A JP H03163614 A JPH03163614 A JP H03163614A JP 1302936 A JP1302936 A JP 1302936A JP 30293689 A JP30293689 A JP 30293689A JP H03163614 A JPH03163614 A JP H03163614A
- Authority
- JP
- Japan
- Prior art keywords
- current mirror
- current
- wiring
- circuit
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 101150006257 rig-4 gene Proteins 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［概要］
複数個のカレントミラー回路を設けた半導体集積回路に
関し、 各カレントミラー回路の電流比の精度向上を図ることに
より、回路全体の特性を向上することができる半導体集
積回路を提供することを目的とし、１つのカレントミラ
ー電流源と、このカレントミラー電流源にて駆動される
複数個のカレントミラー回路とを備え、カレントミラー
電流源と各カレントミラー回路とを配線接続するととも
に、各カレントミラー回路の低電圧側を低電圧側電源に
配線接続した半導体集積回路において、少なくともカレ
ントミラー電流源から最も離間したカレントミラー回路
以外のカレントミラー回路とカレントミラー電流源との
間に、同電流源から各カレントミラー回路を経由して低
電圧側電源を見た配線による電圧降下を同一にする電圧
補正抵抗を設けて構或した。 又、一対のカレントミラー回路を互いに離間して設け、
少なくとも両カレントミラー回路の低電圧側を配線接続
した半導体集積回路において、前記配線に対し、各カレ
ントミラ−回路に対応するカレントミラー電流源から各
カレントミラー回路を経由して低電圧側電源を見た配線
による電圧降下が同一となる位置に低電圧側電源を接続
して構成した。 ［産業上の利用分野］ 本発明は複数個のカレントミラー回路を設けた半導体集
積回路に関するものである。 近年、例えば半導体メモ１，１（ＲＡＭ）等において各
回路毎に電圧・電流レベルの精度が要求されてきており
、精度の良いカレントミラー回路を構或する必要がある
。 ［従来の技術］ 従来、複数個のカレントミラー回路を設けた半導体集積
回路として、第６図に示すように１つのカレントミラー
電流源Ｖｃｃに抵抗Ｒを介して接続されたダイオードＤ
１を共通にし、同ダイオードＤＩとトランジスタＴｌと
でカレントミラー回路１を構或するとともに、同じく同
ダイオードＤＩとトランジスタＴ２とでカレントミラー
回路２を構或し、その両カレントミラー回路１，２の低
電圧側を互いに共通配線で接続したものがある。 又、第７図に示すようにカレントミラー電流源としての
基準電源Ｖ ｒｅｆに抵抗Ｒを介して接続されたダイオ
ードＤ２とトランジスタＴ３とよりなるカレントミラ−
回路３の低電圧側と、前記基準電源Ｖ ｒｅｆとは別に
設けられたカレントミラー電流源としての基準電源Ｖｒ
ｅｆに対して抵抗Ｒを介して接続されたダイオードＤ３
とトランジスタＴ４とよりなるカレントミラー回路４の
低電圧側とを配線接続するとともに、カレントミラー回
路４の低電圧側を低電圧側電源ＶＥｚに接続したものが
ある。 ［発明が解決しようとする課題］ しかしながら、第６図に示す回路ではカレントミラー回
路２がカレントミラー電流源Ｖｃｃから離間した位置に
設けられてその配線長が長くなっているため、その配線
自身の抵抗ｒＢ＋ｒｌ！Ｅによる電圧降下によりトラン
ジスタＴ２に印加されるベース・エミッタ間電圧が低く
なり、カレントミラー回路２の電流値は設定した電流値
よりも小さくなる。このため、両カレントミラー回路１
． ２の電流比の精度を維持することができなかった
。 又、第７図に示す回路では両カレントミラー回路３，４
の低電圧側を接続する配線自身の抵抗ｒＩ！ｌ！により
、配線のどの位置を低電圧側電源Ｖ．に接続するかによ
って両カレントミラー回路３，４の低電圧側の電位が異
なってしまい、第６図と同様に両カレントミラー回路３
，４の電流比の精度を維持することができなかった。 従って、従来のように複数のカレントミラー回路を使用
すると、特性のバラツキが生じ、回路全体の特性が低下
してしまうという問題点があった。 本発明は上記問題点を解決するためになされたものであ
って、その目的は各カレントミラー回路の電流比の精度
向上を図ることにより、回路全体の特性を向上すること
ができる半導体集積回路を提供することにある。 一［課題を解決するための手段］ 上記目的を達成するため、第１発明は、１つのカレント
ミラー電流源と、このカレントミラー電流源にて駆動さ
れる複数個のカレントミラー回路とを備え、カレントミ
ラー電流源と各カレントミラー回路とを配線接続すると
ともに、各カレントミラー回路の低電圧側を低電圧側電
源に配線接続した半導体集積回路において、少なくとも
カレントミラー電流源から最も離間したカレントミラー
回路以外のカレントミラー回路とカレントミラー電流源
との間に、同電流源から各カレントミラ−回路を経由し
て低電圧側電源を見た配線による電圧降下を同一にする
電圧補正抵抗を設けた。 又、第２発明は、一対のカレントミラー回路を互いに離
間して設け、少なくとも両カレントミラ一回路の低電圧
側を配線接続した半導体集積回路において、前記配線に
対し、各カレントミラー回路に対応するカレントミラー
電流源から各カレントミラー回路を経由して低電圧側電
源を見た配線による電圧降下が同一となる位置に低電圧
側電源を接続した。
関し、 各カレントミラー回路の電流比の精度向上を図ることに
より、回路全体の特性を向上することができる半導体集
積回路を提供することを目的とし、１つのカレントミラ
ー電流源と、このカレントミラー電流源にて駆動される
複数個のカレントミラー回路とを備え、カレントミラー
電流源と各カレントミラー回路とを配線接続するととも
に、各カレントミラー回路の低電圧側を低電圧側電源に
配線接続した半導体集積回路において、少なくともカレ
ントミラー電流源から最も離間したカレントミラー回路
以外のカレントミラー回路とカレントミラー電流源との
間に、同電流源から各カレントミラー回路を経由して低
電圧側電源を見た配線による電圧降下を同一にする電圧
補正抵抗を設けて構或した。 又、一対のカレントミラー回路を互いに離間して設け、
少なくとも両カレントミラー回路の低電圧側を配線接続
した半導体集積回路において、前記配線に対し、各カレ
ントミラ−回路に対応するカレントミラー電流源から各
カレントミラー回路を経由して低電圧側電源を見た配線
による電圧降下が同一となる位置に低電圧側電源を接続
して構成した。 ［産業上の利用分野］ 本発明は複数個のカレントミラー回路を設けた半導体集
積回路に関するものである。 近年、例えば半導体メモ１，１（ＲＡＭ）等において各
回路毎に電圧・電流レベルの精度が要求されてきており
、精度の良いカレントミラー回路を構或する必要がある
。 ［従来の技術］ 従来、複数個のカレントミラー回路を設けた半導体集積
回路として、第６図に示すように１つのカレントミラー
電流源Ｖｃｃに抵抗Ｒを介して接続されたダイオードＤ
１を共通にし、同ダイオードＤＩとトランジスタＴｌと
でカレントミラー回路１を構或するとともに、同じく同
ダイオードＤＩとトランジスタＴ２とでカレントミラー
回路２を構或し、その両カレントミラー回路１，２の低
電圧側を互いに共通配線で接続したものがある。 又、第７図に示すようにカレントミラー電流源としての
基準電源Ｖ ｒｅｆに抵抗Ｒを介して接続されたダイオ
ードＤ２とトランジスタＴ３とよりなるカレントミラ−
回路３の低電圧側と、前記基準電源Ｖ ｒｅｆとは別に
設けられたカレントミラー電流源としての基準電源Ｖｒ
ｅｆに対して抵抗Ｒを介して接続されたダイオードＤ３
とトランジスタＴ４とよりなるカレントミラー回路４の
低電圧側とを配線接続するとともに、カレントミラー回
路４の低電圧側を低電圧側電源ＶＥｚに接続したものが
ある。 ［発明が解決しようとする課題］ しかしながら、第６図に示す回路ではカレントミラー回
路２がカレントミラー電流源Ｖｃｃから離間した位置に
設けられてその配線長が長くなっているため、その配線
自身の抵抗ｒＢ＋ｒｌ！Ｅによる電圧降下によりトラン
ジスタＴ２に印加されるベース・エミッタ間電圧が低く
なり、カレントミラー回路２の電流値は設定した電流値
よりも小さくなる。このため、両カレントミラー回路１
． ２の電流比の精度を維持することができなかった
。 又、第７図に示す回路では両カレントミラー回路３，４
の低電圧側を接続する配線自身の抵抗ｒＩ！ｌ！により
、配線のどの位置を低電圧側電源Ｖ．に接続するかによ
って両カレントミラー回路３，４の低電圧側の電位が異
なってしまい、第６図と同様に両カレントミラー回路３
，４の電流比の精度を維持することができなかった。 従って、従来のように複数のカレントミラー回路を使用
すると、特性のバラツキが生じ、回路全体の特性が低下
してしまうという問題点があった。 本発明は上記問題点を解決するためになされたものであ
って、その目的は各カレントミラー回路の電流比の精度
向上を図ることにより、回路全体の特性を向上すること
ができる半導体集積回路を提供することにある。 一［課題を解決するための手段］ 上記目的を達成するため、第１発明は、１つのカレント
ミラー電流源と、このカレントミラー電流源にて駆動さ
れる複数個のカレントミラー回路とを備え、カレントミ
ラー電流源と各カレントミラー回路とを配線接続すると
ともに、各カレントミラー回路の低電圧側を低電圧側電
源に配線接続した半導体集積回路において、少なくとも
カレントミラー電流源から最も離間したカレントミラー
回路以外のカレントミラー回路とカレントミラー電流源
との間に、同電流源から各カレントミラ−回路を経由し
て低電圧側電源を見た配線による電圧降下を同一にする
電圧補正抵抗を設けた。 又、第２発明は、一対のカレントミラー回路を互いに離
間して設け、少なくとも両カレントミラ一回路の低電圧
側を配線接続した半導体集積回路において、前記配線に
対し、各カレントミラー回路に対応するカレントミラー
電流源から各カレントミラー回路を経由して低電圧側電
源を見た配線による電圧降下が同一となる位置に低電圧
側電源を接続した。
第１発明によれば、１つのカレントミラー電流源から少
なくとも最も離間したカレントミラー回路以外のカレン
トミラー回路とカレントミラー電流源との間に設けられ
た電圧補正抵抗により、カレントミラー電流源から各カ
レントミラー回路を経由して低電圧側電源を見た配線に
よる電圧降下が同一になるため、各カレントミラ−回路
の電流比の精度が維持される。 又、第２発明によれば、各カレントミラ−回路に対応す
るカレントミラー電流源から各カレントミラー回路を経
由して低電圧側電源を見た配線による電圧降下が同一に
なるため、両カレントミラ一回路の電流比の精度が維持
される。 ［実施例］ 以下、本発明を具体化したー実施例を図面に従って説明
する。説明の便宜上、第６，７図と同様の構成について
は同一の符号を付してその説明を一部省略する。 第１図は第１発明の一実施例を示し、カレントミラー電
流源Ｖｃｃに直列に接続した抵抗Ｒを介して２つのカレ
ントミラー回路１． ２が配線接続され、両カレント
ミラー回路１． ２の低電圧側は低電圧側電源Ｖｘｇ
に配線接続されている。抵抗Ｒにカレントミラー回路２
を接続する配線Ｌｌは抵抗ｒａを持ち、カレントミラ−
回路１． ２の低電圧側を接続する配線Ｌ２は抵抗ｒ
ＫＷを持っているため、カレントミラー回路２のトラン
ジスタＴ２に印加されるベース・エミッタ間電圧が低く
なる。このため、ダイオードＤＩと前記抵抗Ｒとの間に
は電圧補正抵抗Ｒｃｌが設けられている。 そして、配線Ｌｌに流れる電流を１１１％配線し２に流
れる電流をＩ ＥＥＮ電圧補正抵抗Ｒｃｌに流れる電流
を１１、トランジスタＴ１のベース●エミッタ間電圧を
ＶＢＥＩ 、｝ランジスタＴ２のベース・エミッタ間電
圧をＶＢ！＋２とすると、以下の式（２）に示す関係が
得られる。 ｒｓ ” ｉｎ ＋ＶＢＩ！！ ＝ＲＣｌ・Ｈ＋Ｖａｇ＋＋ｒｘｘ”ｉＩ！Ｅ ＋＋＋
（１）この式（１）においてＶｍｚｔ ＝ＶＢ！！
であるので、Ｒｃｌ−ｉ１＝ ｒｓ ６ ｉｎ ｒ！
ｉ！” ｉ Ｉ！Ｅ − （２）となり、電圧補
正抵抗Ｒｃｌはこの式（２）を満たすように設定されて
いる。 このように、本実施例ではカレントミラー電流源Ｖｃｃ
から各カレントミラー回路１．２を経由して低電圧側電
源ＶｘＥを見た配線による電圧降下を同一にする電圧補
正抵抗Ｒｃｌを設けたので、トランジスタＴｌのベース
・エミッタ間電圧ｖａｇ＋とトランジスタＴ２のベース
・エミッタ間電圧ｖａｚｚを等しくすることがことがで
き、１つの電流源Ｖｃｃでもカレントミラー回路１．
２の電流比の精度を維持することができ、回路全体の
特性を向上することができる。 尚、カレントミラー回路１． ２の低電圧側を接続す
る配線Ｌ２の抵抗ｒＩｌ．Ｉ！が微小である場合には同
配線Ｌ２での電圧降下を無視することができるので、電
圧補正抵抗Ｒｃｌ＝配線抵抗ｒａとなるように電圧補正
抵抗Ｒｃｌを設定すれば、トランジスタＴＩ，Ｔ２のベ
ース・エミッタ間電圧を同一にすることができる。 第２図は第ｌ発明の別の実施例を示し、カレントミラー
電流源Ｖｃｃに対してダイオードＤｌを共通とした３つ
のカレントミラー回路１， ２． ５を配線接続し
たものである。配線Ｌ３は抵抗ｒＢ２を持ち、配線Ｌ４
は抵抗ｒａａを持つ。又、カレントミラー回路１．
２の低電圧側を接続する配線Ｌ５は抵抗ｒＥＥｌを持ち
、カレントミラー回路２，５の低電圧側を？続する配線
Ｌ６は抵抗ｒ８■２を持つため、ダイオードＤｌと配線
Ｌ３との間には電圧補正抵抗Ｒｃ２が接続され、電圧補
正抵抗Ｒｃ２と配線Ｌ４との間には電圧補正抵抗Ｒｃ３
が接続されている。 そして、配線Ｌ３に流れる電流をｉｎ＋、配線Ｌ４に流
れる電流をｉｎａ、配線Ｌ５に流れる電流をｉｘＩ！＋
、配線Ｌ６に流れる電流をｉｇｇ■、電圧補正抵抗Ｒｃ
２に流れる電流を１２、トランジスタＴＩのベース・エ
ミッタ間電圧をＶＢＥ＋ 、トランジスタＴ２のベース
・エミッタ間電圧をＶＢＩ！２、トランジスタＴ５のべ
−ス・エミッタ間電圧をＶ ＩＩＩＥ５とすると、カレ
ントミラー回路ｌとカレントミラー回路５との関係にお
いて、 ｒ ８３ ’ ｌ Ｂ３＋ ＶＢＥＳ ＝Ｒｃ３・（ｉｎｚ＋ｉ２） ＋Ｒｃ２・ｉ２＋ ｒｗ
ｔｒ ” ｉｉｚｌ＋ ｒ ２２２ ・ｉＥＢ２ ＋
ＶＢＥ＋・・・ （３） コノ式（３）ニおいてＶＢＥｌ＝ＶＢ！５であるので、
ｒａ３” ｉｎ３＝Ｒｃ３” （ｉＢｚ＋ｉ２） ＋Ｒ
ｃ２ａ ｉ２−ｔ−ｒ＋：ｇ＋ ” ｉｇｇ＋ ＋ｒ
ｇｇｚ ’ ｉｔｔｚ ”’ （４）？得る。 又、カレントミラー回路１とカレントミラー回路２との
関係において、 ｒ ａｔ ’ ｊ Ｂ２＋ Ｖ Ｂｙｔｔ＝Ｒｃ２・ｉ
２＋ｒｚＩ！＋ ｅ ＩＥＥＩ ＋ＶＢＥ＋ −
（５）この式（５）においてＶ ｎＩ！ｒ ＝ Ｖ
ＢＥ■であるので、ｒａ■” ｉｓｚ＝Ｒｃ２・ｉ２＋
ｒＨＢ ” ｉｇｘ＋ ・・・（６）を得る。 上式（４）， （６）を満たすように電圧補正抵抗Ｒ
ｃ２．Ｒｃ３を設定している。 この例においても、トラ・ンジスタＴｌ． Ｔ２， Ｔ
５のベース・エミッタ間電圧ＶＢＥＩ ＋ ＶＢ！２
！ ＶＢＥ５を等しくすることができるので、１つのカ
レントミラー電流源Ｖｃｃでもカレントミラー回路ｌ，
２，５間の電流比の精度を維持することができる。 第３図は第ｌ発明の別の実施例を示し、第１図において
配線Ｌｌの抵抗ｒＢが小さいためダイオードＤＩと抵抗
Ｒとの間に設ける電圧補正抵抗を設定しにくい。従って
、配線Ｌｌに電圧補正抵抗Ｒｃ４を挿入し、ダイオード
Ｄ１と前記抵抗Ｒとの間に電圧補正抵抗Ｒｃ５を設けて
いる。 そして、配線Ｌｌに流れる電流をＩＢＮ配線し２に流れ
る電流をｉｇｘ、電圧補正抵抗Ｒｃ５に流れる電流をｉ
５、トランジスタＴ１のベース・エミッタ間電圧をＶＢ
ＥＩ ｓ トランジスタＴ２のベース・エミッタ間電
圧をｖＢＥ２とすると、以下の式（８）に示す関係が得
られる。 （Ｒｃ４＋ ｒ ｎ ） ” ｉ ａ ＋ ＶＢＩ＋２
＝Ｒｃ５●ｉ５＋Ｖａｇ＋ ＋ ｒｔｚ−ｉＥｇ
− （７）この式（７）においてＶｔｘｔｒ ＝ＶＢ
Ｅ！であるので、（Ｒｃ４＋ ｒ Ｂ ） ・ｉ ｎ ＝ Ｒｃ５ ●ｉ５＋ ｒ ＥＥ ・ｉ ＥＥ
・・・（８）となり、電圧補正抵抗Ｒ ｃ４，
Ｒ ｃ５はこの式（８）を満たすように設定されてい
る。 この例においても、トランジスタＴＩ， Ｔ２のベース
・エミッタ間電圧Ｖｓｗ＋ ＋ Ｖ＋ｓｚｚを等しくす
ることがことができるので、１つのカレントミラー電流
源Ｖｃｃに対してカレントミラー回路１，２の電流比を
所望の電流比とすることができる。 第４図は第２発明の一実施例を示し、カレントミラー電
流源としての基準電ｉＶｒｅｆに抵抗Ｒを介して接続さ
れたダイオードＤ２とトランジスタＴ３とよりなるカレ
ントミラ−回路３の低電圧側と、前記基準電源Ｖ ｒｅ
ｆとは別の基準電源Ｖｒｅｆ （カレントミラー電流
源）に対して抵抗Ｒを介して接続されたダイオードＤ３
とトランジスタＴ４とよりなるカレントミラ−回路４の
低電圧側とを配線し２にて接続している。カレントミラ
ー回路３，４の低電圧側を接続する配線Ｌ２は抵抗ｒＥ
Ｅを持っているため、各カレントミラー回路３，４の低
電圧側の電位が配置位置によって異なる。このため、配
線Ｌ２の抵抗ｒＥＥを抵抗ｒｔｚｒ ｒ ｒｇｘｚに
分割するＡＩ点にて抵抗ｒ ＥＥ３を持つ配線Ｌ７を介
して低電圧側電源ＶＥＨに接続している。 そして、ダイオードＤ２に流れる電流をＩＤｔ、ダイオ
ードＤ３に流れる電流をＩＤ３、トランジスタＴ３に流
れる電流を１３、トランジスタＴ４に流れる電流を１４
、カレントミラー回路３と低電圧側電源ＶＥＥとの間の
配線し２の抵抗をｒＥＥ＋、カレントミラー回路４と低
電圧側電源Ｖ。との間の配線し２の抵抗？ｒｘｘ２、｝
ランジスタＴ３のベース・エミッタ間電圧をｖＢＥ３、
トランジスタＴ４のベース・エミッタ間電圧をＶＢ■と
すると、以下の式（１０）を満たすようにＡＩ点の位置
が設定されている。 （ Ｉ Ｄ！＋ Ｉ３） ” ｒ ＥＥＩ ＋ ＶＢ
ｌ３” （ Ｉ ｏｓ＋１４） ’ ｒｔｔｚ ＋Ｖ
！ｌＥ４ ＝ （９）コノ式（９）ニおイテＶ
ＢＥ３ ＝ Ｖ １１Ｅ４ テあルノテ、（ＩＤ！＋
１３） ・ｒｔｚｓ ＝ （ＩＤ３＋１４） ’
ｒｔｔｔ００） となる。 このように、この例では別々に設けられた基準電源Ｖｒ
ｅｆに接続された抵抗Ｒから各カレントミラー回路３．
４を経由してＡＩ点を見た配線による電圧降下が同一と
なるように低電圧側電源ＶＩＥを接続するＡｌ点の位置
を決定するようにしたので、両カレントミラー回路３，
４の電流比の精度を維持することができ、回路全体の特
性を向上することができる。 第５図は第２発明の別の実施例を示し、基準電源Ｖｒｅ
ｆに抵抗Ｒを介してダイオードＤ２を共通とした２つの
カレントミラー回路３，４を配線接続するとともに、両
カレントミラー回路３，４の低電圧側を配線接続してい
る。この例においても、カレントミラー回路３，４の低
電圧側を接続する配線Ｌ２は抵抗ｒ０を持っており、抵
抗Ｒにカレントミラー回路４を接続する配線Ｌｌは抵抗
ｒｎを持っているため、各カレントミラー回路３，４の
低電圧側の電位が配置位置によって異なる。このため、
配線Ｌ２の抵抗ｒ０を抵抗ｒ ＥＥ４ ＋ ｒ ＥＥ
５に分割するＡ２点にて抵抗ｒ ＥＥ３を持つ配線Ｌ７
を介して低電圧側電源Ｖｘｇに接続している。 そして、ダイオードＤ２に流れる電流を■。２、トラン
ジスタＴ３に流れる電流を■３、トランジスタＴ４に流
れる電流を■４、カレントミラー回路３と低電圧側電源
Ｖｇｘとの間の配線Ｌ２の抵抗をｒｉｇ４、カレントミ
ラー回路４と低電圧側電源Ｖ０との間の配線Ｌ２の抵抗
をｒｔｇｓ、｝ランジスタＴ３のベース・エミッタ間電
圧をＶＢＥ３、トランジスタＴ４のベース・エミッタ間
電圧をＶＢＥ４ 、｝ランジスタＴ４の電流増幅率をβ
としたとき、以下の式（１２）を満たすようにＡ２点の
位置が設定されている。 （ Ｉ ｎｚ＋ Ｉ３） ・ｒ ｔｗ４＋ ＶＢ！！
３＝Ｉ４・ｒＩｉＥｌｌ＋ｒＢ−Ｉ４／β＋ＶＢ＋！４
・・・（１υこの式（１１ＪにおいてＶ ｎｇａ
＝ Ｖ ＢＥ４であるので、（ Ｉ Ｄ２＋ Ｉ３）
・ｒ ｗｗ＊＝１４・ｒａｇｓ ＋ ｒｉ ” Ｉ４
／β ・（１２１となる。 このように、本実施例では共通の基準電源Ｖｒｅｆに接
続された抵抗Ｒから各カレントミラー回路３．４を経由
して低電圧側電源ｖ０を接続するＡ２点を見た配線によ
る電圧降下が同一となるように、配線Ｌ２に対してＡ２
点の位置を決定するようにしたので、両カレントミラー
回路３，４の電流比の精度を維持することができ、回路
全体の特性を向上することができる。 ［発明の効果］ 以上詳述したように、本発明によれば各カレントミラー
回路間の電流比の精度向上を図ることにより、回路全体
の特性を向上することができる優れた効果がある。
なくとも最も離間したカレントミラー回路以外のカレン
トミラー回路とカレントミラー電流源との間に設けられ
た電圧補正抵抗により、カレントミラー電流源から各カ
レントミラー回路を経由して低電圧側電源を見た配線に
よる電圧降下が同一になるため、各カレントミラ−回路
の電流比の精度が維持される。 又、第２発明によれば、各カレントミラ−回路に対応す
るカレントミラー電流源から各カレントミラー回路を経
由して低電圧側電源を見た配線による電圧降下が同一に
なるため、両カレントミラ一回路の電流比の精度が維持
される。 ［実施例］ 以下、本発明を具体化したー実施例を図面に従って説明
する。説明の便宜上、第６，７図と同様の構成について
は同一の符号を付してその説明を一部省略する。 第１図は第１発明の一実施例を示し、カレントミラー電
流源Ｖｃｃに直列に接続した抵抗Ｒを介して２つのカレ
ントミラー回路１． ２が配線接続され、両カレント
ミラー回路１． ２の低電圧側は低電圧側電源Ｖｘｇ
に配線接続されている。抵抗Ｒにカレントミラー回路２
を接続する配線Ｌｌは抵抗ｒａを持ち、カレントミラ−
回路１． ２の低電圧側を接続する配線Ｌ２は抵抗ｒ
ＫＷを持っているため、カレントミラー回路２のトラン
ジスタＴ２に印加されるベース・エミッタ間電圧が低く
なる。このため、ダイオードＤＩと前記抵抗Ｒとの間に
は電圧補正抵抗Ｒｃｌが設けられている。 そして、配線Ｌｌに流れる電流を１１１％配線し２に流
れる電流をＩ ＥＥＮ電圧補正抵抗Ｒｃｌに流れる電流
を１１、トランジスタＴ１のベース●エミッタ間電圧を
ＶＢＥＩ 、｝ランジスタＴ２のベース・エミッタ間電
圧をＶＢ！＋２とすると、以下の式（２）に示す関係が
得られる。 ｒｓ ” ｉｎ ＋ＶＢＩ！！ ＝ＲＣｌ・Ｈ＋Ｖａｇ＋＋ｒｘｘ”ｉＩ！Ｅ ＋＋＋
（１）この式（１）においてＶｍｚｔ ＝ＶＢ！！
であるので、Ｒｃｌ−ｉ１＝ ｒｓ ６ ｉｎ ｒ！
ｉ！” ｉ Ｉ！Ｅ − （２）となり、電圧補
正抵抗Ｒｃｌはこの式（２）を満たすように設定されて
いる。 このように、本実施例ではカレントミラー電流源Ｖｃｃ
から各カレントミラー回路１．２を経由して低電圧側電
源ＶｘＥを見た配線による電圧降下を同一にする電圧補
正抵抗Ｒｃｌを設けたので、トランジスタＴｌのベース
・エミッタ間電圧ｖａｇ＋とトランジスタＴ２のベース
・エミッタ間電圧ｖａｚｚを等しくすることがことがで
き、１つの電流源Ｖｃｃでもカレントミラー回路１．
２の電流比の精度を維持することができ、回路全体の
特性を向上することができる。 尚、カレントミラー回路１． ２の低電圧側を接続す
る配線Ｌ２の抵抗ｒＩｌ．Ｉ！が微小である場合には同
配線Ｌ２での電圧降下を無視することができるので、電
圧補正抵抗Ｒｃｌ＝配線抵抗ｒａとなるように電圧補正
抵抗Ｒｃｌを設定すれば、トランジスタＴＩ，Ｔ２のベ
ース・エミッタ間電圧を同一にすることができる。 第２図は第ｌ発明の別の実施例を示し、カレントミラー
電流源Ｖｃｃに対してダイオードＤｌを共通とした３つ
のカレントミラー回路１， ２． ５を配線接続し
たものである。配線Ｌ３は抵抗ｒＢ２を持ち、配線Ｌ４
は抵抗ｒａａを持つ。又、カレントミラー回路１．
２の低電圧側を接続する配線Ｌ５は抵抗ｒＥＥｌを持ち
、カレントミラー回路２，５の低電圧側を？続する配線
Ｌ６は抵抗ｒ８■２を持つため、ダイオードＤｌと配線
Ｌ３との間には電圧補正抵抗Ｒｃ２が接続され、電圧補
正抵抗Ｒｃ２と配線Ｌ４との間には電圧補正抵抗Ｒｃ３
が接続されている。 そして、配線Ｌ３に流れる電流をｉｎ＋、配線Ｌ４に流
れる電流をｉｎａ、配線Ｌ５に流れる電流をｉｘＩ！＋
、配線Ｌ６に流れる電流をｉｇｇ■、電圧補正抵抗Ｒｃ
２に流れる電流を１２、トランジスタＴＩのベース・エ
ミッタ間電圧をＶＢＥ＋ 、トランジスタＴ２のベース
・エミッタ間電圧をＶＢＩ！２、トランジスタＴ５のべ
−ス・エミッタ間電圧をＶ ＩＩＩＥ５とすると、カレ
ントミラー回路ｌとカレントミラー回路５との関係にお
いて、 ｒ ８３ ’ ｌ Ｂ３＋ ＶＢＥＳ ＝Ｒｃ３・（ｉｎｚ＋ｉ２） ＋Ｒｃ２・ｉ２＋ ｒｗ
ｔｒ ” ｉｉｚｌ＋ ｒ ２２２ ・ｉＥＢ２ ＋
ＶＢＥ＋・・・ （３） コノ式（３）ニおいてＶＢＥｌ＝ＶＢ！５であるので、
ｒａ３” ｉｎ３＝Ｒｃ３” （ｉＢｚ＋ｉ２） ＋Ｒ
ｃ２ａ ｉ２−ｔ−ｒ＋：ｇ＋ ” ｉｇｇ＋ ＋ｒ
ｇｇｚ ’ ｉｔｔｚ ”’ （４）？得る。 又、カレントミラー回路１とカレントミラー回路２との
関係において、 ｒ ａｔ ’ ｊ Ｂ２＋ Ｖ Ｂｙｔｔ＝Ｒｃ２・ｉ
２＋ｒｚＩ！＋ ｅ ＩＥＥＩ ＋ＶＢＥ＋ −
（５）この式（５）においてＶ ｎＩ！ｒ ＝ Ｖ
ＢＥ■であるので、ｒａ■” ｉｓｚ＝Ｒｃ２・ｉ２＋
ｒＨＢ ” ｉｇｘ＋ ・・・（６）を得る。 上式（４）， （６）を満たすように電圧補正抵抗Ｒ
ｃ２．Ｒｃ３を設定している。 この例においても、トラ・ンジスタＴｌ． Ｔ２， Ｔ
５のベース・エミッタ間電圧ＶＢＥＩ ＋ ＶＢ！２
！ ＶＢＥ５を等しくすることができるので、１つのカ
レントミラー電流源Ｖｃｃでもカレントミラー回路ｌ，
２，５間の電流比の精度を維持することができる。 第３図は第ｌ発明の別の実施例を示し、第１図において
配線Ｌｌの抵抗ｒＢが小さいためダイオードＤＩと抵抗
Ｒとの間に設ける電圧補正抵抗を設定しにくい。従って
、配線Ｌｌに電圧補正抵抗Ｒｃ４を挿入し、ダイオード
Ｄ１と前記抵抗Ｒとの間に電圧補正抵抗Ｒｃ５を設けて
いる。 そして、配線Ｌｌに流れる電流をＩＢＮ配線し２に流れ
る電流をｉｇｘ、電圧補正抵抗Ｒｃ５に流れる電流をｉ
５、トランジスタＴ１のベース・エミッタ間電圧をＶＢ
ＥＩ ｓ トランジスタＴ２のベース・エミッタ間電
圧をｖＢＥ２とすると、以下の式（８）に示す関係が得
られる。 （Ｒｃ４＋ ｒ ｎ ） ” ｉ ａ ＋ ＶＢＩ＋２
＝Ｒｃ５●ｉ５＋Ｖａｇ＋ ＋ ｒｔｚ−ｉＥｇ
− （７）この式（７）においてＶｔｘｔｒ ＝ＶＢ
Ｅ！であるので、（Ｒｃ４＋ ｒ Ｂ ） ・ｉ ｎ ＝ Ｒｃ５ ●ｉ５＋ ｒ ＥＥ ・ｉ ＥＥ
・・・（８）となり、電圧補正抵抗Ｒ ｃ４，
Ｒ ｃ５はこの式（８）を満たすように設定されてい
る。 この例においても、トランジスタＴＩ， Ｔ２のベース
・エミッタ間電圧Ｖｓｗ＋ ＋ Ｖ＋ｓｚｚを等しくす
ることがことができるので、１つのカレントミラー電流
源Ｖｃｃに対してカレントミラー回路１，２の電流比を
所望の電流比とすることができる。 第４図は第２発明の一実施例を示し、カレントミラー電
流源としての基準電ｉＶｒｅｆに抵抗Ｒを介して接続さ
れたダイオードＤ２とトランジスタＴ３とよりなるカレ
ントミラ−回路３の低電圧側と、前記基準電源Ｖ ｒｅ
ｆとは別の基準電源Ｖｒｅｆ （カレントミラー電流
源）に対して抵抗Ｒを介して接続されたダイオードＤ３
とトランジスタＴ４とよりなるカレントミラ−回路４の
低電圧側とを配線し２にて接続している。カレントミラ
ー回路３，４の低電圧側を接続する配線Ｌ２は抵抗ｒＥ
Ｅを持っているため、各カレントミラー回路３，４の低
電圧側の電位が配置位置によって異なる。このため、配
線Ｌ２の抵抗ｒＥＥを抵抗ｒｔｚｒ ｒ ｒｇｘｚに
分割するＡＩ点にて抵抗ｒ ＥＥ３を持つ配線Ｌ７を介
して低電圧側電源ＶＥＨに接続している。 そして、ダイオードＤ２に流れる電流をＩＤｔ、ダイオ
ードＤ３に流れる電流をＩＤ３、トランジスタＴ３に流
れる電流を１３、トランジスタＴ４に流れる電流を１４
、カレントミラー回路３と低電圧側電源ＶＥＥとの間の
配線し２の抵抗をｒＥＥ＋、カレントミラー回路４と低
電圧側電源Ｖ。との間の配線し２の抵抗？ｒｘｘ２、｝
ランジスタＴ３のベース・エミッタ間電圧をｖＢＥ３、
トランジスタＴ４のベース・エミッタ間電圧をＶＢ■と
すると、以下の式（１０）を満たすようにＡＩ点の位置
が設定されている。 （ Ｉ Ｄ！＋ Ｉ３） ” ｒ ＥＥＩ ＋ ＶＢ
ｌ３” （ Ｉ ｏｓ＋１４） ’ ｒｔｔｚ ＋Ｖ
！ｌＥ４ ＝ （９）コノ式（９）ニおイテＶ
ＢＥ３ ＝ Ｖ １１Ｅ４ テあルノテ、（ＩＤ！＋
１３） ・ｒｔｚｓ ＝ （ＩＤ３＋１４） ’
ｒｔｔｔ００） となる。 このように、この例では別々に設けられた基準電源Ｖｒ
ｅｆに接続された抵抗Ｒから各カレントミラー回路３．
４を経由してＡＩ点を見た配線による電圧降下が同一と
なるように低電圧側電源ＶＩＥを接続するＡｌ点の位置
を決定するようにしたので、両カレントミラー回路３，
４の電流比の精度を維持することができ、回路全体の特
性を向上することができる。 第５図は第２発明の別の実施例を示し、基準電源Ｖｒｅ
ｆに抵抗Ｒを介してダイオードＤ２を共通とした２つの
カレントミラー回路３，４を配線接続するとともに、両
カレントミラー回路３，４の低電圧側を配線接続してい
る。この例においても、カレントミラー回路３，４の低
電圧側を接続する配線Ｌ２は抵抗ｒ０を持っており、抵
抗Ｒにカレントミラー回路４を接続する配線Ｌｌは抵抗
ｒｎを持っているため、各カレントミラー回路３，４の
低電圧側の電位が配置位置によって異なる。このため、
配線Ｌ２の抵抗ｒ０を抵抗ｒ ＥＥ４ ＋ ｒ ＥＥ
５に分割するＡ２点にて抵抗ｒ ＥＥ３を持つ配線Ｌ７
を介して低電圧側電源Ｖｘｇに接続している。 そして、ダイオードＤ２に流れる電流を■。２、トラン
ジスタＴ３に流れる電流を■３、トランジスタＴ４に流
れる電流を■４、カレントミラー回路３と低電圧側電源
Ｖｇｘとの間の配線Ｌ２の抵抗をｒｉｇ４、カレントミ
ラー回路４と低電圧側電源Ｖ０との間の配線Ｌ２の抵抗
をｒｔｇｓ、｝ランジスタＴ３のベース・エミッタ間電
圧をＶＢＥ３、トランジスタＴ４のベース・エミッタ間
電圧をＶＢＥ４ 、｝ランジスタＴ４の電流増幅率をβ
としたとき、以下の式（１２）を満たすようにＡ２点の
位置が設定されている。 （ Ｉ ｎｚ＋ Ｉ３） ・ｒ ｔｗ４＋ ＶＢ！！
３＝Ｉ４・ｒＩｉＥｌｌ＋ｒＢ−Ｉ４／β＋ＶＢ＋！４
・・・（１υこの式（１１ＪにおいてＶ ｎｇａ
＝ Ｖ ＢＥ４であるので、（ Ｉ Ｄ２＋ Ｉ３）
・ｒ ｗｗ＊＝１４・ｒａｇｓ ＋ ｒｉ ” Ｉ４
／β ・（１２１となる。 このように、本実施例では共通の基準電源Ｖｒｅｆに接
続された抵抗Ｒから各カレントミラー回路３．４を経由
して低電圧側電源ｖ０を接続するＡ２点を見た配線によ
る電圧降下が同一となるように、配線Ｌ２に対してＡ２
点の位置を決定するようにしたので、両カレントミラー
回路３，４の電流比の精度を維持することができ、回路
全体の特性を向上することができる。 ［発明の効果］ 以上詳述したように、本発明によれば各カレントミラー
回路間の電流比の精度向上を図ることにより、回路全体
の特性を向上することができる優れた効果がある。
第１図は第１発明の一実施例を示す電気回路図、第２，
３図はそれぞれ第１発明の別の実施例を示す電気回路図
、 第４，５図はそれぞれ第２発明の実施例を示す電気回路
図、 第６，７図はそれぞれ従来例を示す電気回路図である。 図において、 １〜５はカレントミラー回路、 Ｒｃｌ−Ｒｃ５は電圧補正抵抗、 ｒｎ＊ｒｗｗは配線抵抗、 Ｖｃｃはカレントミラー電流源、 Ｖｆｆｉｌｌは低電圧側電源、 Ｖｒｅｆはカレントミラー電流源である。 Ｖｒｅｆ 第５図 第２４！明の別の実ｍ例を示す電気回ＩＩ図■の 第６図 従来例を示す電気回１１図 第 マ 図
３図はそれぞれ第１発明の別の実施例を示す電気回路図
、 第４，５図はそれぞれ第２発明の実施例を示す電気回路
図、 第６，７図はそれぞれ従来例を示す電気回路図である。 図において、 １〜５はカレントミラー回路、 Ｒｃｌ−Ｒｃ５は電圧補正抵抗、 ｒｎ＊ｒｗｗは配線抵抗、 Ｖｃｃはカレントミラー電流源、 Ｖｆｆｉｌｌは低電圧側電源、 Ｖｒｅｆはカレントミラー電流源である。 Ｖｒｅｆ 第５図 第２４！明の別の実ｍ例を示す電気回ＩＩ図■の 第６図 従来例を示す電気回１１図 第 マ 図
Claims (1)
- 【特許請求の範囲】 １、１つのカレントミラー電流源と、このカレントミラ
ー電流源にて駆動される複数個のカレントミラー回路と
を備え、カレントミラー電流源と各カレントミラー回路
とを配線接続するとともに、各カレントミラー回路の低
電圧側を低電圧側電源に配線接続した半導体集積回路に
おいて、 少なくともカレントミラー電流源から最も離間したカレ
ントミラー回路以外のカレントミラー回路とカレントミ
ラー電流源との間に、同電流源から各カレントミラー回
路を経由して低電圧側電源を見た配線による電圧降下を
同一にする電圧補正抵抗を設けたことを特徴とする半導
体集積回路。 ２、一対のカレントミラー回路を互いに離間して設け、
少なくとも両カレントミラー回路の低電圧側を配線接続
した半導体集積回路において、前記配線に対し、各カレ
ントミラー回路に対応するカレントミラー電流源から各
カレントミラー回路を経由して低電圧側電源を見た配線
による電圧降下が同一となる位置に低電圧側電源を接続
したことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1302936A JPH03163614A (ja) | 1989-11-21 | 1989-11-21 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1302936A JPH03163614A (ja) | 1989-11-21 | 1989-11-21 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03163614A true JPH03163614A (ja) | 1991-07-15 |
Family
ID=17914917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1302936A Pending JPH03163614A (ja) | 1989-11-21 | 1989-11-21 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03163614A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008076666A (ja) * | 2006-09-20 | 2008-04-03 | Fuji Electric Holdings Co Ltd | 有機ｅｌ素子の駆動回路 |
-
1989
- 1989-11-21 JP JP1302936A patent/JPH03163614A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008076666A (ja) * | 2006-09-20 | 2008-04-03 | Fuji Electric Holdings Co Ltd | 有機ｅｌ素子の駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4349778A (en) | Band-gap voltage reference having an improved current mirror circuit | |
| US5015942A (en) | Positive temperature coefficient current source with low power dissipation | |
| JPS59224572A (ja) | 信号選択回路 | |
| JPH03163614A (ja) | 半導体集積回路 | |
| JP2754779B2 (ja) | Ｌｓｉ内蔵基準電流源回路 | |
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| US20050083030A1 (en) | Band-gap type constant voltage generating circuit | |
| JP2911494B2 (ja) | 加速切換入力回路 | |
| JPH07146727A (ja) | 低電圧基準電圧発生回路 | |
| JP2000261260A (ja) | 電圧・電流変換回路 | |
| JPH0571970B2 (ja) | ||
| JP2851754B2 (ja) | 安定化電源回路用半導体集積回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JPS63202108A (ja) | カレントミラ−回路 | |
| JPH0251281B2 (ja) | ||
| JPS6051306A (ja) | 定電流源回路 | |
| JPH067984Y2 (ja) | ランプ切れ検出回路 | |
| JP2789926B2 (ja) | 全波整流回路 | |
| JP3076129B2 (ja) | 差動増幅装置 | |
| JP3437274B2 (ja) | 基準電圧回路 | |
| JP2567145B2 (ja) | 複合電流ミラー回路 | |
| JPH0136291B2 (ja) | ||
| JPS6093533A (ja) | 基準電圧回路 | |
| JPH03179514A (ja) | 定電圧回路 | |
| JPH0564486B2 (ja) |