JPH03159413A - ディジタル フィルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はＧ　Ｍ　Ｓ　Ｋ　（Ｇａｕｓｓｉａｎ　ｆｉｌ
ｔｅｒｅｄ　ＭｉｎＬｍｕｍｆｒｅｑｕｅｎｃｙ　Ｓｈ
ｉｆｔ　ｋｅｙｉｎｇ）送信器に用いられるガウシアン
ローバスフィルタ等として好適なディジタルフィルタの
改良に関する． ［発明の概要］ 本発明のディジタルフィルタは２値の入力ディジタル信
号に対し、その入力信号のクロック周波数の整数倍のク
ロック周波数（サンプリング周波数）で、波形整形等の
フィルタ処理を小容量の読出し専用メモリ（ＲＯＭ）及
び少ない計算時間で実現したものである． ［従来の技術］ 代表的なディジタルフィルタの例としては、第２図に示
すＦＩＲフィルタが周知である。同図において．１は複
数段の遅延レジスタ、２は複数の係数乗算器，３は係数
記憶装置、４は全加算器である． 第３図のような２値の入力ディジタル信号を，又は方形
波を波形整形するために，その周期Ｔに対しｆｓ＝ａ／
Ｔ（ａは整数）なるサンプリング周波数で標本化し，そ
のサンプリングされた入力信号がレジスタ１に入力され
、夫々の段のレジスタ出力に対し乗算器２により適当な
係数を掛算し、夫々の出力を全加算器４で加算すること
により高周波成分除去等のフィルタ処理が行われる．こ
のＦＩＲフィルタはそのタップ数をｍ個とすると、遅延
レジスタｌ及び全加算器４も夫々ｍ個、乗算器２及び記
憶装ほ３は夫々ｍ＋１個が必要となるので、構或が複雑
で大規模となる欠点がある。

このため第４図に示すようにｍタップのシフトレジスタ
５と，ＲＯＭ６とを用いるＲＯＭ形式フィルタも提案さ
れている。このフィルタでは入力ディジタル信号が与え
られるシフトレジスタ５を上記入力信号のクロック周波
数のａ倍の周波数のクロツクｃＱで駆動し、そのシフト
レジスタ５の各タップ（シフト段）の出力をアドレスと
して、あらかじめ計算され記憶された値をＲＯＭ６から
読み出す構或をとっている。

更にこのフィルタの改良案として第５図に示したＲＯＭ
形式フィルタも提案されている。このフィルタでは入力
ディジタル信号のクロック周波数１／ＴのＮ倍の周波数
のクロックｃＱで駆動されるシフトレジスタ７の各段の
出力を、Ｎ−１おきの出力Ｎ組とし、夫々をＲＯＭ８の
各々のアドレスとして読み出すようにしている。シフト
レジスタ７の内容はＮビットずつ連続するためＲＯＭ８
のアドレスはＴ　｛Ｓ　Ｌこ各ＲＯＭによりＴ／Ｎずつ
ずれて変化する。各ＲＯＭの出力を全加算器９で加算す
ることによりフィルタ出力を得る。これにより記憶素子
としてＭ／Ｎのアトレスを有するＲＯＭをＮ個用いて構
或することができる。

［発明が解決しようとする課題コ さて第４図のＲＯＭ形式フィルタはフィルタ出力を記憶
しているＲＯＭ６がシフトレジスタ５のタップ数をｍと
して２ｍ″″１　ワードとなり、多量の記憶容量を必要
とする。

また第５図のＲＯＭ形式フィルタは全加算Ｓ９のような
演算回路を用いているので、その出力値は演算による劣
化を含んでいる。

［発明の目的コ 従って本発明の目的は記憶容量が少なくて済むと共にフ
ィルタ出力値に演算による劣化を含まないＲＯＭ形式の
ディジタルフィルタを提供するにある， ［課題を解決するための手段コ 本発明のディジタルフィルタは上記目的を達或するため
、複数段のシフトレジスタと、読出し専用メモリと、カ
ウンタと、を備え、上記シフトレジスタトこは入力ディ
ジタル信号が１ビットずつ記憶されかつ該入力ディジタ
ル信号のクロックにより１ビットずつシフトされ、上記
カウンタは上記入力ディジタル信号のクロツク周波数の
Ｎ　（Ｎは２以上の整数）倍の周波数のクロックをカウ
ントし、上記シフトレジスタの各段の出力と上記カウン
タのカウント出力をアドレスとして上記メモリより所定
のフィルタ出力を読出すように構成したことを要旨とす
る。

［作用］ ＦＩＲフィルタの出力はそのタップ数×サンプリング周
期の時間以前からその時点までの入力によって決定され
る。従って２１１”種類の入力列に対する応答を用意す
るものが、第４図の従来例であるが、実際には入力信号
をサンプリング周波数ｆｓで標本化した場合、必ずＮ個
の同じ値が連続するため、２ｍ個の応答は必要ない。つ
まり２Ｑ穐類の入力ディジタル信号列に対し、夫々Ｎ個
の応答を用意すればよい。

ここでαは出力に影響を与える最も速く入力されたディ
ジタル信号から出力時点までに入力されているディジタ
ル信号までの入力ディジタル信号の個数であり、前記シ
フトレジスタの長さ（段数）に相当し，次式であらわさ
れる。

（１：（Ｍ／Ｎ）の小数点以下を切上げした値＋１上述
した本発明のディジタルフィルタはこのようむ構或原理
に基づくもので、入力デイジタル信号のクロック周波数
のｎ倍（ｎは２以上の整数）のサンプリング周波数ｆＳ
で動作するｍタツプのＦＩＲフィルタと同等のフィルタ
出力を与えることができる。

［実施例］ 以下図面に示す実施例を参照して本発明を説明する。第
ｌ図は本発明によるＲＯＭ形式のデイジタルフィルタの
一実施例を示す。同図において、１０は氾段のシフトレ
ジスタ、１ｌはＲＯＭ．１２はカウンタである。

入力ディジタル信号はシフトレジスタ１０の初段から１
ビットずつ記憶され，入力ディジタル信号のクロックｃ
氾、によってエビットずつシフトされる。

サンプリング周波数ｆｓ（上記クロックａＱのｎ倍）の
クロックａＱｚはカウンタ１２でカウントされ、そのカ
ウント出力及びシフトレジスタ１０の各段の出力をアド
レスとしてＲＯＭＩＩからは前記ＦＩＲフィルタのフィ
ルタ出力と同等の値を有するフィルタ出力が読み出され
る。

第４図の従来例では２ｍ＋１ワードの記憶容量を有する
ＲＯＭを必要としたが，本発明番；よればＲＯＭｉｌの
記憶容量は２Ｑ　Ｘｎワードまで削減できる。

例えばタップ数ｍ＝３６．ｎ（サンプリング周波数／入
力ディジタル信号のクロック周期）＝４とした場合、第
４図の従来例では２３′ワード＝６４ギカワードの記憶
容量のＲＯＭが必要となるが、本発明ニヨレハ、２１ｏ
ｘ４＝４０９６ワ−Ｆに削減され，実用的な記憶容量の
ＲＯＭＩＩで構成可能となる。

［発明の効果コ 以上説明したように本発明によれば、２値のディジタル
データの入力信号に対し，そのクロック周波数のｎ倍の
サンプリング周波数でｍタップのＦＩＲフィルタと同等
のフィルタ出力を得ることができる演算回路を必要とし
ないディジタルフィルタを提供することができ、従来２
ｍ３１　語の大容量が要求されたＲＯＭの記憶容量を２
Ｉｎ／ｎＸＮ語まで大幅に削減可能となる。従って本発
明の構成では回路を小規模化できるので、ＬＳＩ化等に
好適であり、またアナログフィルタや第５図の従来例の
ような演算回路を用いるディジタルフィルタと比較して
そのフィルタ出力値は演算による劣化を含まない。

更にディジタルシグナルプロセッサ等で処理する場合で
も、フィルタ出力値に関しては計算を要しないので，上
記プロセッサの演算精度がフィルタ出力値の語長に影響
しない等の利点がある．

【図面の簡単な説明】

第ｌ図は本発明の一実施例を示すブロック図、第２図は
従来のＦＩＲフィルタの構或例を示すブロック図、第３
図はその動作説明図、第４図及び第５図は夫々従来のＲ
ＯＭ形式フィルタの構戊例を示すブロック図である。 １０・・・・・・・・・・・・シフトレジスタ，１１・
・・・・・・・・・・・ＲＯＭ．１２・・・・・・・・
・・・・カウンタ。

Claims (1)

【特許請求の範囲】
1. 複数段のシフトレジスタと、読出し専用メモリと、カウ
   ンタと、を備え、上記シフトレジスタには入力ディジタ
   ル信号が１ビットずつ記憶されかつ該入力ディジタル信
   号のクロックによりシフトされ、上記カウンタは上記入
   力ディジタル信号のクロック周波数のＮ（Ｎは２以上の
   整数）倍の周波数のクロックをカウントし、上記シフト
   レジスタの各段の出力と上記カウンタのカウント出力を
   アドレスとして上記メモリより所定のフィルタ出力を読
   出すように構成したことを特徴とするディジタルフィル
   タ。