JPH03156978A - 半導体センサー - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体基板を選択的に溶除して機械的な特性
を有する素子を形成するいわゆるマイクロマシーニング
（Ｍｉｃｒｏ　Ｍａｃｈｉｎｉｎｇ）技術に関し、特に
、半導体加速度センサー、半導体フローセンサー及び半
導体′マイクロバルブ（Ｍｉｃｒｏ　ＶａＱνｅ）に好
適するものである。

（従来の技術） 半導体加速度センサー、半導体フローセンサー及び半導
体マイクロバルブなどのように、シリコン半導体基板の
選択的な場所をエツチングにより溶除して形成さ１れて
おり、半導体加速度センサーでは、シリコン半導体基板
に設置した肉薄部に拡散抵抗を、半導体フローセンサー
ではシリコン半導体基板を溶除してできた凹部を蓋する
ように薄膜を、更に半導体マイクロバルブでは、シリコ
ン半導体基板を溶除して生じた溝を覆うシリコン製バル
ブを夫々形成している。

このようなシリコン半導体基板のエツチングには、唯一
の溶剤である苛性カリウムの電解エツチングを採用して
おり、しかも、半導体基板の導電型による電解電位の相
違を利用している。即ち、縦軸に電流、横軸に電圧を採
って印加電圧とエラ１− ２− チング状態を示した第１図に明らかなように、Ｎ導電型
の半導体領域では、はぼ２ｖ程度までエツチングが進行
するのに対して、２ｖを越えるとエツチングされず、Ｐ
導電型の半導体領域では、はぼ約４ｖまでエツチングが
進行するが４■を越えると同様にエツチングされない。

従って、電位を３ｖに設定しておけばＮ導電型のシリコ
ン半導体領域はエツチングしないがＰ導電型のシリコン
半導体領域がエツチングされることになる。

この異方性エツチングを半導体加速度センサーに施す状
態を第２図ａ、ｂにより説明するが、第２図ａに電解槽
１に被処理シリコン半導体基板に形成された半導体加速
度センサー２が示されており、丁度Ｎ導電型の領域３で
電解によるエツチングが終了した状況が明らかにされて
いる。また、半導体加速度センサーの断面形状を第３図
に示した。

この図にあるように、半導体加速度センサーは、例えば
Ｐ導電型のシリコン半導体基板４表面から内部にＮ導電
型の不純物を導入してＮ導電型領域３を設け、これに対
応するシリコン半導体基板の地表面から内部に向かって
エツチング処理をＮ導電型領域３の底部まで行ってＮ導
電型領域３が肉薄部に相当する。また、肉薄部を囲むよ
うにシリコン半導体基板４の厚さ方向を貫通するロー１
〜状孔部６を形成する。半導体加速度センサーの形成に
当たっては、シリコン半導体基板４の表裏面に絶縁物層
７を例えば熱酸化法により形成後、公知のフォトリング
ラフィ（Ｐｈｏｔｏ　Ｌｉｔｈｏｇｒａｐｈｙ）技術に
より所定の場所に設置する開口を介してＮ導電型肉薄部
５にＰ型不純物を導入・拡散して抵抗７を形成する。こ
の抵抗には、当然ながら導電性金属層を電気的に接続す
ると共に、シリコン半導体基板４表面に延長して抵抗取
出部８を設け、更に、シリコン半導体基板４の端部にい
わゆるパッド層（図示せず）を配置する。

この一連の工程中エッチング工程は、第１図の電解槽１
を利用して行われる。この時、導電性金属からなる電極
９の一方は、エツチングマスクとして機能するようにパ
ッドや抵抗用取出部８など３ ４− を覆うように設定する。しかも、この電極９にシリコン
半導体基板４を固定するのには、第２図すにあるように
いわゆるＯリング１０を使用して両者を密着させて、電
解液である苛性カリウムによる悪影響を防止している。

即ち、電解槽１に取付けた螺子１１を締めることにより
０１アング１０でシリコン半導体基板４は抵抗用取出部
８に密着する手法が採られている。このような工程によ
り半導体加速度センサーが製造されるが、他の半導体フ
ローセンサー及び半導体マイクロバルブなども同様なエ
ツチング工程を経て完成している。

（発明が解決しようとする課題） この電解エツチング法は、半導体加速度センサーの肉薄
部の厚さを均一に形成するのに効果があるものの苛性カ
リウム水溶液中でシリコン半導体基板に電圧を精度良く
印加するのに以下の問題がある。

第１にシリコン半導体基板表面保護がある。即ち、シリ
コン半導体基板表面には、抵抗用取出部を形成するため
にＡｆｆまたはＡＱ合金（ＡＱ−３ｉ、ＡＱＳｉ　−Ｃ
ｕ　）などの配線や同材質のポンディングパッドが形成
されており、これを溶解させる苛性カリウム水溶液用マ
スクが必要となる。しかし、第１図に明らかなように、
電解エツチング用電極を被処理シリコン半導体基板表面
に接触した状態でマスクする。しかし、シリコン半導体
基板は、機械的に脆弱な材料であるためにＯリングを締
め過ぎると割れ、逆に緩いと苛性カリウム水溶液が漏れ
る事態となる。

第２は、被処理シリコン半導体基板への印加電圧に関す
る問題である。上記のようにシリコン半導体基板の導電
性に対する電解液苛性カリウムによる電解エツチング依
存性を利用しているが、被処理シリコン半導体基板や電
解エツチング液と電極間の接触抵抗などの影響で電解エ
ツチング液と被処理シリボン半導体基板間の電位が不安
定になり、ひいては電解エツチングの中止が一定しない
問題もあった。このような問題は、肉薄部と貫通孔部の
形成工程に夫々発生している。

本発明は、このような事情により成されたちの５ ６− で、特に、簡単な方法で電解エツチングに伴う弊害を除
去すると共に、貫通孔部の形状を改善することを目的と
するものである。

〔発明の構成〕

（課題を解決するための手段） 半導体基板表面に形成する絶縁物層と、この絶縁物層の
一部に形成する開口と、この開口に対応する半導体基板
内部に導入する不純物により構成する抵抗層と、抵抗層
に電気的に接続し半導体基板表面に形成する導電性金属
層と、抵抗層に対応する半導体基板に形成する肉薄部と
、この肉薄部の露出部から半導体基板他表面部分にかけ
て形成する空洞部と、空洞部から離れて位置する絶縁物
及び隣接する半導体基板の両表面かにその内部に向けて
形成されるロード状の貫通孔に本発明に係わる半導体セ
ンサーの特徴がある。

（作用） 被処理シリコン半導体基板に電気的に動作するパターン
を形成するに当って、表面を選択的にエツチング後、導
電性金属による抵抗取出部や配線層を形成するのは従来
と同様であるが、最終工程として被処理シリコン半導体
基板の他面からエツチングを行って肉薄部及び貫通孔部
を同時に形成する。この結果貫通孔部の形状は、被処理
シリコン半導体基板の表裏両面から内部に向かってロー
ド状に形成されるので、歪みを小さくすることができる
他に、両方法からのエツチングにより半導体基板の縮小
が可能になり、コスト削減に寄与することができる。

（実施例） 第４図ａ　＝　ｂ乃至第８図を参照して本発明の実施例
について説明する。先ず第４図ａ　”−ｄに示す半導体
加速度センサー製造工程に明らかなように、面指数が（
１００）または（１１０）厚さ３００ｐ程度のＰ型のシ
リコン半導体基板２０の表面には常法に従って熱酸化物
層２１を被覆後、フォトリソグラフィ（Ｐｈｏｔｏ　Ｌ
ｉｔｈｏｇｒａｐｈｙ）工程により所定の位置に開口を
設けてからＮ型不純物を導入・拡散してＸｊｌＯ〜３０
ｐのＮ領域２２を形成し、更にこの領域には、Ｐ型不純
物を同じく導入・拡散して抵抗層２３を複７− 数本設置して所定のブリッジ回路を構成する（第４図ａ
参照）。第５図ａの上面図に明らかなように、被処理シ
リコン半導体基板２０の表面端部には、後述する電解エ
ツチング時に電極用コンタクト２４・・・を導電性金属
により形成する。

次に第４図すにあるように熱酸化物層２１に他の開口２
５を形成後、従来技術欄に示した第１及び第２図の電解
槽を利用し苛性カリウムを電解液とする電解エツチング
により内部に向かってロード状孔部２６を形成する。こ
れに対応する被処理シリコン半導体基板２０真面に後工
程で行う電極エツチングにより他のロード状孔部とによ
り貫通孔を形成するためのものである。

ここで第４図Ｃ及び第５図すにあるように抵抗層２３・
・・には、電気的に接続した配線層２７・・・を設置し
て、被処理シリコン半導体基板２０表面に形成するポン
ディングパッド層２８・・・と連結する。この結果，ポ
ンディングパッド層２８・・・に熱圧着または超音波ボ
ンディングされる金属細線（図示せず）を介して外部の
電子機器と接続可能とする。抵抗層２３はＸｊ３μｍ程
度、長さ約８０／ｆｆｉそして幅のほぼ２０陣に形成す
る。

次に第４図ｄに示すように被処理シリコン半導体基板２
０の裏面には、上記のように熱酸化物層２９を被着後、
ロード状孔部２６及び抵抗層２３・・・に対応する位置
に開口３０．　３０を形成後前記電解エツチングにより
被処理シリコン半導体基板２０の内部方向にかけて溶除
して肉薄部３１（結果的にはＮ領域２２に相当する）及
び他のロード状孔部３２を形成する。

この異方性エツチングを行う電解エツチングでは、電位
を３ｖに設定してＮ領域２２に到達した時点で進行が止
まるのは、従来技術欄に説明した通りである。なお、こ
の電解エツチングに先立って被処理シリコン半導体基板
２０の表面などには、ワックス（Ｗａｘ）などのエツチ
ングマスクを被覆するが、エツチングマスクの適用は、
ロード状孔部２６の形成工程でも行われる。この結果、
抵抗層２３に対応する部分には空洞部３３が，孔部２８
に対応する位置に他のロード状孔部３２が形成され、両
ロード状孔部２６，　３２が互いに連通して被処理シリ
コン半導体９− １０− 基板２０の厚さ方向に貫通孔が形成される。他のロード
状孔部３２及び肉薄部３１の形成におけるエツチング量
は、約２５０〜３５０但とかなりの深さである。

この電解エツチングの状態即ち電解槽３４内に被処理シ
リコン半導体基板２０を設置した状態が第８図に示され
ている。

第４図ｄに明らかなように形成された空洞部３３の斜辺
と全長はぼ６ｍｍの被処理シリコン半導体基板２０の裏
面と成す角は、６０°であり、ロード状孔部２６の開口
面の径が約０．３５ｍｍ、他のロード状孔部３２のそれ
は０　、５ｍｍ位更に、空洞部３３の開口部の径が１ｍ
ｍに形成される。この被処理シリコン半導体基板２０の
厚さｈと他のロード状孔部３２の開口部の関係が従来例
が第６図ａに、本発明が第６図すに明らかにしてあり、
他のロード状孔部２６の深さがｈ／４、他のロード状孔
部３２の開口部の径が０．９ｈそしてロード状孔部６の
開口部の径が１．２ｈに形成している。このようにして
形成した半導体加速度センサーの上面図を第５図ａ、ｂ
に明らかにしたように、肉薄部３１を囲むように形成す
る両日−ト状孔部２６．３２は、機械的及び熱的衝撃に
対するバッファー（Ｂｕｆｆｅｒ）として機能するもの
であり、この両孔部２６．３２の接触部は、当然肉薄部
３１底部即ちＮ領域２２の底部に対応する。

更に、第７図ａ、ｂ、ａには、ロード状孔部２６と他の
ロー１〜状孔部３２によりできる貫通孔内部の形状を明
らかにしたが、通常の形ａに対してす。

Ｃの例はロード状孔部２６の深さが大もしくは小の場合
である。

〔発明の効果〕

このように本発明における電解エツチングでは、複雑な
装置なしで、しかもエツチングストップ法における不安
定な要素がなくなり、更に、これに伴うエツチング時に
マスキングの難点が解消されると共に貫通孔と肉薄部が
同時に精度良く形成される。

その上、苛性カリウムによる電解エツチングを単一方向
から行った従来技術に対して両方向から実施した本発明
では、孔部の開口の径が第６図のように小さくすること
ができるので被処理シリコ１− ２− ン半導体基板を縮小することができ、単価を削減するこ
とができる。

具体的には、従来技術では、被処理シリコン半導体基板
の厚さの１．２倍以上必要なのに本発明では、僅か０．
９倍程度に済む。例えば被処理シリコン半導体基板の厚
さを３００μｍ、肉薄部を７５μｍにした場合本発明で
は、１８０μｍＸ９Ｊｚｍ程度縮小できる。

更にまた、従来技術では、肉薄部の厚さは、ＰＮ接合の
厚さで決定ずけられてしまい、容易に厚さの変更が出来
ない。これに比べて、本発明では、表面のエツチング量
と裏面のエツチング量を変えることにより第７図のよう
に肉薄部の厚さを制御することができる。

【図面の簡単な説明】

第１図は、縦軸に電流、横軸に電圧を採ってエツチング
特性を示す曲線図、第２図ａ、ｂは、電解槽の断面図、
第３図は、半導体加速度センサーの要部断面図、第４図
ａ、ｂ、ａ、ｄは、本発明に係わる半導体加速度センサ
ーの製造工程毎の断面図、第５図ａ、ｂは、本発明に係
わる半導体加速度センサーの上面図、第６図ａ、ｂは、
半導体基板の厚さとロード状孔部の開口部の径の関係を
示す図、第７図ａ、、ｂ、ａは、本発明の変形例を示す
断面図、第８図は、電解槽の一部を示す断面図である。 １・・・電解槽、 ２・・・半導体加速度センサー ３．２２・・・Ｎ導電型領域、４，２０・・・半導体基
板、５．２６．３２・・・ロード状孔部、 ６．２１．２９・・・絶縁物層、７，２３・・・抵抗、
８・・・抵抗取出部、　　　９・・・電極、１０・・Ｏ
リング、　　　　２４・・・電極用コンタク１−１２５
、３０・・・開口、　　　　２７・・・配線層、３１・
・・肉薄部、 ２８・・・ポンディングパッド、 ３３・・・空洞部。

Claims (1)

【特許請求の範囲】
1. 半導体基板両表面に形成する絶縁物層と、この絶縁物層
   の一部に形成する開口と、この開口に対応する半導体基
   板内部に導入する不純物により構成する抵抗層と、抵抗
   層に電気的に接続し半導体基板表面に形成する導電性金
   属層と、抵抗層に対応する半導体基板に形成する肉薄部
   と、この肉薄部の露出部から半導体基板他表面部分にか
   けて形成する空洞部と、空洞部から離れて位置する絶縁
   物層及び隣接する半導体基板の両表面からその内部に向
   けて形成されるロード状の貫通孔を具備することを特徴
   とする半導体センサー。