JPS63292071A - 半導体加速度センサの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、半導体基板上に形成された片持はりを使用
する半導体加速度センサの製造方法に関する。

「従来の技術」 近年、半導体基板上に片持はりを形成し、片持はりの歪
みから加速度を検出する半導体加速度センサが開発され
ている。この半導体加速度センサは、微細加工技術（シ
リコンの異方性エツチング等）を用いて、半導体基板上
に片持はりを形成し、この片持はりの歪みによる拡散抵
抗の抵抗値変化から加速度を検出する。この種の半導体
加速度センサの例としては、ＩＥＥＥ　Ｅｌｅｃｔｒｏ
ｎ　Ｄｅｖｉｃｅｓ、　Ｖｏｌ、ＥＤ−２６ＮＯ，１２
，Ｐ１９１１．Ｄｅｃ、１９７９“Ａ　Ｂａｔｃｈ−Ｆ
ａｂｒｉｃａｔｅｄＳｉｌｉｃｏｎ　Ａｃｃｅｌｅｒｏ
ｍｅｔｅｒ　”に記載されたものがある。

ここで、第２図（ａ）は、半導体加速度センサの一例を
示す斜視図である。図においてｌはｎ型シリコン基板、
２はシリコン片持はり、３はシリコン重り部であり、４
は空隙である。また、同図（ｂ）、（ｃ）は、各々ＡＡ
−線およびＢ［３−線断面図である。図示の構成におい
て加速度が加わると、重り部３が加速度に対応して変位
し、この変位に応じて片持はり２に歪みが生じる。

次に、上記半導体加速度センサの製造方法について第３
図を参照して説明する。

まず、ｎ型のシリコン基板５上に拡散抵抗を形成し、そ
の後に第３図（ａ）に示すように、シリコン基板５の上
下両面をシリコン熱酸化膜６，７で覆い、シリコン熱酸
化膜７については、片持はり用の穴開は部８と下部空隙
用の穴開は部９に対応する部分をホトエツチングにより
除去する。次に、同図（ｂ）に示すように、シリコン熱
酸化膜７をマスクとして、シリコン基板５のエツチング
を行う。このエツチングの後に、同図（ｃ）に示すよう
にシリコン熱酸化膜６の上部空隙用穴開は部ｌＯの部分
をホトエツチングにより除去し、除去後において、シリ
コン基板５のエツチングを行う（同図（ｄ））。そして
、同図（ｅ）に示すように、シリコン基板５の上面およ
び下面のシリコン熱酸化膜６．７を除去することにより
、シリコン片持はりとシリコン重り部とが形成される。

「発明が解決しようとする問題点」 ところで、上述した従来の半導体加速度センサ製造方法
においては、シリコン片持はり２の膜厚が、エツチング
族の温度とエツチング時間によって定まるため、高精度
の制御が困難であり、膜厚を精密に設定することができ
ないという問題があった。

この発明は、上述した事情に鑑みてなされたもので、シ
リコン片持はりの膜厚を精密に設定することかできる半
導体加速度センサの製造方法を提供することを目的とす
る。

「問題点を解決するための手段」 この発明は、上述した問題点を解決するために、半導体
基板の所定部分に空隙を形成することにより、片持はり
部およびこの片持はり部の先端に重り部を形成し、前記
片持はり部の変位による拡散抵抗の抵抗値の変化から加
速度を検出する半導体加速度センサの製造方法において
、第１導電型の第１の半導体基板の上面に第２導電型の
第２の半導体基板を形成し、前記片持はり部および重り
部の外形を囲む空隙領域であって、前記第２の半導体基
板内に位置する領域を上面からのエツチングによって形
成し、前記第１の半導体基板内に位置する領域を下面か
らの電解エツチングにより形成し、これにより、前記片
持はり部を前記第２半導体基板によって、前記重り部を
前記第１および第２半導体基板によって形成するように
している。

「作用」 片持はり部の形成が、下面からの電解エツチングにより
行なわれ、この際に、第２の半導体基板がエツチングさ
れないため、片持はり部の膜厚が第２の半導体基板の膜
厚に一致する。

「実施例」 以下、図面を参照してこの発明の実施例について説明す
る。

第１図は、この発明の一実施例である半導体加速度セン
サの製造方法を説明するための断面図である。

第１図（ａ）において、」４はｐ型ンリコン基板であり
、この実施例においては、まず、ｎ型シリコン基板１４
の上面にｎ型シリコン基板１５を形成する。この場合、
ｎ型シリコン基板１５の膜厚が、設定しようとする片持
はり部の膜厚となるように、積層を行う。次に、ｎ型シ
リコン基板１４の下面およびｎ型シリコン基板１５の上
面に、各々エツチング時のマスクとなる熱酸化膜１６ａ
。

＋６ｂを形成する。次に、同図（ｂ）に示すように、熱
酸化膜１６ａに上部空隙用穴開は部１７を形成する。そ
して、シリコンの異方性エツチングを利用してエツチン
グを行い、同図（ｃ）に示すような空隙を作成する。こ
の場合、エツチングがｎ型シリコン基板１４に達した際
にエツチングがストップするように上部空隙用穴開は部
１７の幅を設定する。なお、エツチングによる空隙部の
谷の角度は、予め判っているため設計する谷の深さより
計算して幅を決定する。

次に、同図（ｄ）に示すように素子の上面に全面に金属
膜１８を形成して電極とし、電解エツチングを行う際の
電圧印加用のコンタクトとする。

そして、熱酸化膜１６ｂの片持はり用穴開は部１９と下
部空隙用穴開は部２０の部分を除去した後に、素子裏面
より電解エツチングを行う。同図（ｅ）は、電解エツチ
ング後の状態を示しており、このように、ｐ型シリコン
基板１５にはエツチングがほとんど及ばず、したがって
、その膜厚は所望とする片持はり部の膜厚に正確に一致
する。

次に、素子上面全面に形成された金属膜２Ｉを除去しく
同図（ｆ））、さらに、熱酸化膜１６ａ。

１６ｂを除去することにより、半導体加速度センサが形
成される。

なお、金属膜２１は一部を残すことにより、配線として
用いることもできる。

また、熱酸化膜は除去しなくてもよい。さらに、熱酸化
膜以外に保護膜としてＳｉＮ膜、ＰＳＧ膜を形成するこ
とができる。

「発明の効果」 以上説明したように、この発明によれば、半導体基板の
所定部分に空隙を形成することにより、片持はり部およ
びこの片持はり部の先端に重り部を形成し、前記片持は
り部の変位による拡散抵抗の抵抗値の変化から加速度を
検出する半導体加速度センサの製造方法において、第１
導電型の第１の半導体基板の上面に第２導電型の第２の
半導体基板を形成し、前記片持はり部および重り部の外
形を囲む空隙領域であって、前記第２の半導体基板内に
位置する領域を上面からのエツチングによって形成し、
前記第１の半導体基板内に位置する領域を下面からの電
解エツチングにより形成し、これにより、前記片持はり
部を前記第２半導体基板によって、前記重り部を前記第
１および第２半導体基板によって形成するようにしたの
で、片持はり部の形成が、下面からの電解エツチングに
より行なわれ、この際に、第２の半導体基板がエツチン
グされないため、片持はり部の膜厚が第２の半導体基板
の膜厚に一致しする。したがって、片持はり部の膜厚を
極めて高精度に設定することができる利点が得られる。

【図面の簡単な説明】

第１図は、この発明の一実施例である半導体加速度セン
サの製造方法を示す断面図、第２図（ａ）は一般的な半
導体加速度センサの構成を示す斜視図、同図（ｂ）およ
び（ｃ）は各々同図（ａ）に示すＡＡ−線断面図および
ＢＢ”線断面図、第３図は従来の半導体加速度センサの
製造方法を示す断面図である。 ２・・・・・・片持はり部、３・・・・・・重り部、１
４・・・・・・ｐ型ンリコン基板（第１導電型の基板）
、１５・・・・・・ｎ型シリコン基板（第２導電型の基
板）。

Claims (1)

【特許請求の範囲】
1. 　半導体基板の所定部分に空隙を形成することにより、
   片持はり部およびこの片持はり部の先端に重り部を形成
   し、前記片持はり部の変位による拡散抵抗の抵抗値の変
   化から加速度を検出する半導体加速度センサの製造方法
   において、第１導電型の第１の半導体基板の上面に第２
   導電型の第２の半導体基板を形成し、前記片持はり部お
   よび重り部の外形を囲む空隙領域であって、前記第２の
   半導体基板内に位置する領域を上面からのエッチングに
   よって形成し、前記第１の半導体基板内に位置する領域
   を下面からの電解エッチングにより形成し、これにより
   、前記片持はり部を前記第２半導体基板によって、前記
   重り部を前記第１および第２半導体基板によって形成す
   ることを特徴とする半導体加速度センサの製造方法。