JPH03156578A - 高解像度画像圧縮方法及び装置 - Google Patents

高解像度画像圧縮方法及び装置

Info

Publication number
JPH03156578A
JPH03156578A JP1303485A JP30348589A JPH03156578A JP H03156578 A JPH03156578 A JP H03156578A JP 1303485 A JP1303485 A JP 1303485A JP 30348589 A JP30348589 A JP 30348589A JP H03156578 A JPH03156578 A JP H03156578A
Authority
JP
Japan
Prior art keywords
pixels
tile
pixel
stack
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1303485A
Other languages
English (en)
Other versions
JPH0715707B2 (ja
Inventor
Xavier A Flinois
ザビア エイ.フリノワ
Stefano E Concina
ステファノ イー.コンシーナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schlumberger Technologies Inc
Original Assignee
Schlumberger Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schlumberger Technologies Inc filed Critical Schlumberger Technologies Inc
Publication of JPH03156578A publication Critical patent/JPH03156578A/ja
Publication of JPH0715707B2 publication Critical patent/JPH0715707B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00Geometric image transformations in the plane of the image
    • G06T3/40Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/403Edge-driven scaling; Edge-based scaling

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Image Analysis (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)
  • Digital Computer Display Output (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は画像の高解像度圧縮方法に関するものであって
、更に詳細には、圧縮された高解像度のアイコン画像が
テスト中の集積回路の動作状態を表わすより大きな画像
から形成される集積回路における動作欠陥の動的画像形
成のための方法に関するものである。
従来技術 超大規模(VLSI)集積回路の内部特徴寸法が減少す
るに従い、より高速で且つより信頼性のある設;1及び
テストを行なう要求が高まっている。
従来の集積回路(IC)テスタは、テスト中の装置! 
(DUT)の外部ピンから情報を検索することが可能で
あるに過ぎず、従って爾後の診断を行なうことが制限さ
れていた。従来のテスタで検知される欠陥は、部品内部
の何れかの点におけるズレによって発生される場合があ
る。DUTが数十個のゲートを有するものである場合、
欠陥を識別することは極めて複雑1つ困難な問題となる
典型的なテスト動作において、従来のICテスタ(IC
の入力ピンへ励起を与え且つIC出力ピンにおいてその
結果を測定するもの)は、IC装置をテストする場合に
テストベクトルシーケンスにおいて何れかのベクトル(
例えば、ベクトルV)における欠陥を検知するものであ
る。このテストシーケンスは、多数のテストベクトルを
有する場合があり、例えば、100個又はそれ以上のテ
ストベクトルを有することがあり、各ベクトルはDUT
のピンへ印加される例えば入力端子などのような一組の
励起を表わしている。検知された欠陥の発生源はチップ
内のどこかにおいて、そのシーケンスの最初のベクトル
(ベクトル1)とその欠陥が検知されたベクトル(ベク
トルV)との間の何れかのベクトル(例えば、ベクトル
a)において発生する。従って、この欠陥は、前方へ伝
搬し[[つベクトルVにおいてDUTの外部ピン乃至は
ボンドパッドに表われる。従って、ベクトルaにおいて
発生する欠陥の性質、位置及び発生時間を同定即ち識別
することが望ましい。
従って、チップの内部探査を行なうことが必要である。
長年の間、好適な解決方法は、低エネルギ(約1keV
)の走査型電子顕微鏡(SEM)を使用してチップを探
査することであった。例えば、E、  MenzejJ
及びE、  KubaNek共著の「集積回路の電子ビ
ームテストの基礎(Fundamentafi s  
of  ERectron  Beam  Testi
ng  of  Integarated  C1rc
uits)J、5スキャニング103−122 (19
83) 、及びE、  Plies及びG、  0tt
o共苫の[機械的及び電子プローブを使用する集積回路
内部の電圧測定(Voj7 tage  Measur
ement  In5ide  Integrated
Circuit  Using  Mechanica
、17  and  EN ec t ron  Pr
obes)J、IVスキャニングエレクトロンマイクロ
スコピー1491−15(H)(1985)の文献を参
照するとよい。
最近まで、SEMは高度の研究所の装置であって、熟練
した研究者によってのみ使用されていた。
1987年において、rlDs  5000Jワークス
テーシヨンをベースとした電子ビームテストシステムが
シュルンベルジエ社によって市販された。S、   C
oncina、G、   Liu、L。
Lattanzi、S、  Reyfman、N。
Richardson、rワークステーションをベース
とした電子ビームテスタにおけるソフトウェア統合(S
oftware  Integration  in 
 a  WorkstationBased  E−B
eam  Te5ter)J、インターナショナル・テ
スト・コンフエランス・プロシーリングズ(1986)
、N、   Richardson、rVLs1回路デ
バッグ用の電子ビーム探査(E−Beam  Prob
ing  fo’r  VLSI  C1rcuit 
 Debug)」、vLSIシステムズデザイ:/(1
987) 、S、  Conc 1naSN、  Ri
 chardson、rlDs  5000 : VL
S I用統合診断システム(IDS  5000:  
an  Integrated  Diagnosis
  System  for  VLSI)J、7マイ
クロエレクトロニツク・エンジニアリング(1987)
などの文献を参照するとよい。更に、N、   Ric
hardsonに対して発行された米国特許節4.70
6,019号及び第4.721,909号を参照すると
よい。
従って、測定及び情報の収集は、IC欠陥を回折する場
合の主要な問題ではない。しかしながら、この様なテス
タでICに関して得られた広範且つ詳細な情報を組織化
することは、迅速且つ効果的な欠陥の診断を行なうため
に重要である。
絶対的な問題に対する解答を捜すのではなく(「なぜこ
の装置は機能障害を起こすのか?」)、相対的な問題と
して処理することが望ましい(「この装置が既知の良好
な装置と異なって動作するのはどこであるか、いつであ
るか且つなぜか?」)。この後者の診断手法によれば、
IC内の動作欠陥をトレース即ち追跡することが可能で
ある。
この様な診断を行なうために、0(興味のあるテストシ
ーケンスの開始)と最初の欠陥検知の間の興味のある時
間期間を選択する。この期間を、各間隔において、IC
が一定の動作を行なうように複数個の間隔へ分割する。
従って、各間隔は、ICの動作状態に対応する。興味の
ある状態が同定即ち識別された後に、各状態において、
既知の「良好」なIC装置とDUTとの間での比較を行
なうことが可能である。
この様な比較は、ストロボ電圧コントラスト画像で行な
うことが可能である。テスト中の装置(DUT)を、例
えばシュルンベルジエ「ID55000Jなどのような
従来の電子ビームテストシステムにおける一連のテスト
「ベクトル」で励起させる。各テスト「ベクトル」は、
例えばICのピンへ印加される入力電圧などのような特
定した一組の励起を表わしている。該シーケンスの各ベ
クトルを印加する期間中、DUTは「ストロボウィンド
」と呼ばれる時間期間に対する状態にある。電子ビーム
を、該シーケンスの開始に対しあるフェーズで繰返しパ
ルス動作させることにより、任意の所望のストロボウィ
ンド内のDUTの状態を表わすストロボ画像を得ること
が可能である。このストロボプロセスは、点火時期を調
節するために自動車のエンジンの動作を「凍結状態」と
させるためにストロボライトを使用するものと類似して
いる。一連の状態画像が1個のスタックを形成する。
既知の良好なIC装置(ゴールデンダイとも呼ばれる)
を使用してこのプロセスを繰返し行ない、同一の一連の
テストベクトルに応答するその状態を表わすストロボ画
像からなるスタックを得る。
例えば、各画像は、強度がO及び255の間の値(8ビ
ツト値)によって表わされるl+1変強度の画素からな
る512X512マトリクスの形態でのデジタル形式で
のグラフ表示とすることが可能である。そのようにして
得られた画像は、DUTの動作状態を表わしており、D
UTにおける動作欠陥を診断するために格納し且つ使用
することが1−1能である。
該画像を得た後に、そのスタックを比較することが可能
である。この比較は、画素毎に、DUTの画像からゴー
ルデンダイの画像を減算する形態を取ることが可能であ
り、その場合、比較された画像は同一の組の励起に応答
して発生されるものである。この比較を画像毎に繰返し
行なって、「差分」画像のスタックを発生させる。
一方、これら二つのスタックは、二つの異なった組の励
起に応答する単一のDUTの状態を表わすことが可能で
ある。例えば、DUTは、与えられた温度において又は
与えられた入力端子に対し設=1された通りに動作する
かもしれないが、より高い温度又は入力端子に対しては
機能障害を起こす場合がある。−組の条件下でDUTの
正しい動作を表わすスタックの画像を得ることが可能で
あり、且つ第二組の条件下において機能障害を表わす第
二スタックを得ることが可能である。これらのスタック
を画像毎に比較して、「差分」画像のスタックを発生さ
せることも可能である。
良好な装置と欠陥性の装置とが同一の対応で動作する場
合には、それらの画像は同一である。同様に、異なった
組の励起が印加される装置は該異なった組の励起に応答
して同一の対応で動作する場合には、それらの画像は同
一である。これら二つの組の画像の間の偏差は、テスト
(即ち欠陥性の)装置におけるズレであると考えること
が可能である。T、  May、G、   5cot 
t、E。
Meieran、P、  Wiener、V。
Ra o、rVLS Iランダムロジック装置の動的欠
陥画像形成(Dynamic  Faul t  1m
aging  of  VLSI  RandomLo
gic  Devices)J、インターナショナル・
フィジックス・シンポジウム・ブロシーリングズ(19
84)の文献を参照するとよい。
状態毎に1個の画像を基礎とした場合、この比較プロセ
スは、その発生箇所からそれが最初に検知された場所へ
の欠陥の伝搬を表わしている。この欠陥は、差分画像に
おけるズレとして表われる場合があり、例えば、そうで
なければ灰色の差分画像において黒又は白の線がDUT
内の不正確な論理レベルを表わすことが可能である。こ
の様な比較プロセスは、「動的欠陥画像形成(Dyna
mic  Faul t  Imaging)J  (
DPI)として知られている。
勿論、この比較が正確に作用する場合には、これら二つ
の画像のスタックは、同一の条件を表わさねばならず、
即ち同一のSEM動作条件下で同一の倍率で結像された
チップの同一の区域を表わす。しかしながら、一方のス
タックの画像が、画像が得られた場合にSEMに関して
チップの方位が多少異なっていたために、別のスタック
の画像に関して傾斜乃至は回転されている場合がある。
完全な整合が可能ではないので、各画像を他のスタック
の対応する画像と整合させるためには一方のスタックの
各画像に関して「空間的ワーピング(撓曲)」動作を実
施することが必要となる場合がある。
画像が得られ、フィルタされ、整合され且つ画素毎に比
較されて結果的に得られる「差分」画像のスタックが形
成されると、これらの差分画像を表示して一連の画像を
介して欠陥伝搬のトラッキング即ち追従を行なうことが
可能である。これらの差分画像は、回折用の重要な情報
(欠陥伝搬)のみを強調するために処理する二とも可能
である。
しかしながら、診断目的のために、情報は、画像当り5
12X512画素であり且つ画素当り8個のビットであ
って過剰ぎみである。診断のために必要とされる情報は
、該一連の画像を介して欠陥伝搬を追従するもののみで
あるに過ぎない。
画像が正確に処理されflつ減算が良好に実施されると
、実際のDPI診断を開始することが可能である。欠陥
の性質、発生位置及び発生時間に関する鍵は、差分画像
のスタック内のどこかに見出すことが可能である。これ
らの鍵を効率的に見出すために、該画像を迅速ILつ対
話的に(10分の数秒で)アクセスし、表示し口つ視覚
的に比較することが可能であることが重要である。この
ことを行なう一つの方法は、該スタックの全ての画像を
並列して同時的に表示させ、欠陥伝搬を容易に見ること
が可能とすることである。しかしながら、各画像は51
2X512個の画素をHしている場合には、−度に4個
の画像のみを従来の高分解能コンピュータワークステー
ションデイスプレィスクリーン上に表示することが可能
であるに過ぎない。
多数の画像をスクリーン上に同時的に表示する一つの方
法(欠陥伝搬の視覚的トラッキングを容易とするために
)は、各画像の寸法を減少して[アイコン(icon)
Jを形成するか又は画像を圧縮し、スクリーン上に表示
することである。
例えば、512X512画素画像は64X64画素アイ
コンに圧縮する場合には、アイコンの各画素は最初の画
像の8×8画素の正方形部分を表わしている。この様な
アイコンを使用して、数10個の画像をデイスプレィス
クリーン上に同時的に表示させることが可能である。し
かしながら、画像をアイコンに圧縮する場合、情報が失
われることとなる(上述した例においては、最初の画像
から63/64の情報が失われる場合がある)。アイコ
ンの詳細はDF1回折のために必要であるので、画像の
高分解能圧縮が必要とされる。しかしながら、多数のア
イコン画像が一度に表示される場合には、効率的なりF
1回折は、表示されるべき画像がスタックから選択され
た場合に画像圧縮を迅速に実施することを必要とする。
「対話的」動作を達成するためには、例えば画像からア
イコンを用意する場合などの佳意の選択したプロセスを
実施し且つ例えば2秒を超えることのない期間内にその
結果を表示することが望ましい。
幾何学的動作、フィルタ動作及びパターン認工を実施す
るためにコンボリューション即ち畳み込みを使用するシ
ステムは従来公知である。この様なシステムは、大型の
畳み込みの計算を高速化するために高速フーリエ変換を
使用する場合がある。
データに関してどれほどの演算を実施するかということ
は前もって分っていないので、浮動小数点演算がしばし
ば使用される。しかしながら、浮動小数点演算を使用す
る場合には、中間結果は必要以上に正確である場合がし
ばしばあり、従って計算を行なう場合に時間が過剰とな
る場合がある。
この精度が要求されない場合には、それは時間及び資源
の浪費となる。
画像処理を高速化させる別の方法は、高速で特定の作業
を実施するべく 1m成された専用のプロセサを使用す
ることである。しかしながら、この様なプロセサのコス
トは、テストシステムのコストを苫しく増加させる場合
がある。その代わりに、スタンダードなエンジニアリン
グワークステーションの汎用プロセサを使用して、処理
時間を失うことなく画像処理を実施することが好ましい
■  r白 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、対話的な「感じ」で
動的欠陥画像形成(DPI)を行なうことを可能とする
十分な速度を有しており且つ処理を実施するための専用
ハードウェアを必要とすることのない例えばシュルンベ
ルジェrlDS  5000Jなどのようなシステムに
おいて設けられるタイプのワークステーションにおける
高分解能画像圧縮用の方法及び装置を提供することを目
的とする。本発明の別の目的とするところは、画像から
アイコンへの高解像度圧縮を行なうための方法及び装置
をIB倶することである。本発明の更に別の目的とする
ところは、集積回路のDF1回折における手助けとして
複数個のアイコンを同時的に表示することが可能である
ような圧縮技術を提供することである。本発明の更に別
の[1的とするところは、圧縮を実施するための専用に
1算ハードウエアに対する必要性なしに電子ビームテス
トプローブシステムと関連する汎用ワークステーション
内に電圧コントラスト画像の迅速lっ対話的圧縮を提供
することである。本発明の更に別の[1的とするところ
は、状態立方体として知られる画像のスタックの三次元
表示のワークステーションデイスプレィスクリーンに関
する二次元エミュレーションを可能とする技術を提13
(することである。
構成 本発明は、画素から構成される画像を高分解能の圧縮し
たアイコン画像へ迅速に圧縮しI−[つこの様な方法を
使用して集積回路内の動作欠陥を動的欠陥画像形成する
ための方法を提供している。複数個のこの様なアイコン
を並置させてスクリーン上に表示することにより、装置
の機能性に関してほとんど知識を持っていないオペレー
タによってさえも、テスト中のIC装置内の欠陥を容易
にトレース即ち追跡することを可能としている。
本発明によれば、nxn画素から形成される画像をp×
p画素のアイコンへ圧縮し、尚n−p・qであって、且
つqは整数であり、その場合に、該画像をq×q画素の
p個のタイルへ分割し、各タイルからq個の画素を選択
することにより行ない、その場合に前記q個の画素の各
々はタイル内の所定の指向方位を表わしており、且つ選
択したq個の画素の1乏均値を計算して該タイルを表わ
す単一の画素を発生することによって行なう。従って、
前記タイルを表わす画素は、p×p画素のアイコンを形
成する。選択したq個の画素の各々は、好適には、q個
の画素の水平行、q個の画素の垂直列、及び該タイルの
画素の一対の相互に直交する対角線を一義的に表わして
いる。その結果前られるアイコンの特徴を鮮明なものと
するために、エツジ強調を実施することも可能である。
本発明は、更に、集積回路装置内の動作欠陥を動的に画
像形成する方法を提供している。ストロボ電圧コントラ
スト画像の第一スタックを用意し、その画像の各々はI
C装置の動作状態を表わしており[1つ一組の画素を有
している。ストロボ電圧コントラスト画像の第二スタッ
クを用意し、その画像の各々はIC装置の動作状態を表
わしており且つ一組の画素を有している。第一スタック
と第二スタックの画像の間の差異を表わすn×n画素の
画像の第三スタックは、第一スタックの画像及び第二ス
タックの画像の画素値の間の差異を計算することによっ
て準備される。第三スタックの複数個の画像をp×p画
素のアイコンへ圧縮し、尚n=p・qであって、丁1つ
qは整数であり、その圧縮を行なう場合に、各画像をq
×q画素のp個のタイルへ分割し、各タイルからq個の
画素を選択し、尚前記選択したq個の画素の各々は該タ
イル内の所定の指向方位を表わしており、且つ選択した
q個の画素の平均値を計算して該タイルを表わす1個の
画素を発生し、その場合に該タイルを表イつす画素がp
×p画素の1個のアイコンを形成するようにさせること
によって行なわれる。複数個のこの様なアイコンを同時
的に表示させ、従って第一スタックと第二スタックとの
間の動作状態における差異を容易に観察することが可能
である。
画像圧縮は、好適には、電子ビームテストプローブシス
テムと関連する適宜プログラムされた汎用プロセサを使
用して実施する。
従って、本発明の方法及び装置は、例えば集積回路装置
内の動作欠陥などの動的プロセスの迅速[Lつ効率的な
回折を行なうことを可能としている。
実施例 以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。
集積回路を回折するのに有用な電子ビームテストプロー
ブシステム10を第1図にブロック図で概略示しである
。この電子ビームテストプローブシステムは三つの機能
的要素を有しており、即ち電子ビームテストプローブ1
2と、回路励起器14と、デイスプレィターミナル18
を具備するデ夕処理システム16とを有している。回折
されるべき集積回路は、電子ビームテストプローブ12
内に配置され、従ってそのICの種々の点において電位
Δp」定を行なうことが可能である。ΔFJ定を行なう
べき点は、バス22を介してデータ処理システム16に
よって電子ビームテストプローブ12へ送られる。回路
回折の期間中、バス24によってテスト中のICへ接続
されている回路励起器]4によって集積回路へ印加され
る。データ処理システム16は、使用されるべきテスト
信号パターン及びテスト信号パターンと相対的な電位測
定のタイミングを特定するために使用することが可能で
ある。この電r−ビームテストプローブシステムは、デ
イスプレィターミナル18を介して命令を人力するオペ
レータによって制御される。
データ処理システム】6を第2図にブロック図で示しで
ある。データ処理システム16は、大略、二つの機能グ
ループに分割することが可能であり、即ち、31pシス
テム50と電子ビームテストプローブ制御システム52
とに分割することが可能である。ここでは、=1算シス
テム50についてのみ説明する。このシステムの残部に
ついては、米国特許節4,706.019号に記載され
ている。
AIryシステム50は、テスト中のICの高解像度電
圧コントラスト画像を格納し、処理し且つ表示すること
が可能である。コンピュータシステム50は、マイクロ
プロセサ54と、RAMメモリ56と、ディスクドライ
ブを具備することが可能なデータ格納モジュール58と
を有している。更に、コンピュータシステム50は、例
えば少なくとも1000 x 1000画素の解像度を
持った高解像度カラーデイスプレィターミナル61を駆
動するためのデイスプレィインターフェース60を持っ
たデイスプレィターミナル18を有している。デイスプ
レィターミナル18は、更に、命令を人力するためのキ
ーボード及びデイスプレィスクリーン上の点を指摘し且
つ特定するためのポインタ手段(例えば「マウス」)を
有している。デイスプレィターミナル18は、更に、グ
ラフィックデイスプレィを発生するのに必要な時間を減
少するためにそれ自身のグラフィックアクセリレータ6
2を有することが可能である。コンピュータシステム5
0は、更に、通信バス66を介して他のコンピュータシ
ステムと通信するためのインターフェース64を有する
ことが可能である。
第3図は、シュルンベルジエrlDs  500o」f
f3Tビームテストプローブシステムによって得られた
二つのスタックの画像から選択された一対のストロボ電
圧コントラスト画像を示している。
各画像は、512X512画素のアレイから形成されて
おり、各画素はOと255との間のデジタルグレースケ
ール(中間調)強度を有している。
各スタックは、最大100又はそれ以上の画像から構成
することが可能である。DF1回折のために多数のこの
様な画像を同時的に表示することが望ましく、しかも典
型的なエンジニアリングワークステーションのデイスプ
レィスクリーン上に一度に四つのみを表示することが可
能であるような十分な大きさの画像であることが望まし
い。
第4図は、本発明に基づいて、ストロボ電圧コントラス
ト画像のスタックから用意される一連のアイコンのスク
リーン表示を示している。テスト中の装置の動作は、状
態毎に容易にトレースすることが可能である。
第5図は、本発明に基づいて差分画像のスタックから用
意される一連のアイコンのスクリーン表示を示している
。差分画像アイコンが用意された二つのスタックの各々
からの一方の画像の1個のアイコンが第5図の右上部分
に示されている。第5図の左側部分における差分画像ア
イコン(II5至30の番号を付しである)は、テスト
中の装置における欠陥の伝搬を示している。完全に白い
アイコンは、それらの動作状態において欠陥が発生して
いないことを示している。他の差分アイコンにおける黒
線は、テスト中の装置の表示した部分を介して伝搬する
欠陥を表わしている。伝搬のパターンは、欠陥が規則的
な対応でそれ自身繰返すことを表わしており、それから
、不正確な論理レベルが例えばリセット信号によって周
期的に補正されることが推論される。
状態立方体として知られるようになったエミュレーショ
ンを行なうことが本発明の[1的の一つである。この状
態立方体は、画像のスタックの三次元表示である。二次
元画像に、異なったストロボウィンドの遅延を考慮する
ことによって、第三の次元の時間がljえられる。この
[1的を達成するために、本発明は、装置の動作をトレ
ースすることを許容するのに十分な解像度(分解能)を
維持しているが一連の画像を同時的に並置して表示する
のに十分に小さいアイコンへ画像を圧縮する方法を提(
jI−している。第2図は、本発明方法に基づいて準備
され且つ表示された一連のアイコンのスクリーン表示を
示している。この様なアイコンの場合、最大で100個
の画像(25MB情報)を迅速に用意し]1.つ表示さ
せることが可能である。例えば、各画像の圧縮及び格納
は、適宜プログラムしたサンマイクロシステムズ3/1
60ワークステーションプロセサで実施する場合、約0
.1秒を必要とするに過ぎないことが判明した。
この状態立方体は、アイコン表示でエミュレートされる
。このアイコンは、実際には、実際の画像の178縮少
盤である。該アイコンは、副画素分解能を可能とする方
法によって発生され、従ってフルスケール画像のほとん
どの情報を維持している。この高分解能表示は、一つの
ストロボウィンドから次のものへアイコンの展開状態を
検討することによって、欠陥の発生源を発見するために
検査することか可能である。
第6図を参照すると、nxn画素の画像をp×p画素の
アイコンへ圧縮するものと仮定する。尚、次式を定義し
、 n−p  @ q 尚、n、  p+  QεN(即ち、n、  p、  
qは整数)[[つ、各画素はりえられた値を有している
(例えば、0及び2560間のグレースケール即ち中間
調の値)。nxn画像を、各タイルがq×q画素を有す
るタイルの格子に分割することが可能である。これらの
タイルの各々は、アイコン内の1個の画素に貢献する。
1個のタイル内において、全ての画素は等しい情報値を
有するもののように見える。従って、最も簡単な解決法
は、タイルの全ての画素の14均値を取り、アイコンの
1116−の画素を形成することである。
このアプローチは、主要な欠点を有している。
なぜならば、処理すべき多数の画素(各タイルにおいて
q’)があり、必要な計算を行なうのに苦しい時間が必
要とされるからである。
本発明は、汎用デジタルコンピュータにおける;1算時
間を芹しく減少する一方、画像の高解像度圧縮を行なう
方法を提供している。稼動時間をqで割る。従って、上
述した技術を使用して512×512画素画像から64
X64画゛素アイコンを発生するためには、本発明方法
のIvi8倍の時間を必要とする。
本発明方法は、画像内の画素の通常の高い指向性相関を
利用する。
機械的類推を使用するために、固体物体が慣性軸を有す
るのと同様に高い相関軸を存するものと考えることが可
能である。これらは、例えば、大略垂直及び/又は水平
配向を有する特徴部を持った画像における如く対称軸と
することが可能である。従って、画像は、特徴配向のQ
、  1又は2主要方向を有する場合があり、それはこ
こでは、二次元固体が0,1又は2慣性軸を有するのと
同様に、グレー軸と呼称する。これらの軸に沿っての画
素値は高度に相関されているので、アイコンを形l戊す
る画素値を計算する場合にそれらの全てを使用すること
が必要であるわけではない。
qがあまり大きくない場合には(例えば、71m512
、  p−64及びq−8)、グレー軸は約06、±4
5°又は90″である。これらの軸に対して画像のグレ
ー軸が近ければ近いほど、それからそのアイコンが準備
された画像をより正確に表わす。
従って、その解は、−組のq画素のグレースケール(中
間調)値の平均を取ることであり、これらq個の画素の
各々はそのラインにおいて単独であり、その列において
単独であり且つ、第6図に示した如く、その対角線(±
45°に配向されておりこの画素を通過するライン)に
おいて単独である。qが3よりも大きい限り、この様な
一組の画素を選択することが可能である。q個の画素の
平均値に対して正規化した値を得るためにルックアップ
テーブルの値を使用して、適宜プログラムした汎用ワー
クステーションプロセサを使用して画像からアイコンを
迅速に用意することがII7能である。
本発明方法によって使用される技術を例示する別のアナ
ロジ即ち類推は、「8クイーン」チェス問題に関するも
のである。即ち、8チエスクイーンは、第7図に示した
如く、どのクイーンもその他のクイーンを取ることがな
いようにチェス板上のそれぞれの位置に配置させるもの
である。(チェスにおける「クイーン」としての駒は、
水型、垂直又は対角線方向においてチェス板上で無制限
に廿盤nの数移動することが可能である。)8クイーン
が適切に配置されると、他のものの移動範囲内に存在す
るものはない。
画像内の各タイルは仮想チェス板としてマツプすること
が可能であり、谷画素はチェス板の黒のi盤]]又は白
の赫盤口を表わしている。圧縮のために考慮されるべき
画像画素の位置は、8クイ一ン問題における「クイーン
」の位置である。この様に、画素の相関が利用される。
本発明を実施する好適方法は、以下の如き一連のステッ
プで実施することが可能である。
(1)512X512画素画像を選択し、各画素の強度
レベル値は8ビツト値(即ち、0と255との間の整数
)によって表わされる。画像がデータ格納装置58内の
ファイルとして格納される場合、その値は処理のために
レジスタアレイ内に読み込まれる。その画像が画像プロ
セサ74のデイスプレィフレームバッファの一つの中に
格納されると、その値はレジスタアレイ内にマツプされ
る。
(2)その画像を、各々、8X8画素の64×64タイ
ル内に分割する。
(3)タイル内の画素値t (x、y)の8クイーン型
の平均を取ることによって、凸タイルを強度レベル値p
を持ったアイコン画素内へ変換させる。例えば、 8・p=t  (1,2)+t  (2,4)+t  
(3゜7)+t  (4,3)+t  (5,0)+t
  (6,6)+t  (7,1)+t  (8゜5) 8X8アレイtにおいて、ライン当り及び列当りの一つ
の値のみが取られる。次続の組の値は、8クイ一ン条件
を満足する多数の可能な組の画素の一つを表わしている
。この様な可能な組の何れかを使用することが可能であ
る。
ライン1列2における値 ライン2列4における値 ライン3列7における値 ライン4列3における値 ライン5列Oにおける値 ライン6列6における値 ライン7列1における値 ライン8列5における値 これらの値を加算し、且つその結果を8で割つて(ii
−規化)そのタイルを表わす画素の強度値pを?11る
その結果書られる画素データの64X64アレイp (
x、y)はそのアイコンを画定する。
(4)次いて、好適には、例えばテスト中の装置のメタ
ルラインの幅などのような興味のある特徴部が2個の画
素程度の少ない数の画素で表わされる場合があるので、
標準的なエツジ強調オペレータでコンボリューション即
ち畳み込みを行なうことによってそのアイコンの特性を
鮮明化させる。
これを行なうために、アレイ(該アイコンの画素の強度
レベルを表わす)6値は、重み付けした平均を使用して
周囲の画素の値と平均する。例えば、強調されるべき谷
画素の値に8の1−の重みを割当て、■1つ四つの周囲
の画素の各々の値に、−1の負の重みを割当て、その重
み付けした鎖を加算し、[tつその結果を4で割って、
その結果書られる画素値を正規化する。この処理は、そ
のアイコンのエツジ画定特徴部の効率的な強調を与える
。この様な強調オペレータは従来公知である。例えば、
W、   Pratt、rデジタル画像処理(D I 
GITAL  IMAGE  PROCESSING)
J、(1978)322頁、の文献を参照するとよい。
本発明の一実施例に基づいてサンマイクロシステムズ3
/160ワークステーションを使用して、64X64画
素のアイコンを0. 1秒未満で512X512画素か
ら形成することが可能であることが判明した。更に、画
像と共にアイコンをデータ格納手段58内に格納する場
合には、一連の100個のアイコンを検索し且つ約2秒
で表示することが可能であり、迅速な対話型DF1回折
を容B化することがiJ能であることが判明した。
以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
ではなく、本発明の技術的範囲を逸脱することなしに種
々の変形が可能であることは勿論である。
【図面の簡単な説明】
第1図は、電子ビームテストシステムを示した概略ブロ
ック図、第2図は第1図に示した電子ビームテストシス
テムにおいて使用されるデータ処理システムを示した概
略ブロック図、第3図は一対のストロボ電圧コントラス
ト画像のスクリーン表示を示した説明図、第4図は本発
明に基づいてストロボ電圧コントラスト画像のスタック
から用意される一連のアイコンのスクリーン表示を示し
た説明図、第5図は本発明に基づいて異なった画像のス
タックから用意された一連のアイコンのスクリーン表示
を示した説明図、第6図は本発明に基づいてアイコンを
形成するための画像の圧縮を示した説明図、第7図は本
発明に基づいて画像圧縮において使用することが可能な
「8クイーン」問題に対する一つの可能な角q答を示し
た説明図、である。 (符号の説明) 10:電子ビームテストプローブシステム12:電r−
ビームテストプローブ 14:回路励起器 16:データ処理システム 18:デイスプレィターミナル 22.24:バス 50:コンピュータシステム 52:電子ビームテストプローブ制御システム60:デ
イスプレィインターフェース 62ニゲラフイツクアクセリレータ 64;インターフェース

Claims (1)

  1. 【特許請求の範囲】 1、格納装置内に格納されているn×n画素の画像を表
    示装置に表示可能なp×p画素のアイコンへ圧縮する方
    法において、尚n=p・qであって且つqは整数であり
    、 (a)前記画像をq×q画素のp個のタイルへ分割し、 (b)前記各タイルからq個の画素を選択し、前記選択
    したq個の画素の各々は前記タイル内の所定の指向方位
    を表わしており、 (c)前記各タイルからの前記q個の画素の平均値を計
    算して前記タイルを表わす画素を発生する、 上記各ステップを有しており、前記タイルを表わす前記
    画素が表示装置に表示可能なp×p個の画素のアイコン
    を形成することを特徴とする方法。 2、特許請求の範囲第1項において、前記選択したq個
    の画素の各々が、前記タイルのq個の画素の水平行とq
    個の画素の垂直列を一義的に表わしていることを特徴と
    する方法。 3、特許請求の範囲第1項又は第2項において、前記選
    択したq個の画素の各々が、前記タイルの相互に直交す
    る対角線の画素を一義的に表わしていることを特徴とす
    る方法。 4、特許請求の範囲第1項乃至第3項の内の何れか1項
    において、更に、前記タイルを表わす前記画素をエッジ
    強調オペレータで畳み込むことにより前記アイコンを強
    調するステップを有することを特徴とする方法。 5、集積回路装置内における動作欠陥の動的画像形成方
    法において、 (a)各画像が前記装置の動作状態を表わしており且つ
    一組の画素を有している第一スタックのストロボ電圧コ
    ントラスト画像を用意し、 (b)各画像が前記装置の動作状態を表わしており且つ
    一組の画素を有している第二スタックのストロボ電圧コ
    ントラスト画像を用意し、 (c)前記第一スタックの画像及び前記第二スタックの
    画像の画素値の間の差異を計算することによって前記第
    一スタックの画像と前記第二スタックの画像との間の差
    異を表わすn×n個の画素の第三スタックの画像を用意
    し、 (d)前記第三スタックの複数個の画像をp×p画素の
    アイコンへ圧縮し、尚n=p・qで且つqは整数であり
    、尚、前記圧縮は、 (i)前記各画像をq×q画素のp個のタイルへ分割し
    、 (ii)前記タイルからq個の画素を選択し、尚前記選
    択したq個の画素の各々は前記タイル内の所定の指向方
    位を表わしており、 (iii)前記各タイルから前記q個の画素の平均値を
    計算して前記タイルを表わす1個の画素を発生し、尚前
    記タイルを表わす前記画素はp×p画素の1個のアイコ
    ンを形成し、 (e)複数個の前記アイコンを同時的に表示し、その際
    に前記第一スタックと前記第二スタックとの間における
    動作状態の差異を容易に観察することを可能とした、 上記各ステップを有することを特徴とする方法。 6、格納装置内に格納されているn×n画素の画像を表
    示装置に表示することが可能なp×p個の画素のアイコ
    ンへ圧縮する装置において、尚n=p・qであって且つ
    qは整数であり、 (a)前記画像をq×q画素のp個のタイルへ分割する
    手段、 (b)選択したq個の画素の各々が前記タイル内の所定
    の指向方向を表わすように前記各タイルからq個の画素
    を選択する手段、 (c)前記タイルを表わす1個の画素を発生するために
    前記各タイルから前記p個の画素の平均値を計算する手
    段、 を有しており、前記タイルを表わす前記画素が表示装置
    に表示することが可能なp×p画素のアイコンを形成す
    ることを特徴とする装置。
JP1303485A 1988-11-23 1989-11-24 高解像度画像圧縮方法及び装置 Expired - Fee Related JPH0715707B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US27636088A 1988-11-23 1988-11-23
US276,360 1988-11-23

Publications (2)

Publication Number Publication Date
JPH03156578A true JPH03156578A (ja) 1991-07-04
JPH0715707B2 JPH0715707B2 (ja) 1995-02-22

Family

ID=23056343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1303485A Expired - Fee Related JPH0715707B2 (ja) 1988-11-23 1989-11-24 高解像度画像圧縮方法及び装置

Country Status (4)

Country Link
US (1) US5127064A (ja)
EP (1) EP0370323B1 (ja)
JP (1) JPH0715707B2 (ja)
DE (1) DE68928162T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8292390B2 (en) 2009-03-24 2012-10-23 Brother Kogyo Kabushiki Kaisha Recording apparatus, method of controlling recording apparatus and computer readable recording medium

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2234609A (en) * 1989-07-29 1991-02-06 Ibm Information handling system
ES2068054B1 (es) * 1991-07-30 1996-08-01 Univ Malaga Sistema de archivo iconico de acceso inmediato.
EP0567697A1 (en) * 1992-04-29 1993-11-03 Yiu Keung Chan Method for spatial domain image compression
US5610657A (en) * 1993-09-14 1997-03-11 Envistech Inc. Video compression using an iterative error data coding method
JPH0740717U (ja) * 1993-12-27 1995-07-21 カラーファスナー工業株式会社 ブラジャー
IL118804A0 (en) * 1996-07-05 1996-10-31 Orbot Instr Ltd Data converter apparatus and method particularly useful for a database-to-object inspection system
US6259960B1 (en) * 1996-11-01 2001-07-10 Joel Ltd. Part-inspecting system
FR2786011B1 (fr) * 1998-11-13 2001-01-19 Centre Nat Etd Spatiales Procede de comparaison d'images enregistrees formees de pixels representant des equipotentielles d'au moins une puce de circuit integre
US6633682B1 (en) * 1999-06-21 2003-10-14 New York University Progressive fractal rendering
US7075681B1 (en) 1999-11-09 2006-07-11 Kodak Graphic Communications Canada Company System and method for reducing the data volume of images
US7548657B2 (en) * 2005-06-25 2009-06-16 General Electric Company Adaptive video compression of graphical user interfaces using application metadata
US7423642B2 (en) * 2005-12-14 2008-09-09 Winbond Electronics Corporation Efficient video frame capturing
US20080273113A1 (en) * 2007-05-02 2008-11-06 Windbond Electronics Corporation Integrated graphics and KVM system
US8660335B2 (en) * 2010-03-24 2014-02-25 Varian Medical Systems, Inc. Transient pixel defect detection and correction
US10024584B1 (en) 2011-07-29 2018-07-17 Jason N. Peet Cooled cabinet assembly
US9350928B2 (en) 2012-05-02 2016-05-24 Semiconductor Components Industries, Llc Image data compression using stacked-chip image sensors
CN112117296B (zh) * 2020-10-22 2021-07-13 厦门强力巨彩光电科技有限公司 Led显示面板和led显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6089169A (ja) * 1983-10-21 1985-05-20 Hitachi Ltd 画像情報縮小処理方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180388A (ja) * 1984-02-28 1985-09-14 Kokusai Denshin Denwa Co Ltd <Kdd> 符号化された画像信号の再量子化方法
WO1986003610A1 (en) * 1984-12-06 1986-06-19 Dainippon Screen Mfg. Co., Ltd. Method and apparatus for compressing image data
JPS61278273A (ja) * 1985-06-04 1986-12-09 Ricoh Co Ltd 画像縮小方式
JPS6240146A (ja) * 1985-08-14 1987-02-21 Mitsubishi Electric Corp 荷電ビ−ムパタ−ン欠陥検査装置
US4721909A (en) * 1985-08-16 1988-01-26 Schlumberger Technology Corporation Apparatus for pulsing electron beams
JPH0687261B2 (ja) * 1985-10-21 1994-11-02 株式会社日立製作所 画像縮小方法
US4706019A (en) * 1985-11-15 1987-11-10 Fairchild Camera And Instrument Corporation Electron beam test probe system for analyzing integrated circuits
US4776030A (en) * 1986-03-28 1988-10-04 Gte Laboratories Incorporated Block quantizer for transform coding
CA1297983C (en) * 1986-11-12 1992-03-24 Shigenobu Kasuya Binary signal producing apparatus for optical character recognition
US4782389A (en) * 1987-04-30 1988-11-01 Rca Licensing Corporation Adaptive M-tile sample producer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6089169A (ja) * 1983-10-21 1985-05-20 Hitachi Ltd 画像情報縮小処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8292390B2 (en) 2009-03-24 2012-10-23 Brother Kogyo Kabushiki Kaisha Recording apparatus, method of controlling recording apparatus and computer readable recording medium

Also Published As

Publication number Publication date
EP0370323A3 (en) 1992-07-15
JPH0715707B2 (ja) 1995-02-22
DE68928162D1 (de) 1997-08-14
EP0370323A2 (en) 1990-05-30
DE68928162T2 (de) 1998-01-29
US5127064A (en) 1992-06-30
EP0370323B1 (en) 1997-07-09

Similar Documents

Publication Publication Date Title
US5054097A (en) Methods and apparatus for alignment of images
JPH03156578A (ja) 高解像度画像圧縮方法及び装置
US4601034A (en) Method and apparatus for testing very large scale integrated memory circuits
US5659630A (en) Advanced manufacturing inspection system
May et al. Dynamic fault imaging of VLSI random logic devices
DE69825299T2 (de) Verfahren und vorrichtung zur anwendung von gewichteten zufallsmustern bei teilabtastung
WO2020199283A1 (zh) 集成电路光学芯片光圈测试方法
DE60018468T2 (de) Verbrauch von redundanzdaten für das anzeigen der bitfehlerkarten für halbleiterelemente
US5625762A (en) Method for extracting three-dimensional color vector
Collin et al. Device testing and SEM testing tools
KR900002690B1 (ko) 반도체 집적회로 장치의 노출 패턴 데이타 조사 시스템
DE60104015T2 (de) Entschlüsselungsverfahren zur datenabbildung in speicherschaltungen
JP2900858B2 (ja) Cmos論理回路の故障箇所特定方法
JP3642904B2 (ja) フェイルカウント方法及びその装置
US6606394B1 (en) Surface inspecting apparatus and method therefor
JP3686124B2 (ja) 電子ビームテストシステムを使用する故障解析方法
JPS62107386A (ja) 画像マツチング方法
JP3210112B2 (ja) 半導体装置の検査方法および装置
JP2938584B2 (ja) 半導体装置の検査方法および装置
JP2645864B2 (ja) 集積回路試験装置
JPH01277781A (ja) 集積回路試験装置
JP2752454B2 (ja) ディスプレイ装置の検査方法
JP3127089B2 (ja) 画像処理装置及び画像処理方法
JP3215600B2 (ja) Ic試験装置
JP3267037B2 (ja) Ic試験装置のデータ表示制御方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees