JPH03155636A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03155636A JPH03155636A JP29551089A JP29551089A JPH03155636A JP H03155636 A JPH03155636 A JP H03155636A JP 29551089 A JP29551089 A JP 29551089A JP 29551089 A JP29551089 A JP 29551089A JP H03155636 A JPH03155636 A JP H03155636A
- Authority
- JP
- Japan
- Prior art keywords
- length
- electrodes
- electrode
- pad
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000000853 adhesive Substances 0.000 abstract 2
- 230000001070 adhesive effect Effects 0.000 abstract 2
- 241000331231 Amorphocerini gen. n. 1 DAD-2008 Species 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野１
本発明は、半導体装置の金属突起物を形成した電極構造
に関する。
に関する。
〔従来の技術１
従来の半導体装置の電極形状は、第２図に示すように、
ＸとＹの長さが同じの正方形であった。
ＸとＹの長さが同じの正方形であった。
［発明が解決しようとする課題１
しかし、前述の従来技術では、半導体の加工寸法の微細
化、多出力化などに伴なって、電極の寸法が短か（なる
と、例えば電極上に、金属突起物などを形成した際に、
半導体装置と金属突起物との接合面積が小さ（なるため
、接合強度が小さくなり、金属突起物がとれてしまうと
いう問題点を有する。そこで本発明は、このような問題
点を解決するもので、その目的とするところは、金属突
起物などを形成した際に、充分な接合強度が得られるよ
うな、電極形状を提供するところにある。
化、多出力化などに伴なって、電極の寸法が短か（なる
と、例えば電極上に、金属突起物などを形成した際に、
半導体装置と金属突起物との接合面積が小さ（なるため
、接合強度が小さくなり、金属突起物がとれてしまうと
いう問題点を有する。そこで本発明は、このような問題
点を解決するもので、その目的とするところは、金属突
起物などを形成した際に、充分な接合強度が得られるよ
うな、電極形状を提供するところにある。
（課題を解決するための手段１
本発明は、チップエツジに沿って複数の電極を有する半
導体装置において、チップエツジに対して、平行方向な
Ｘ方向、垂直方向なＹ方向としたとき、前記電極のうち
少なくとも１つ以上の形状を、Ｘ方向の電極の長さに対
して、Ｙ方向の電極の長さを太き（することを特徴とす
るゆ［実 施 例］ 第１図は、本発明の電極形状の一実施例を示す図である
。多出力のＩＣの電極部を表面から見た図で、ｌはＩＣ
のエツジライン、２は金属電極（以後パッドと呼ぶ）、
３は開口部を示している。パッドの形状は、エツジライ
ンに対して、平行方向をＸ方向、垂直方向をＹ方向とす
ると、Ｘ方向へ電極の長さに対して、Ｙ方向の電極の長
さが大きくなっている。このＩＣのエツジラインの長さ
Ｌｌは、８．４５ｍｍである。ＩＣ組立上最低限必要な
パッド間隔Ｌ２を５０μｍ、Ｌ３＝５００ｕｍとすると
、例えばＸ＝ｌＯＯμｍ、Ｙ＝４００μｍのパッドを５
０個並べることができる。又、このような電極形状にす
ることにより、パッド１個当りの面積は４．０ＸＩＯ−
”ｍ ”となる。 しかし、第２図に示すような、Ｘ
方向の電極の長さと、Ｙ方向の電極の長さが同じになる
ような従来品では、本発明と同じように５０個のパッド
を並べると、Ｘ＝Ｙ＝ １００μｍとなり、パッド１個
当りの面積は、１．０ｘｌＯ−’ｍ”となり、本発明に
対し、４分の１になってしまう、したがって、接合強度
は接合面積に比例するので、接合強度も４分の１となっ
てしまう、又バッド−個当りの面積を同じにしようとす
ると、１辺に対し、３０個しかパッドを並べることがで
きない。
導体装置において、チップエツジに対して、平行方向な
Ｘ方向、垂直方向なＹ方向としたとき、前記電極のうち
少なくとも１つ以上の形状を、Ｘ方向の電極の長さに対
して、Ｙ方向の電極の長さを太き（することを特徴とす
るゆ［実 施 例］ 第１図は、本発明の電極形状の一実施例を示す図である
。多出力のＩＣの電極部を表面から見た図で、ｌはＩＣ
のエツジライン、２は金属電極（以後パッドと呼ぶ）、
３は開口部を示している。パッドの形状は、エツジライ
ンに対して、平行方向をＸ方向、垂直方向をＹ方向とす
ると、Ｘ方向へ電極の長さに対して、Ｙ方向の電極の長
さが大きくなっている。このＩＣのエツジラインの長さ
Ｌｌは、８．４５ｍｍである。ＩＣ組立上最低限必要な
パッド間隔Ｌ２を５０μｍ、Ｌ３＝５００ｕｍとすると
、例えばＸ＝ｌＯＯμｍ、Ｙ＝４００μｍのパッドを５
０個並べることができる。又、このような電極形状にす
ることにより、パッド１個当りの面積は４．０ＸＩＯ−
”ｍ ”となる。 しかし、第２図に示すような、Ｘ
方向の電極の長さと、Ｙ方向の電極の長さが同じになる
ような従来品では、本発明と同じように５０個のパッド
を並べると、Ｘ＝Ｙ＝ １００μｍとなり、パッド１個
当りの面積は、１．０ｘｌＯ−’ｍ”となり、本発明に
対し、４分の１になってしまう、したがって、接合強度
は接合面積に比例するので、接合強度も４分の１となっ
てしまう、又バッド−個当りの面積を同じにしようとす
ると、１辺に対し、３０個しかパッドを並べることがで
きない。
第３図は、第１図の電極の上に、金属突起物を形成し、
フィンガーを接合した図である、ｌはエツジライン、４
は金属突起物、５はフィンガーを示す、又、第４図は第
３図をＡ−Ａ断面で切った断面図である。接合強度は、
接合面積に比例するので、本発明は、フィンガーと金属
突起物の接合、金属突起物とパッドの接合において、従
来品に比べて、４倍の強度を持つ、同様にフィンガーに
金属突起物を形成し、パッドに接合した場合についても
同じことがいえる。
フィンガーを接合した図である、ｌはエツジライン、４
は金属突起物、５はフィンガーを示す、又、第４図は第
３図をＡ−Ａ断面で切った断面図である。接合強度は、
接合面積に比例するので、本発明は、フィンガーと金属
突起物の接合、金属突起物とパッドの接合において、従
来品に比べて、４倍の強度を持つ、同様にフィンガーに
金属突起物を形成し、パッドに接合した場合についても
同じことがいえる。
第５図は、本発明の電極形状の別の一実施例を示す図で
ある。多出力のＩＣの電極部を表面から見た図で、１は
ＩＣのエツジライン、２は金属電極（以後パッドと呼ぶ
）、３は開口部を示している。パッドの形状は、エツジ
ラインに対して、平行方向なＸ方向、垂直方向をＹ方向
とすると、Ｘ方向の電極の長さに対して、Ｙ方向の電極
の長さが大きくなっている。このＩＣのエツジラインの
長さは、約５．９８ｍｍである。ＩＣ組立上最低限必要
なパッド間隔Ｌ２を５０μｍ、Ｌ３＝３００ｇｍとする
と１例えばＸ＝１００ｕｍ、Ｙ＝２００μｍのパッドを
５０個並べることができる。
ある。多出力のＩＣの電極部を表面から見た図で、１は
ＩＣのエツジライン、２は金属電極（以後パッドと呼ぶ
）、３は開口部を示している。パッドの形状は、エツジ
ラインに対して、平行方向なＸ方向、垂直方向をＹ方向
とすると、Ｘ方向の電極の長さに対して、Ｙ方向の電極
の長さが大きくなっている。このＩＣのエツジラインの
長さは、約５．９８ｍｍである。ＩＣ組立上最低限必要
なパッド間隔Ｌ２を５０μｍ、Ｌ３＝３００ｇｍとする
と１例えばＸ＝１００ｕｍ、Ｙ＝２００μｍのパッドを
５０個並べることができる。
又、このような電極形状にすることにより、パッド１個
当りの面積は、１．０ＸＩＯ−”ｍ”となる。
当りの面積は、１．０ＸＩＯ−”ｍ”となる。
しかし、第２図に示すような、Ｘ方向の電極の長さと、
Ｙ方向の電極の長さが同じようになるような従来例では
、本発明と同じように、５０個パッドを並べると、Ｘ＝
Ｙ＝約５８．５８μｍにしなければならないが、そうす
ると、パッド面積が０．３４ｘｌＯ″８ｍ２と非常に小
さくなってしまい、本発明に対し、３分の１程度となっ
てしまう。したがって、接合強度は、接合面積に比例す
るので、接合強度も３分の１程度となってしまう、又、
パッド１個当りの面積を同じにしようとすると、１辺に
対し、３６個のパッドしか並べることができない。
Ｙ方向の電極の長さが同じようになるような従来例では
、本発明と同じように、５０個パッドを並べると、Ｘ＝
Ｙ＝約５８．５８μｍにしなければならないが、そうす
ると、パッド面積が０．３４ｘｌＯ″８ｍ２と非常に小
さくなってしまい、本発明に対し、３分の１程度となっ
てしまう。したがって、接合強度は、接合面積に比例す
るので、接合強度も３分の１程度となってしまう、又、
パッド１個当りの面積を同じにしようとすると、１辺に
対し、３６個のパッドしか並べることができない。
以上述べたように発明によれば、加工寸法の微細化、多
出力化が行なわれても、電極形状なＸ方向に対してＹ方
向を大きくとってやることで、例えば、金属突起物など
を形成した際に、充分な接合面積と接合強度を得ること
ができる。又、ＴＡＢ（テープ・オート・ボンディング
）にした場合、ＩＣチップの発熱は、フィンガーを通じ
て放熱をするが、接合面積が大きくとれることで、熱伝
導率も大きくなり、放熱が多くなるという効果を有する
。又、第１図の実施例に対して、第５図の実施例では、
ＴＡＢをする場合に、Ｘ方向のフィンガーのずれに対し
て、許容度が大きくなるという効果もある。
出力化が行なわれても、電極形状なＸ方向に対してＹ方
向を大きくとってやることで、例えば、金属突起物など
を形成した際に、充分な接合面積と接合強度を得ること
ができる。又、ＴＡＢ（テープ・オート・ボンディング
）にした場合、ＩＣチップの発熱は、フィンガーを通じ
て放熱をするが、接合面積が大きくとれることで、熱伝
導率も大きくなり、放熱が多くなるという効果を有する
。又、第１図の実施例に対して、第５図の実施例では、
ＴＡＢをする場合に、Ｘ方向のフィンガーのずれに対し
て、許容度が大きくなるという効果もある。
第１図は、本発明のパッド形状の一実施例を示す平面図
。 第２図は、従来のパッド形状を示す平面図。 第３図は、第１図のパッドに、金属突起物を形成し、フ
ィンガーを接合した平面図。 第４図は、第３図をＡ−Ａ断面で切った断面図。 第５図は１本発明のパッド形状の別の一実施例を示す平
面図。 ・ＩＣのエツジライン ・アルミバッド電柵 ・パッド開口部 ・金属突起物 ・フィンガー 以 上
。 第２図は、従来のパッド形状を示す平面図。 第３図は、第１図のパッドに、金属突起物を形成し、フ
ィンガーを接合した平面図。 第４図は、第３図をＡ−Ａ断面で切った断面図。 第５図は１本発明のパッド形状の別の一実施例を示す平
面図。 ・ＩＣのエツジライン ・アルミバッド電柵 ・パッド開口部 ・金属突起物 ・フィンガー 以 上
Claims (1)
- チップエッジに沿って複数の金属突起物を形成した電極
を有する半導体装置において、チップエッジに対して、
平行方向をＸ方向、垂直方向をＹ方向としたとき、前記
金属突起物を形成した電極のうち少なくとも１つ以上の
形状を、Ｘ方向の電極の長さに対して、Ｙ方向の電極の
長さを大きくすることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29551089A JPH03155636A (ja) | 1989-11-14 | 1989-11-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29551089A JPH03155636A (ja) | 1989-11-14 | 1989-11-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03155636A true JPH03155636A (ja) | 1991-07-03 |
Family
ID=17821550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29551089A Pending JPH03155636A (ja) | 1989-11-14 | 1989-11-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03155636A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100210711B1 (ko) * | 1996-10-01 | 1999-07-15 | 윤종용 | 반도체 칩 구조 |
| US6525422B1 (en) | 1997-01-20 | 2003-02-25 | Sharp Kabushiki Kaisha | Semiconductor device including bump electrodes |
-
1989
- 1989-11-14 JP JP29551089A patent/JPH03155636A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100210711B1 (ko) * | 1996-10-01 | 1999-07-15 | 윤종용 | 반도체 칩 구조 |
| US6525422B1 (en) | 1997-01-20 | 2003-02-25 | Sharp Kabushiki Kaisha | Semiconductor device including bump electrodes |
| US6933607B2 (en) | 1997-01-20 | 2005-08-23 | Sharp Kabushiki Kaisha | Semiconductor device with bumps on electrode pads oriented in given direction |
| US7005741B2 (en) * | 1997-01-20 | 2006-02-28 | Sharp Kabushiki Kaisha | Liquid crystal display device and/or circuit substrate including bump electrodes and electrode pads |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7518249B2 (en) | Electric component with a flip-chip construction | |
| US4626478A (en) | Electronic circuit device components having integral spacers providing uniform thickness bonding film | |
| JPH09129686A (ja) | テープキャリヤ及びその実装構造 | |
| KR101043644B1 (ko) | 접합용 구조물 및 이를 이용한 기판 접합 방법 | |
| JPH03155636A (ja) | 半導体装置 | |
| US7919852B2 (en) | Semiconductor device and insulating substrate utilizing a second conductor with a non-joint area | |
| WO2014141399A1 (ja) | 半導体装置 | |
| JPH01298731A (ja) | 半導体装置 | |
| KR102272631B1 (ko) | 열전모듈 | |
| JP2005123464A (ja) | 半導体装置及びその製造方法、電子モジュール並びに電子機器 | |
| JP3807502B2 (ja) | 半導体装置の製造方法 | |
| JPS62188350A (ja) | リ−ドフレ−ム | |
| JPH03228339A (ja) | ボンディングツール | |
| JPH10321651A (ja) | 半導体装置 | |
| JP2803022B2 (ja) | 半導体素子用ヒートシンクの取付け装置 | |
| WO2020067427A1 (ja) | 接合基板、金属回路基板及び回路基板 | |
| JP2005159235A (ja) | 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器 | |
| JPS62108545A (ja) | プリント基板型パッケ−ジ | |
| KR20230040450A (ko) | 반도체 패키지 및 그의 제조 방법 | |
| JPH01191434A (ja) | Ｔａｂ実装方法 | |
| JPS6386458A (ja) | バンプ付ｉｃチツプの製造方法、及び製造用ウエハ | |
| JP2016072325A (ja) | 電子デバイス | |
| JP3687674B2 (ja) | 半導体装置、半導体チップ、電子モジュール並びに電子機器 | |
| KR100267517B1 (ko) | 반도체 장치에서 내부 단자를 전극에 접합시키는 구조 | |
| JPH0579174B2 (ja) |