JPS6386458A - バンプ付ｉｃチツプの製造方法、及び製造用ウエハ - Google Patents
バンプ付ｉｃチツプの製造方法、及び製造用ウエハInfo
- Publication number
- JPS6386458A JPS6386458A JP23009086A JP23009086A JPS6386458A JP S6386458 A JPS6386458 A JP S6386458A JP 23009086 A JP23009086 A JP 23009086A JP 23009086 A JP23009086 A JP 23009086A JP S6386458 A JPS6386458 A JP S6386458A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- chip
- plating
- bumps
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000007747 plating Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000002184 metal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［発明の目的］
（産業上の利用分野）
この発明は、バンプ付ＩＣチップの製造方法、及び製造
用ウェハに関する。 （従来技術） 近年、半導体技術の発展により、電子装置を小型で高機
能にする要求から、ＩＣチップの薄型高密度化実装が進
／υでいる。この薄型高密度実装化を実現するための手
段として、例えばＩＣチップをフィルムキャリアに取付
けて実装するいわゆるテープキャリア方式（ＴＡＢ）が
ある。 このようなテープキャリア方式に用いられるフィルムキ
ャリアとしては、例えば第９図、及び第１０図に示すも
のがある。すなわち、ツール１０１の押圧及び加熱によ
り、リード１０３とＩＣチップ１０５の電極パッド１０
７とをバンプ１０９を介して結合するものである。 ところで、このような従来のテープキャリア方式ではバ
ンプ１０９が電極パッド１０７に設
用ウェハに関する。 （従来技術） 近年、半導体技術の発展により、電子装置を小型で高機
能にする要求から、ＩＣチップの薄型高密度化実装が進
／υでいる。この薄型高密度実装化を実現するための手
段として、例えばＩＣチップをフィルムキャリアに取付
けて実装するいわゆるテープキャリア方式（ＴＡＢ）が
ある。 このようなテープキャリア方式に用いられるフィルムキ
ャリアとしては、例えば第９図、及び第１０図に示すも
のがある。すなわち、ツール１０１の押圧及び加熱によ
り、リード１０３とＩＣチップ１０５の電極パッド１０
７とをバンプ１０９を介して結合するものである。 ところで、このような従来のテープキャリア方式ではバ
ンプ１０９が電極パッド１０７に設
【プられているか、
リード１０３に設けられているかでＡ−ＴＡＢとＢ−Ｔ
ＡＢとに別れている。そして、Ａ−ＴＡＢの場合は、例
えば第６図、第７図のように、スクレイバ（ダイヤモン
ド）１１１上に回路パターン１１３と電極パッド１０７
とを形成したウェハ１１５にメッキ用の電極取りをし、
各電極パッド１０７にバンプ１０９をメッキして後、ダ
イシングにより第７図破線図示の箇所Ｐにおいて分割し
、第８図のようなバンプ付ＩＣチップ１０５を得る。 しかしながら、前記ウェハ１１５上の電極パッド１０７
は、ＩＣチップとなり得る部分毎に分れて互いに導通は
していないため、メッキ用の電極取りが著しく煩雑であ
った。このため、蒸着も併用してはいるが、バンプ１０
９の形成に手間と時間を要していた。 （発明が解決しようとする問題点） 以上のように、従来のバンプ付ＩＣチップの製造方法は
、ウェハ上の電極パッドが全て導通しているものではな
いため、著しく煩雑なものとなっていた。 そこでこの発明は、バンプ付ＩＣチップを簡単に製造す
ることができるバンプ付ＩＣチップの製造方法、及び製
造用ウェハの提供を目的とする。 ［発明の構成］ （問題を解決するための手段） 上記問題を解決するために第１の発明は、複数の電極パ
ッドをバンプメッキ用の電極パターンで導通させ、この
電極パターンにメッキ用電極を導通させ、このメッキ用
電極を介したメッキにより前記各電極バッドにバンプを
生成させた後、ダイシングしてバンプ付ＩＣチップを分
割形成する構成とした。 また第２の発明は、複数の電極パッドを導通するバンプ
メッキ用の電極パターンと、この電極パターンと導通す
るメッキ用電極とを備えたバンプ付ＩＣチップの製造用
ウェハとした。 （作用） ウェハ上の複数の電極パッドをバンプメッキ ′用の電
極パターンで導通させ、この電極パターンにメッキ用電
極を導通させ、このメッキ用電極を介して各電極パッド
にバンプを生成させ、その後ダイシングしてバンプ付Ｉ
Ｃチップを分割形成することができる。 （実施例） 以下、この発明の詳細な説明する。 第１図はこの発明の一実施例に係るウェハ１の斜視図、
第２図は同第１図Ａ部の拡大平面図、第３図は同第２図
１［［−Ｉ［［線矢視断面図であり、第７図のものと同
様に、スクレイバ（ダイヤモンド）３上に回路パターン
５と電極パターン７とが設けられている。９はＰＳＧｇ
！である。 一方、この発明の一実施例では、各電極パッド７がバン
プメッキ用の電極パターン１１で導通されている。すな
わち、この電極パターン１１は、各回路パターン５間を
格子状に渡るメインパターン１１ａと、隣合う回路パタ
ーン５の電極パッド７を相互に導通すると共にメインパ
ターン１１ａに導通されたサブパターン１１ｂとからな
っている。そしてメインパターン１１ａはウェハ１上に
形成されたメッキ用電極１３に導通されている。 このような構成のウェハ１において、メッキ用電極１３
を介してメッキによりバンプ１５を１ｆｆｉバツド７に
生成させると、全ての電極パッド７が電極パターン１１
で導通されているため、全てのｆｆ１ｌｉパツド７上に
バンプ１５が簡単に生成される。 その後、ダイシングにより、第２図、第３図の破線図示
の箇所Ｐに沿って分割形成する。すなわち、この分割形
成は、電極パターン１１のメインパターン１１ａを各回
路パターン５の電極パッド７から切り離すと共に、各電
極パッド７相互のサブパターン１１ｂも分断するもので
ある。そして、この分割形成により、第４図のようなバ
ンプ付】Ｃチップ１７が簡単に得られ、この各バンプ付
ＩＣチップ１７は、各電極パッド７が独立して機能する
。従って、生産性が著しく向上する。 第５図は、この発明の伯の実施例に係るバンプ付ＩＣチ
ップ１９の断面図である。このバンプ付ＩＣチップ１９
は、裏面に金属板２１を導電ぺ一貼り付け、これを各チ
ップ１９としてダイシングしているので生産性が良いが
、各チップ１９毎に貼り付けるようにすることもできる
。そして、ダイボンデイングの出来ないＴＡＢにおいて
、チップ裏面のメタライズだけでは等電位効果が不足す
るが、面抵抗の小さな金属板２１を更に貼り付けている
ため、チップ内の電位差が少なくなり、等電位効果が向
上する。また、ＩＣカードに組込まれた後では、ＩＣカ
ードが多少曲げられても金属板２１の補強によりチップ
割れを起すことが極めて少なくなる。 なお、参考のために、金属板２１は、他の例のバンプ付
ＩＣチップや、Ｂ−ＴＡＢ用のＩＣチップに適用しても
同様の効果がある。 ［発明の効果コ 以上より明らかなようにこの発明の構成によれ６ ば、
複数の電極パッドをバンプメッキ用の電極パターンで導
通させてからバンプの生成を行なうので、バンプ付ＩＣ
チップを極めて簡単に得ることができ、生産性が著しく
向上する。
リード１０３に設けられているかでＡ−ＴＡＢとＢ−Ｔ
ＡＢとに別れている。そして、Ａ−ＴＡＢの場合は、例
えば第６図、第７図のように、スクレイバ（ダイヤモン
ド）１１１上に回路パターン１１３と電極パッド１０７
とを形成したウェハ１１５にメッキ用の電極取りをし、
各電極パッド１０７にバンプ１０９をメッキして後、ダ
イシングにより第７図破線図示の箇所Ｐにおいて分割し
、第８図のようなバンプ付ＩＣチップ１０５を得る。 しかしながら、前記ウェハ１１５上の電極パッド１０７
は、ＩＣチップとなり得る部分毎に分れて互いに導通は
していないため、メッキ用の電極取りが著しく煩雑であ
った。このため、蒸着も併用してはいるが、バンプ１０
９の形成に手間と時間を要していた。 （発明が解決しようとする問題点） 以上のように、従来のバンプ付ＩＣチップの製造方法は
、ウェハ上の電極パッドが全て導通しているものではな
いため、著しく煩雑なものとなっていた。 そこでこの発明は、バンプ付ＩＣチップを簡単に製造す
ることができるバンプ付ＩＣチップの製造方法、及び製
造用ウェハの提供を目的とする。 ［発明の構成］ （問題を解決するための手段） 上記問題を解決するために第１の発明は、複数の電極パ
ッドをバンプメッキ用の電極パターンで導通させ、この
電極パターンにメッキ用電極を導通させ、このメッキ用
電極を介したメッキにより前記各電極バッドにバンプを
生成させた後、ダイシングしてバンプ付ＩＣチップを分
割形成する構成とした。 また第２の発明は、複数の電極パッドを導通するバンプ
メッキ用の電極パターンと、この電極パターンと導通す
るメッキ用電極とを備えたバンプ付ＩＣチップの製造用
ウェハとした。 （作用） ウェハ上の複数の電極パッドをバンプメッキ ′用の電
極パターンで導通させ、この電極パターンにメッキ用電
極を導通させ、このメッキ用電極を介して各電極パッド
にバンプを生成させ、その後ダイシングしてバンプ付Ｉ
Ｃチップを分割形成することができる。 （実施例） 以下、この発明の詳細な説明する。 第１図はこの発明の一実施例に係るウェハ１の斜視図、
第２図は同第１図Ａ部の拡大平面図、第３図は同第２図
１［［−Ｉ［［線矢視断面図であり、第７図のものと同
様に、スクレイバ（ダイヤモンド）３上に回路パターン
５と電極パターン７とが設けられている。９はＰＳＧｇ
！である。 一方、この発明の一実施例では、各電極パッド７がバン
プメッキ用の電極パターン１１で導通されている。すな
わち、この電極パターン１１は、各回路パターン５間を
格子状に渡るメインパターン１１ａと、隣合う回路パタ
ーン５の電極パッド７を相互に導通すると共にメインパ
ターン１１ａに導通されたサブパターン１１ｂとからな
っている。そしてメインパターン１１ａはウェハ１上に
形成されたメッキ用電極１３に導通されている。 このような構成のウェハ１において、メッキ用電極１３
を介してメッキによりバンプ１５を１ｆｆｉバツド７に
生成させると、全ての電極パッド７が電極パターン１１
で導通されているため、全てのｆｆ１ｌｉパツド７上に
バンプ１５が簡単に生成される。 その後、ダイシングにより、第２図、第３図の破線図示
の箇所Ｐに沿って分割形成する。すなわち、この分割形
成は、電極パターン１１のメインパターン１１ａを各回
路パターン５の電極パッド７から切り離すと共に、各電
極パッド７相互のサブパターン１１ｂも分断するもので
ある。そして、この分割形成により、第４図のようなバ
ンプ付】Ｃチップ１７が簡単に得られ、この各バンプ付
ＩＣチップ１７は、各電極パッド７が独立して機能する
。従って、生産性が著しく向上する。 第５図は、この発明の伯の実施例に係るバンプ付ＩＣチ
ップ１９の断面図である。このバンプ付ＩＣチップ１９
は、裏面に金属板２１を導電ぺ一貼り付け、これを各チ
ップ１９としてダイシングしているので生産性が良いが
、各チップ１９毎に貼り付けるようにすることもできる
。そして、ダイボンデイングの出来ないＴＡＢにおいて
、チップ裏面のメタライズだけでは等電位効果が不足す
るが、面抵抗の小さな金属板２１を更に貼り付けている
ため、チップ内の電位差が少なくなり、等電位効果が向
上する。また、ＩＣカードに組込まれた後では、ＩＣカ
ードが多少曲げられても金属板２１の補強によりチップ
割れを起すことが極めて少なくなる。 なお、参考のために、金属板２１は、他の例のバンプ付
ＩＣチップや、Ｂ−ＴＡＢ用のＩＣチップに適用しても
同様の効果がある。 ［発明の効果コ 以上より明らかなようにこの発明の構成によれ６ ば、
複数の電極パッドをバンプメッキ用の電極パターンで導
通させてからバンプの生成を行なうので、バンプ付ＩＣ
チップを極めて簡単に得ることができ、生産性が著しく
向上する。
第１図はこの発明の一実施例を適用したウェハの斜視図
、第２図は第１図のＡ部拡大平面図、第３図は第２図■
−■線矢視断面図、第４図は分割形成した断面図、第５
図は他の実施例に係るバンプ付ＩＣチップの断面図、第
６図は従来例に係るウェハの斜視図、第７図は同断面図
、第８図は同バンプ付ＩＣチップの斜視図、第９図、第
１０図はボンディング説明図である。
、第２図は第１図のＡ部拡大平面図、第３図は第２図■
−■線矢視断面図、第４図は分割形成した断面図、第５
図は他の実施例に係るバンプ付ＩＣチップの断面図、第
６図は従来例に係るウェハの斜視図、第７図は同断面図
、第８図は同バンプ付ＩＣチップの斜視図、第９図、第
１０図はボンディング説明図である。
Claims (2)
- （１）複数の電極パッドをバンプメッキ用の電極パター
ンで導通させ、この電極パターンにメッキ用電極を導通
させ、このメッキ用電極を介したメッキにより前記各電
極パッドにバンプを生成させた後、ダイシングしてバン
プ付ＩＣチップを分割形成することを特徴とするバンプ
付ＩＣチップの製造方法。 - （２）複数の電極パッドを導通するバンプメッキ用の電
極パターンと、この電極パターンと導通するメッキ用電
極とを備えたことを特徴とするバンプ付ＩＣチップの製
造用ウェハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23009086A JPS6386458A (ja) | 1986-09-30 | 1986-09-30 | バンプ付ｉｃチツプの製造方法、及び製造用ウエハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23009086A JPS6386458A (ja) | 1986-09-30 | 1986-09-30 | バンプ付ｉｃチツプの製造方法、及び製造用ウエハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6386458A true JPS6386458A (ja) | 1988-04-16 |
Family
ID=16902388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23009086A Pending JPS6386458A (ja) | 1986-09-30 | 1986-09-30 | バンプ付ｉｃチツプの製造方法、及び製造用ウエハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6386458A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08102466A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | 半導体装置の製造方法及び半導体ウエハー |
| DE10132158A1 (de) * | 2001-07-03 | 2003-01-23 | Infineon Technologies Ag | Verfahren zum galvanischen Erzeugen einer lateral strukturierten Metallisierung |
| JP2014177398A (ja) * | 2007-09-12 | 2014-09-25 | Smoltek Ab | ナノ構造体による隣接層の接続および接合 |
-
1986
- 1986-09-30 JP JP23009086A patent/JPS6386458A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08102466A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | 半導体装置の製造方法及び半導体ウエハー |
| USRE39603E1 (en) | 1994-09-30 | 2007-05-01 | Nec Corporation | Process for manufacturing semiconductor device and semiconductor wafer |
| DE10132158A1 (de) * | 2001-07-03 | 2003-01-23 | Infineon Technologies Ag | Verfahren zum galvanischen Erzeugen einer lateral strukturierten Metallisierung |
| JP2014177398A (ja) * | 2007-09-12 | 2014-09-25 | Smoltek Ab | ナノ構造体による隣接層の接続および接合 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01257355A (ja) | マイクロ波モノリシックｉｃ | |
| CN1568543B (zh) | 半导体元件 | |
| US7102216B1 (en) | Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making | |
| TW544822B (en) | Common electrode line for plating | |
| JPS5818949A (ja) | 半導体装置 | |
| JPS61274333A (ja) | 半導体装置 | |
| US5220486A (en) | Ic packing device | |
| JPS6386458A (ja) | バンプ付ｉｃチツプの製造方法、及び製造用ウエハ | |
| JPH03293740A (ja) | 半導体装置の接続方法 | |
| TW419756B (en) | Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device | |
| US3763550A (en) | Geometry for a pnp silicon transistor with overlay contacts | |
| JPH01258458A (ja) | ウェーハ集積型集積回路 | |
| KR100325925B1 (ko) | 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법 | |
| JPS5980957A (ja) | 半導体装置 | |
| JPS61234060A (ja) | 半導体装置のリ−ドフレ−ム製造方法 | |
| JP2004363224A (ja) | 半導体チップの接続構造 | |
| JPS63276235A (ja) | 半導体集積回路装置 | |
| JP2005064193A (ja) | 半導体装置及びその製造方法 | |
| JP2806816B2 (ja) | ボンディング装置およびこれを用いたボンディング方法 | |
| WO2021177874A1 (en) | High-current semiconductor components and systems | |
| JPH0969586A (ja) | 半導体装置及びその製造方法 | |
| JPH0224376B2 (ja) | ||
| JPS63175446A (ja) | バンプ型電極の製造方法 | |
| JPS5824014B2 (ja) | 実装体の製造方法 | |
| JPH05166812A (ja) | 半導体素子 |