JPH03155245A - プロトコルアナライザ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は複数の端末間を通信媒体で互いに接続してなる
通信網に接続されたプロトコルアナライザ装置に関し、
例えば通信媒体上のデータのモニタ及び通信手順のシユ
ミレートが可能なプロトコルアナライザ装置に関するも
のである。

［従来の技術］ 従来、この種の装置は、端末と端末間、又は端末と網間
に設置され、通信回線上での通信手順モニタを行なって
いた。

または、端末を直接収容し、予め定められた通信手順を
実行することにより相手端末又は網のシュミレーション
を行なうものであった。

［発明が解決しようとしている課題］ しかしながら上記従来例では、モニタ機能とシユミレー
ション機能は独立に動作するため、（１）モニタしたデ
ータをシュミレーションで使用できない。

（２）シュミレーションを行なうためには、予め通信手
順をプログラム等で規定しなければならないという欠点
があった。

［課題を解決するための手段］ 本発明は上述の課題を解決することを目的として成され
たもので、上述した課題を解決する一手段として以下の
構成を備える。

即ち、複数の端末間を通信媒体で互いに接続してなる通
信網に接続されたプロトコルアナライザ装置において、
端末間又は端末と網間での通信手順をモニタするモニタ
手段と、該モニタ手段でモニタした通信手順データを記
憶する記憶手段と、該記憶手段での記憶データに基づい
て相手端末又は網の動作をシユミレートしモニタした通
信手順を再現する通信手順再現手段とを備える。

［作用］ 以上の構成において、モニタした手順データをシュミレ
ーションに使用することを可能とすることにより、特別
にシュミレーションのプログラムを作成する必要や手順
を予めキー人力等することな（、モニタした通信手順を
再現できるようにしたものである。

［実施例］ 以下、図面を参照して本発明に係る一実施例を説明する
。

第１図は本発明に係る一実施例のプロトコルアナライザ
のブロック図であり、図において、ｌは網３に接続され
た本実施例装置であるプロトコルアナライザ端末、３は
他に複数の通信端末を接続可能な網である。

プロトコルアナライザ端末ｌにおいて、１１は例えば後
述する第５図、第６図に示す制御手順等に従い本実施例
全体の制御を司るＣＰＵ、１２は前述した制御プログラ
ム等が格納されるＲＯＭ、１３は通信手順データの格納
及び作業メモリとして用いられるＲＡＭ、１４はＣＰＵ
ＩＩを介さずにダイレクトメモリアクセス機能でＲＡＭ
１６とＨＤＬＣ制御回路１６間でデータ転送を行なうた
めのＤＭＡＣ，１５は現在時刻及び経過時間を計時・保
持するタイマ、１６は網３との間でＨＤＬＣ手順で規定
されるフレーム転送を行なうためのＨＤＬＣ制御回路、
１７はオペレータにより操作され動作モード等の情報を
入力するためのキーボード、１８は受信した手順データ
等を表示する表示部（デイスプレィ）である。

以上の構成を備える本実施例装置の接続されている通信
システムのシステム構成例を第２図に示す。第２図は例
えば通信手順をモニタする場合等における接続構成図で
あり、本実施例装置ｌが網３に接続されている端末２ａ
の通信回線に接続され、端末２ａと他の端末２との間、
または網３における通信手順等をモニタする場合の構成
を示したものである。なお、網３には複数の端末２が接
続されているものとし、この端末の数は全てで２つ以上
であればその数に制限は無いものとする。

また、他に第３図に示すのは、端末２ａのみのシュミレ
ーションを行なう場合の構成例であり、係る場合には端
末２ａとのみ直接接続する。

更に、以上の各構成を備える本実施例の適用されるシス
テムよりの通信手順や、通信データ等をＨＤＬＣ制御回
路１６で受信し、ＤＭＡＣｌ　４により自動的にＲＡＭ
１３の手順モニタ領域に記憶格納した場合の記憶フォー
マットの例を第４図に示す。

第４図において、“＃１”〜“＃６”は各手順の記憶例
を示し、各手順において、１３１は手順データの方向を
示す方向フィールド、１３２は手順データを受信したと
きの時刻を示す時間フィールド、１３３は手順データの
長さを示すデータ長フィールド、１３４は手順データが
格納される手順データフィールド、１３５はデータ表示
、シュミレーションを行なう際の現在の先頭を示す読出
しポインタ、１３６はデータ収集時の空領域の先頭を示
す書込みポインタである。

以上の手順のデータ収集時のＲＡＭ１３への格納手順を
第５図のフローチャートを参照して以下に説明する。

キーボード１７より手順記憶モードが指示されると第５
図の処理に移行する。まずステップＳ１で読出しポイン
タと書込みポインタとをともにＲＡＭ１ａ中の手順記憶
領域の最初の値（初期値）にセットする。そして続（ス
テップＳ２でデータの受信を待つ。データを受信したら
ステップＳ３に進み、第４図に示す手順データの方向を
示す方向フィールド１３１、手順データを受信したとき
の時刻を示す時間フィールド１３２、手順データの長さ
を示すデータ長フィールド１３３、手順データを記憶す
る手順データフィールド１３４を夫々生成する。そして
ステップＳ４でこの生成データを書込みポインタ位置よ
り順次格納し、１手順分の登録を行なう。そしてステッ
プＳ５で次の登録番地の先頭を示す位置に書込みポイン
タ１３５をセットする。

続いてステップＳ６でキーボード１７よりの終了指示が
入力されているか否かを調べる。終了指示が入力されて
いない場合にはステップＳ２に戻り、次の手順データの
登録処理に移行する。

ステップＳ６で終了指示が入力されている場合には処理
を終了する。

第４図の例では、最初に“＃１”の手順データを登録し
、この時には書込みポインタ１３６は＃２°゛の最初の
番地を指すように更新し、続いて“＃２”の手順データ
の登録を行ない、書込みポインタを“＃３”の最初の位
置を示すように更新する、順次登録を行ない”＃６゛迄
の登録が終了した場合には第４図に示す状態となる。

なお、この登録手順データはＲＡＭ１３の所定領域より
デイスプレィ１８に送られ、自動的に表示される。この
ため、手順のモニタ状況を目視確認することもできる。

以上の制御によりモニタ手順がＲＡＭ１Ｂ中に登録され
ている状態でのシュミレータ処理を第６図のフローチャ
ートを参照して以下説明する。

まずステップＳ４１で読出しポインタ（第４図１３５）
と書込みポインタ（第４図１３６）とを比較する。ここ
で両ポインタが同じであれば読出すべき手順データが無
いので（シュミレータすべき手順が終了したため）シュ
ミレーションを終了する。

両ポインタが同じでなければステップＳ４２に進み、Ｒ
ＡＭ１３中の読出しポインタ１３５位置より最初の手順
データ（第４図“＃１°°のデータ）を読出す。そして
ステップＳ４３で読出しポインタを次のデータを指すよ
うに更新する。第４図の例では最初に°゛＃１”のデー
タを読出し、読出しポインタ１３５は“＃２”の最初の
番地を指すように読出しポインタの更新を行なうことに
なる。

そして続（ステップＳ４４で読出した手順データの方向
フィールド（第４図１３１）を調べる。

ここで、手順データの方向が網３より端末２ａへの方向
であればステップＳ４５に進み、読出したデータを接続
端末２ａへ送信し、ステップ３４Ｌに戻り次の手順のシ
ユミレート処理に移行する。

一方、手順データの方向が端末２ａより網３方向へのデ
ータであればステップＳ４６に進み、端末からの受信待
ちとなる。そして、ステップＳ４７で端末２ａよりのデ
ータを受信するとステップＳ４８に進み、ＣＰＵＩＩは
受信したデータのヘッダの解析処理を行なう。続くステ
ップＳ４９で解析したヘッダと先にステップＳ４２で読
出した登録手順のヘッダとを比較する。ここで両ヘッダ
が一致していれば、当該手順は正しかったことになり、
ステップＳ４１に戻り次の手順に対するシユミレート処
理を行なう。

一方、ここで、登録ヘッダと受信ヘッダとが合致してな
ければ、登録手順と異なる手順でデータが送られてきた
ことになり、ステップＳ５０でエラー表示を行ない処理
を中止する。

以上の様に制御することにより、非常に簡単な制ｉ卸で
シュミレーションの登録、及びモニタ等が行なえる。

なお、以上の処理は手順が分岐することがない例であっ
たが、複数の手順を許容する場合にはステップＳ４９の
比較処理で許容される全てのヘッダの１つでも一致して
いれば、一致した手順に続く一連の手順処理を行なうよ
うに制御すればよい。

また、このシュミレーションはエラー発生時のみでな（
、常時自動的にデイスプレィ１８に表示される。このた
め、手順のモニタ状況、シユミレートを目視確認するこ
ともできる。

以上説明した様に本実施例によれば、モニタした手順デ
ータを用いてシュミレーションを行なうことができ、特
別にシュミレーションのプログラムを作成する必要なし
に、任意の制御手順に対するシュミレーションが行なえ
、端末障害を検出した場合などその再現が容易であると
いう効果がある。

［発明の効果］ 以上説明した様に本発明によれば、モニタした手順デー
タをシュミレーションに使用することな可能とすること
により、特別にシュミレーションのプログラムを作成す
る必要をなくすことができる。このため、特に端末障害
を検出した場合などその再現が容易であるという効果が
ある。

【図面の簡単な説明】

第１図は本発明に係る一実施例のプロトコルアナライザ
のブロック図、 第２図は本実施例装置の接続されているモニタ時等にお
ける通信システムのシステム構成図、第３図は本実施例
装置の端末のみのシュミレーションを行なう場合の構成
例を示す図、第４図は本実施例におけるモニタ手順のＲ
ＡＭ中への記憶フォーマットの例を示す図、第５図は本
実施例におけるモニタ手順のＲＡＭへの格納制御を示す
フローチャート、 第６図は本実施例におけるシュミレーション制御を示す
フローチャートである。 図中、ｌ・・・プロトコルアナライザ装置、２・・・端
末装置、３・・・網、１１・・・ｃｐｕ、１２・−・Ｒ
ＯＭ、１３・・・ＲＡＭ、１４・・・ＤＭＡＣ，１５・
・・タイマ、１６・・・ＨＤＬＣ制御回路、１７・・・
キーボード、１８・・・表示装置（デイスプレィ）であ
る。

Claims (1)

1. 【特許請求の範囲】 複数の端末間を通信媒体で互いに接続してなる通信網に
   接続されたプロトコルアナライザ装置において、 前記端末間又は端末と網間での通信手順をモニタするモ
   ニタ手段と、該モニタ手段でモニタした通信手順データ
   を記憶する記憶手段と、該記憶手段での記憶データに基
   づいて相手端末又は網の動作をシユミレートしモニタし
   た通信手順を再現する通信手順再現手段とを備えること
   を特徴とするプロトコルアナライザ装置。