JPH03142945A - 半導体ウェハー - Google Patents
半導体ウェハーInfo
- Publication number
- JPH03142945A JPH03142945A JP28242789A JP28242789A JPH03142945A JP H03142945 A JPH03142945 A JP H03142945A JP 28242789 A JP28242789 A JP 28242789A JP 28242789 A JP28242789 A JP 28242789A JP H03142945 A JPH03142945 A JP H03142945A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- defective
- chip
- pattern
- recorded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 230000002950 deficient Effects 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 230000007547 defect Effects 0.000 abstract description 2
- 239000000523 sample Substances 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 24
- 230000006866 deterioration Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 241000251730 Chondrichthyes Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業ＩにＪＬ肚欽班−
この発明は半導体ウェハーに関し、製品チップの品質低
下を招くことなく、良品、不良品チップの選別を容易に
するものである。
下を招くことなく、良品、不良品チップの選別を容易に
するものである。
従米立皮直
半導体ウェハー上に作り込まれたチップの良品。
不良品識別は、従来、不良チップにピアノ線、ステンレ
ス針、レーザー等でキズをつける。あるいは磁気記録媒
体等に不良チップ位置を記録させるという方法がとられ
ている。
ス針、レーザー等でキズをつける。あるいは磁気記録媒
体等に不良チップ位置を記録させるという方法がとられ
ている。
第４図は従来の半導体ウェハーの平面図を示す。
図において、１は半導体ウェハー、２は半導体ウェハー
１内に作り込まれた製品チップ、３は製品チップ２，２
間を分離し、最終的にチップ間を切断するスクライブラ
インである。
１内に作り込まれた製品チップ、３は製品チップ２，２
間を分離し、最終的にチップ間を切断するスクライブラ
インである。
通常、ウェハー製造最終工程において、製品のテスティ
ングを行い、チップ毎に良品、不良品の判定を行う。５
はそのとき不良品に付けられるキズあるいはインクによ
るマーキングである。上記マーキング以外にも、不良品
のチップ位置を磁気記録媒体等に記録させる方法もとら
れる。
ングを行い、チップ毎に良品、不良品の判定を行う。５
はそのとき不良品に付けられるキズあるいはインクによ
るマーキングである。上記マーキング以外にも、不良品
のチップ位置を磁気記録媒体等に記録させる方法もとら
れる。
ところで、上記従来の良品、不良品識別方法では、マー
キング時に発生するゴミ、インク飛び散り等による不良
チップ周辺の良品チップの品質低下、マーキング跡が下
地製品パターンや凹凸があるため、不鮮明になり、後工
程での良品、不良品を自動で選別することを困難にする
という問題があった。
キング時に発生するゴミ、インク飛び散り等による不良
チップ周辺の良品チップの品質低下、マーキング跡が下
地製品パターンや凹凸があるため、不鮮明になり、後工
程での良品、不良品を自動で選別することを困難にする
という問題があった。
又、記録媒体にチップ位置を記録させる方法もウェハー
と記録媒体が分離されているため、ウェハーと記録内容
との対応令独が複雑化するという問題があった。
と記録媒体が分離されているため、ウェハーと記録内容
との対応令独が複雑化するという問題があった。
そこでこの発明は、不良チップの品質低下を招くことな
く、不良マーキングを鮮明に記録し、かつウェハーと良
品、不良品の記録内容の対応を容易にする半導体ウェハ
ーを提供することを目的とする。
く、不良マーキングを鮮明に記録し、かつウェハーと良
品、不良品の記録内容の対応を容易にする半導体ウェハ
ーを提供することを目的とする。
の
この発明の半導体ウェハーは、同一ウェハー上に製品チ
ップとは別に、ウェハーに作り込まれる製品チップ配列
と同配列のパターンを有する良品。
ップとは別に、ウェハーに作り込まれる製品チップ配列
と同配列のパターンを有する良品。
不良品記録用チップを設けたことを特徴とするものであ
る。
る。
在且
上記の構成によると、マーキング箇所が製品チップから
離れるため、良品チップへのゴミ、インク飛び散り等が
防止され、また無地の下地にマーキングされるため、マ
ーキング跡が鮮明となり、自動選別化が容易となる。
離れるため、良品チップへのゴミ、インク飛び散り等が
防止され、また無地の下地にマーキングされるため、マ
ーキング跡が鮮明となり、自動選別化が容易となる。
また、製品チップとは別構造の素子を良品、不良品記録
用チップに形成することも可能となり、従来のマーキン
グ以外のたとえば絶縁破壊等を用いたマーキング方法も
可能となる。
用チップに形成することも可能となり、従来のマーキン
グ以外のたとえば絶縁破壊等を用いたマーキング方法も
可能となる。
さらに、同一ウェハー上に良品、不良情報を記録するた
め、ウェハーと記録内容との対応管理も容易となる。
め、ウェハーと記録内容との対応管理も容易となる。
災胤鮫
以下、この発明について図面を参照して説明する。
第１図はこの発明の一実施例の半導体ウェハーの平面図
であり、第２図は第１図の半導体ウェハーにおける良品
、不良品記録用チップの拡大平面図、第３図は同チップ
の拡大断面図である。
であり、第２図は第１図の半導体ウェハーにおける良品
、不良品記録用チップの拡大平面図、第３図は同チップ
の拡大断面図である。
第１図において、ウェハー１上に多数の製品チップ２が
スクライブライン３を介在して形成され、その一部に良
品、不良品記録用チップ４を有する。
スクライブライン３を介在して形成され、その一部に良
品、不良品記録用チップ４を有する。
第２図はチップ４の拡大平面図であり、チップ４にはウ
ェハー上の製品チップ配列と、同配列のパターン９を形
成する。なお、１０はパターン９゜９間の分離用パター
ンである。
ェハー上の製品チップ配列と、同配列のパターン９を形
成する。なお、１０はパターン９゜９間の分離用パター
ンである。
第３図はパターン９の一例の拡大断面図であり、金属電
極６．絶縁膜７．ウェハー基板８から成る。
極６．絶縁膜７．ウェハー基板８から成る。
良品、不良品の記録は、製品チップ２の配列と対応する
良品、不良品記録用パターン８において、金属電極６に
探針跡等を付けるか、付けないか、あるいは金属電極６
に過電圧を加え絶縁膜７を破壊するか、しないか等で記
録する。
良品、不良品記録用パターン８において、金属電極６に
探針跡等を付けるか、付けないか、あるいは金属電極６
に過電圧を加え絶縁膜７を破壊するか、しないか等で記
録する。
このように記録された内容は、下地パターンや凹凸の影
響がないため鮮明であり、後工程において光学的、ある
いは電気的に容易に読み取ることができ、またマーキン
グに際してゴミ等の発生により製品チップ２に悪影響を
及ぼすこともない。
響がないため鮮明であり、後工程において光学的、ある
いは電気的に容易に読み取ることができ、またマーキン
グに際してゴミ等の発生により製品チップ２に悪影響を
及ぼすこともない。
なお、良品、不良品記録用チップ４への不良マーキング
作業は、製品チップ２のテスティング時に同時に実施し
てもよいし、テスティング結果を一旦記憶媒体に記憶さ
せ、その後、記憶媒体の記憶に基づいて実施するように
してもよい。
作業は、製品チップ２のテスティング時に同時に実施し
てもよいし、テスティング結果を一旦記憶媒体に記憶さ
せ、その後、記憶媒体の記憶に基づいて実施するように
してもよい。
免咀立熱果
以上説明したように、この発明は半導体ウェハー上に製
品チップとは別に良品、不良品記録用チップを設けたこ
とにより、マーキングによる良品チップの品質低下防止
、自動選別化、ウェハーと記録内容との対応容易化がで
きる。
品チップとは別に良品、不良品記録用チップを設けたこ
とにより、マーキングによる良品チップの品質低下防止
、自動選別化、ウェハーと記録内容との対応容易化がで
きる。
第１図は本発明の一実施例の半導体ウェハー平面図、第
２図は良品、不良品記録用チップ４の拡大平面図、第３
図はチップ４の拡大断面図、第４図は従来ウェハーの平
面図である。 ２・・・・・・製品チップ、 ４・・・・・・良品、不良品記録用チップ。 第 １ 図 第 図
２図は良品、不良品記録用チップ４の拡大平面図、第３
図はチップ４の拡大断面図、第４図は従来ウェハーの平
面図である。 ２・・・・・・製品チップ、 ４・・・・・・良品、不良品記録用チップ。 第 １ 図 第 図
Claims (1)
- 半導体素子を作り込むウェハー上に、製品となるチッ
プとは別に、そのウェハーに作り込まれるチップ配列と
同配列のパターンを有する良品、不良品記録用チップを
設けたことを特徴とする半導体ウェハー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28242789A JPH03142945A (ja) | 1989-10-30 | 1989-10-30 | 半導体ウェハー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28242789A JPH03142945A (ja) | 1989-10-30 | 1989-10-30 | 半導体ウェハー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03142945A true JPH03142945A (ja) | 1991-06-18 |
Family
ID=17652270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28242789A Pending JPH03142945A (ja) | 1989-10-30 | 1989-10-30 | 半導体ウェハー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03142945A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5256578A (en) * | 1991-12-23 | 1993-10-26 | Motorola, Inc. | Integral semiconductor wafer map recording |
| GB2538780A (en) * | 2015-05-28 | 2016-11-30 | Henry Weller Robert | A support for a scaffold tube |
-
1989
- 1989-10-30 JP JP28242789A patent/JPH03142945A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5256578A (en) * | 1991-12-23 | 1993-10-26 | Motorola, Inc. | Integral semiconductor wafer map recording |
| GB2538780A (en) * | 2015-05-28 | 2016-11-30 | Henry Weller Robert | A support for a scaffold tube |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03142945A (ja) | 半導体ウェハー | |
| JP2006339211A (ja) | 半導体装置ダイの選別方法及び半導体基板 | |
| JP3730106B2 (ja) | 半導体の選別方法 | |
| JPS5817632A (ja) | Ｉｃチツプの選別方法 | |
| JPS59175739A (ja) | 半導体素子の選別方法 | |
| JPS60103639A (ja) | ウエハチツプの選別方法 | |
| JPH06275686A (ja) | 半導体装置の製造方法及び製造装置 | |
| JPH0312463B2 (ja) | ||
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JPS6185837A (ja) | チツプ分離装置 | |
| JPH10233350A (ja) | 半導体チップおよびそれを用いた半導体装置の製造システム | |
| JPH0287540A (ja) | 半導体ウェハーの検査方法 | |
| JPH0684146A (ja) | 磁気抵抗効果素子用ウェハ | |
| JPH04286140A (ja) | 半導体装置の製造方法 | |
| JPH0831431B2 (ja) | 検査方法 | |
| JPH1145839A (ja) | 半導体装置及びその製造方法 | |
| JPS59138346A (ja) | 半導体装置の製造方法 | |
| JPS615539A (ja) | 半導体装置 | |
| JPS6092630A (ja) | 半導体装置のマ−キング方法 | |
| JPS592337A (ja) | 半導体装置の製造方法 | |
| JP2000091275A (ja) | 半導体素子の製造方法 | |
| JPS58215049A (ja) | ウエハ−マ−ク方法 | |
| JP2001189352A (ja) | 半導体試験装置および半導体チップ選別装置 | |
| JPH01194331A (ja) | マーキングによるダイボンディング方法 | |
| JPS604300A (ja) | 半導体装置の製造方法 |