JPH0287540A - 半導体ウェハーの検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体ウェハーの検査方法に関する。

〔従来の技術〕

従来の半導体ウェハーの検査方法では第３図（ａ）に示
すように半導体ウェハー１がステージ２上に固定され第
３図（ｂ）のように、ウェハー上に形成された半導体集
積回路４の電気的特性を測定した後、半導体集積回路の
素子形成面、すなわち半導体ウェハー１表面にインカー
３により不良品認別用にキズ５をつけることにより、良
品と不良品とを区別していた。

〔発明が解決しようとする課題〕

上述した従来の半導体ウェハーの検査方法では、電気的
特性測定後、第３図（ｂ）に示すように不良の半導体集
積回路の素子形成表面にキズをつけるため、キズのつい
た半導体集積回路は完全に破壊され、再測定、再評価が
できなくなるという欠点がある。

〔課題を解決するための手段〕

本発明の半導体ウェハーの検査方法は、半導体ウェハー
表面に形成された半導体集積回路の良品と不良品とを区
別する印を半導体集積回路の素子の形成されていない面
、すなわち半導体ウェハー裏面に設け、良、不良を区別
する方法を有することによって素子そのものは破壊され
ないという特徴を有している。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図（ａ）は本発明の第一の実施例の側面図、第１図
（ｂ）は、第一の実施例による半導体ウェハー裏面の図
である。第１図（ａ）のステージは下からインカーが通
るように円筒形の穴が開いている。また第１図（ｂ）の
破線は、半導体ウェノ・−表面に形成されている個々の
半導体集積回路４の相当する位置を示したものである。

このように構成によって、電気的特性測定後、不良と判
断された半導体集積回路は、素子の形成されていない面
、すなわち半導体ウェノ・−裏面に、第１図（ａ）のよ
うにインカー打点５′を打ち込まれる。この場合、素子
そのものは破壊されることがなく、その後の再測定、再
評価が可能である。

第２図（ａ）、第２図（ｂ）は本発明の第二の実施例の
平面図およびウェハー裏面図である。第一の実施例との
違いは、不良品に印をつける手段として第２図（ａ）の
ようにレーザーを使っていること、および、印として良
品、不良品識別用の単なるキズではなく、第２図（ｂ）
のように種々の文字、たとえば、数字、アルファベット
等５″を記録していることである。この文字を、不良が
発見された試験項目に応じて使い分ければ、その半導体
集積回路がどのような不良を持つものかが記録されるた
め、再測定、再評価の際の試料のサンプル抽出が容易で
ある。

〔発明の効果〕

以上説明したように本発明の半導体ウェハーの検査方法
では、電気的特性測定後、半導体集積回路の素子の形成
されていない面、すなわち半導体ウェハー裏面に認識用
の印をつけることにより良品と不良品とを分類する為、
素子を破壊することなく、再測定、再評価ができるとい
う効果がある。

【図面の簡単な説明】

第１図（ａ）は、本発明の第一の実施例を示す半導体ウ
ェハーの検査方法の側面図、第１図（ｂ）は、本発明の
第一の実、流側による半導体ウェハーの裏面図、第２図
（ａ）は、本発明の第二の実施例を示す半導体ウェハー
の検査方法の側面図、第２図（ｂ）は、本発明の第二の
実施例による半導体ウェハーの裏面図、第３図（ａ）は
、従来の半導体ウェハー検査方法の側面図、第３図（ｂ
）は従来の半導体ウェハー検査方法による半導体ウェハ
ー表面図である。 １・・・・・・半導体ウェハー　２・・・・・・ステー
ジ、３・・・・・・インカー　４・・・・・・半導体集
積回路、５゜５′・・・・・・インカー打点（キズ）、
５″・・・・・・文字。 代理人　弁理士　　内　原　　　晋 （α） ＬＪ）） ＄　１　■ （Ｌ） 茅 肥 （ａ） （１：、） 茅 ■

Claims (1)

【特許請求の範囲】
1. 半導体ウェハー主表面に形成された半導体集積回路の検
   査方法において半導体集積回路の形成されていない該半
   導体ウェハーの裏面に前記検査結果に応じた識別用の印
   をつけることを特徴とする半導体ウェハーの検査方法。