JPS58215049A - ウエハ−マ−ク方法 - Google Patents

ウエハ−マ−ク方法

Info

Publication number
JPS58215049A
JPS58215049A JP9806082A JP9806082A JPS58215049A JP S58215049 A JPS58215049 A JP S58215049A JP 9806082 A JP9806082 A JP 9806082A JP 9806082 A JP9806082 A JP 9806082A JP S58215049 A JPS58215049 A JP S58215049A
Authority
JP
Japan
Prior art keywords
defective
chips
wafer
recording medium
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9806082A
Other languages
English (en)
Inventor
Takahiro Ichihara
市原 孝弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP9806082A priority Critical patent/JPS58215049A/ja
Publication of JPS58215049A publication Critical patent/JPS58215049A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体ウェハーの特性試験におけるウェハーマ
ーク方法に関するものである。
従来よりチップ上に構成された半導体装置の特性試験の
良品、不良品の区別をするためにマークする方法として
インクおよびスクラッチ(傷?つける)金円いていたが
、この方法によるとチップ上の刻印が見えにくがったり
、他の良品チックにインクが散ったり、傷示ついたりす
る欠点力;あつ誤 さらに一度刻印してしまうと二度と
特性試験は不可能であった0 この発明の目的はこのような欠点を除くために半導体ウ
ェノ・−特性試験におけるチップ゛の良品、不良品を記
録媒体に記録するウエノ・−マーク方法を提供すること
にある。
すなわち本発明は、半導体ウニ’・−の特性試、袋で、
チップの良品、および不良品の結果を前へ己ウェハーに
位置づけて記録する試験装置と記録媒体とで構成し前記
媒体の情報をもとに良品、および不良品を振り分けるこ
と?特徴とするウエノ・−マーク方法である。
次にこの発明の実施例につき図を用いて説明する。
第1図は従来のウエノ・−マーク方法でウエノ・−A上
のチップBが格子状に配列してあり、そのチップの良品
、不良品の見分ける目印として亥11印Cとで構成され
ている。チップ1は良品、テソフ2および3に不良品で
あること全示している。
第2図にこの発明の一実施例を示すものでウェハーA上
のチップ1,2.3の良品、不良品金示すものとして、
別の記録媒体り上に物理的な位置づけをしながら、それ
ぞf′1.1’、 2’、 3’と以下同様に記録され
ている。
この記録媒体りを読み取って後工程にて良品、不良品の
チップを振り分けることができる。
以上の偉成によって次のような効果がある。
(イ):ウェハーkfjUつけることがない為再試験が
可能である。
(ロ):後工程の機械化が容易になる。
し→:刻印によるゴミ、インクの飛び散りかない為品質
が同上する。
【図面の簡単な説明】
第1図は従来のウェハーマーク方法を示す図であり、同
図において A・・・・・・ウェハー、B・・・・・・チップ、C・
・・・・・ウェハーマーク。 l・・・・・・良品チップ、2・・・・・・不良品チッ
プ、3・・・・・・不良品チップである。 第2図は本発明の実施例のウニ・・−マーク方法ケ示す
図であわ、同図に2いて、 A・・・・・・ウェハー、D・−・・・・良品、不良品
の記録媒体、1〜3・・・・・・チップ、1′・・・・
・・良品チ・ノブを示すデータ、2′・・・・・・不良
品チップを示すデータ、3′・・・・・・不良品チップ
を示すデータである。 □ 第1閏 ヅA 第2 /A /D

Claims (1)

    【特許請求の範囲】
  1. 半導体ウェハーの特性試験で、チップの良品、および不
    良品の結果全前記ウェハーに位置づけて記録する試、′
    検装置と記録媒体とで構成し前記媒体の情報音もとに良
    品、および不良品を振り分けること全特徴とするウェノ
    ・−マーク方法。
JP9806082A 1982-06-08 1982-06-08 ウエハ−マ−ク方法 Pending JPS58215049A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9806082A JPS58215049A (ja) 1982-06-08 1982-06-08 ウエハ−マ−ク方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9806082A JPS58215049A (ja) 1982-06-08 1982-06-08 ウエハ−マ−ク方法

Publications (1)

Publication Number Publication Date
JPS58215049A true JPS58215049A (ja) 1983-12-14

Family

ID=14209779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9806082A Pending JPS58215049A (ja) 1982-06-08 1982-06-08 ウエハ−マ−ク方法

Country Status (1)

Country Link
JP (1) JPS58215049A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270523A (ja) * 2007-04-20 2008-11-06 Fujitsu Microelectronics Ltd 多工程試験方法及び多工程試験装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270523A (ja) * 2007-04-20 2008-11-06 Fujitsu Microelectronics Ltd 多工程試験方法及び多工程試験装置

Similar Documents

Publication Publication Date Title
US5153507A (en) Multi-purpose bond pad test die
JPS6047745B2 (ja) 半導体装置の試験方法
JPS58215049A (ja) ウエハ−マ−ク方法
JPS5861639A (ja) 半導体装置
JPS59136942A (ja) 良品チツプ選別装置
JPH01212429A (ja) 半導体素子
JP3730106B2 (ja) 半導体の選別方法
JPS6185837A (ja) チツプ分離装置
JPS61120433A (ja) ダイボンデイング装置
JPS615539A (ja) 半導体装置
JPH0316111A (ja) 半導体ウェハーおよびその製造方法と半導体チップの選別方法
JPS58178530A (ja) 半導体集積回路装置の製造方法
JPH03142945A (ja) 半導体ウェハー
JPS6187347A (ja) チツプ検査装置
JP2747047B2 (ja) 薄膜磁気ヘッドの検査方法
JPS59107531A (ja) 半導体検査方法
JPS5966140A (ja) ウエハとプロ−ブ情報の対応方法
JPS592337A (ja) 半導体装置の製造方法
JPS58108762A (ja) テ−プキヤリヤ用フイルム
JPS59231830A (ja) 半導体装置およびその製造方法
JPS604234A (ja) 集積回路装置
JPH04360550A (ja) 半導体装置
JPS6222449A (ja) 半導体ペレツトの選別方法
JPS62155528A (ja) 集積回路ウエ−ハ−の試験装置
JPS6062133A (ja) 半導体素子のテスト結果のマ−ク方法