JPH0314180A - 論理シミュレーション方式 - Google Patents
論理シミュレーション方式Info
- Publication number
- JPH0314180A JPH0314180A JP1151564A JP15156489A JPH0314180A JP H0314180 A JPH0314180 A JP H0314180A JP 1151564 A JP1151564 A JP 1151564A JP 15156489 A JP15156489 A JP 15156489A JP H0314180 A JPH0314180 A JP H0314180A
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- logic
- logic element
- expected value
- logical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 44
- 230000005856 abnormality Effects 0.000 abstract description 11
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理シミュレーション方式に関する。
従来の論理シミュレーション方式は論理素子のタイムチ
ャート表示の指定を行い、指定された論理素子の期待値
を読み込んでシミュレーションを実行し、終了後シミュ
レーション結果と期待値の比較を行い、比較結果のタイ
ムチャートを表示する。
ャート表示の指定を行い、指定された論理素子の期待値
を読み込んでシミュレーションを実行し、終了後シミュ
レーション結果と期待値の比較を行い、比較結果のタイ
ムチャートを表示する。
上述した従来の論理シミュレーション方式では、タイム
チャート表示を指定した論理素子のシミュレーション結
果と期待値の比較結果において内部の論理素子で異常が
存在した場合、その論理素子に影響を与えるすべての論
理素子について状態値を確認することが出来なかった。
チャート表示を指定した論理素子のシミュレーション結
果と期待値の比較結果において内部の論理素子で異常が
存在した場合、その論理素子に影響を与えるすべての論
理素子について状態値を確認することが出来なかった。
また、異常が存在した内部の論理素子から出力側までの
論理について確認することが出来なかった。したがって
異常が存在した内部の論理素子に影響を与えるすべての
論理素子にタイムチャート表示の指示を行って再シミュ
レーションを行う必要があり、このシミュレーションに
よって論理ミスが発見され、修正を行いもう一度シミュ
レーションを行う必要がある。
論理について確認することが出来なかった。したがって
異常が存在した内部の論理素子に影響を与えるすべての
論理素子にタイムチャート表示の指示を行って再シミュ
レーションを行う必要があり、このシミュレーションに
よって論理ミスが発見され、修正を行いもう一度シミュ
レーションを行う必要がある。
しかし、このシミュレーションによって異常が存在した
内部の論理素子から出力側までの論理でまた異常が存在
する場合もあり、この場合はもう一度上記の作業を行う
必要がある。
内部の論理素子から出力側までの論理でまた異常が存在
する場合もあり、この場合はもう一度上記の作業を行う
必要がある。
このように１度に多くの論理ミスを発見することができ
ず、何度もシミュレーションを行う必要があり、また解
析を行うのにも困難であり時間の無駄である。
ず、何度もシミュレーションを行う必要があり、また解
析を行うのにも困難であり時間の無駄である。
本発明の論理シミュレーション方式は、論理シミュレー
ションのモデルにおいて内部の論理素子の出力信号とモ
デルの出力となる論理素子の出力信号のタイムチャート
の表示を指示する手段と、指示された論理素子のシミュ
レーション結果の期待値を読み込む手段と、指示された
論理素子のシミュレーション結果と期待値を比較する手
段と、内部の論理素子において比較した結果に不一致が
あった場合にその論理素子に期待値を設定する手段と、
期待値を設定された内部の論理素子より再シミュレーシ
ョンを行う手段と、指示された論理素子のタイムチャー
トを表示する手段と、期待値のシミュレーション結果に
おいて不一致があった論理素子について影響を与えるす
べての論理素子を求める手段と、求めた論理素子の状態
値を表示する手段とを含む。
ションのモデルにおいて内部の論理素子の出力信号とモ
デルの出力となる論理素子の出力信号のタイムチャート
の表示を指示する手段と、指示された論理素子のシミュ
レーション結果の期待値を読み込む手段と、指示された
論理素子のシミュレーション結果と期待値を比較する手
段と、内部の論理素子において比較した結果に不一致が
あった場合にその論理素子に期待値を設定する手段と、
期待値を設定された内部の論理素子より再シミュレーシ
ョンを行う手段と、指示された論理素子のタイムチャー
トを表示する手段と、期待値のシミュレーション結果に
おいて不一致があった論理素子について影響を与えるす
べての論理素子を求める手段と、求めた論理素子の状態
値を表示する手段とを含む。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の流れ図である。
論理素子指定部１はタイムチャート指定記述を入力して
タイムチャートの表示を行う内部の論理素子と出力とな
る論理素子を指定する。
タイムチャートの表示を行う内部の論理素子と出力とな
る論理素子を指定する。
期待値入力部２は論理素子指定部１で指定された論理素
子のシミュレーションの期待値を入力する。
子のシミュレーションの期待値を入力する。
シミュレーション部３は与えられた入カバターンを用い
てシミュレーションを実行する。
てシミュレーションを実行する。
結果比較部４はシミュレーション部３で出力されたシミ
ュレーション結果と期待値入力部２で入力した期待値と
の比較を行う。
ュレーション結果と期待値入力部２で入力した期待値と
の比較を行う。
期待値設定部５はシミュレーション結果と不一致が発生
した内部の論理素子に期待値入力部２で入力した期待値
より当該する論理素子の期待値を取り出して設定する。
した内部の論理素子に期待値入力部２で入力した期待値
より当該する論理素子の期待値を取り出して設定する。
再シミュレーション部６は期待値を設定した内部の論理
素子よりシミュレーションを実行する。
素子よりシミュレーションを実行する。
結果比較部４は再シミュレーション部６で出力されたシ
ミュレーション結果と期待値入力部２で入力した期待値
との比較を行う。
ミュレーション結果と期待値入力部２で入力した期待値
との比較を行う。
トレース部７は結果比較部４で不一致が生じた論理素子
について影響を与えるすべての論理素子を求める。
について影響を与えるすべての論理素子を求める。
状態値表示部８はトレース部７で求めた論理素子ネベて
の状態値を表示する。
の状態値を表示する。
タイムチャート表示部９は論理素子指定部１で指定され
た論理素子について結果比較したタイムチャート及び再
シミュレーション部６で出力されたタイムチャートを表
示する。
た論理素子について結果比較したタイムチャート及び再
シミュレーション部６で出力されたタイムチャートを表
示する。
第２図はシミュレーションモデルの例を示す説明図であ
る。
る。
まず、論理素子Ａ及びＢにタイムチャート表示の指定を
行い、次に論理素子Ａ及びＢの期待値を入力する。そし
てシミュレーションを実行し、論理素子Ａ及びＢのシミ
ュレーション結果と期待値の比較を行う。
行い、次に論理素子Ａ及びＢの期待値を入力する。そし
てシミュレーションを実行し、論理素子Ａ及びＢのシミ
ュレーション結果と期待値の比較を行う。
論理・素子Ａの結果比較の結果に不一致が発生した場合
は、論理素子Ａに期待値を設定して論理素子Ａ以降の再
シミュレーションを実行し、結果を期待値と比較する。
は、論理素子Ａに期待値を設定して論理素子Ａ以降の再
シミュレーションを実行し、結果を期待値と比較する。
そして不一致が発生した論理素子Ａについて影響を与え
る論理素子Ｃ，Ｄ。
る論理素子Ｃ，Ｄ。
Ｅ、Ｆを求め、それらの状態値を表示し、さらに論理素
子Ａ及びＢのタイムチャートを表示する。
子Ａ及びＢのタイムチャートを表示する。
このようにして論理素子Ａまでの論理と論理素−
子Ａから論理素子Ｂまでの論理について解析を行うこと
ができ、また不一致があった論理素子Ａについて容易に
解析が行える。
ができ、また不一致があった論理素子Ａについて容易に
解析が行える。
以上説明したように本発明によれば、論理シミュレーシ
ョン中にタイムチャート表示の指定を行った内部の論理
素子に対して結果に異常が検出されてもその論理素子に
期待値を設定することにより、異常が検出された論理素
子以降の論理についても確認することが可能となり、ま
たタイムチャート表示の指定を行った論理素子に異常が
あってもこの論理素子に影響するすべての論理素子の状
態値を確認することが可能となる。
ョン中にタイムチャート表示の指定を行った内部の論理
素子に対して結果に異常が検出されてもその論理素子に
期待値を設定することにより、異常が検出された論理素
子以降の論理についても確認することが可能となり、ま
たタイムチャート表示の指定を行った論理素子に異常が
あってもこの論理素子に影響するすべての論理素子の状
態値を確認することが可能となる。
したがって１度のシミュレーションでより多くの論理ミ
スを発見でき、また異常があった論理素子についても解
析が容易となり効率的にシミュレーションの解析が行え
る。
スを発見でき、また異常があった論理素子についても解
析が容易となり効率的にシミュレーションの解析が行え
る。
図はシミュレーションモデルの例を示す説明である。
■・・・・・・論理素子指定部、２・・・・・・期待値
入力部、３・・・・・・シミュレーション部、４・・・
・・・結果比較部、５・・・・・・期待値設定部、６
・・・・再シミュレーション部、７・・・・・・トレー
ス部、８・・・・・・状態値表示部、９・・・・・・タ
イムチ、ヤード表示部。
入力部、３・・・・・・シミュレーション部、４・・・
・・・結果比較部、５・・・・・・期待値設定部、６
・・・・再シミュレーション部、７・・・・・・トレー
ス部、８・・・・・・状態値表示部、９・・・・・・タ
イムチ、ヤード表示部。
Claims (1)
- 論理シミュレーションのモデルにおいて内部の論理素子
の出力信号とモデルの出力となる論理素子の出力信号の
タイムチャートの表示を指示する手段と、指示された論
理素子のシミュレーション結果の期待値を読み込む手段
と、指示された論理素子のシミュレーション結果と期待
値を比較する手段と、内部の論理素子において比較した
結果に不一致があった場合にその論理素子に期待値を設
定する手段と、期待値を設定された内部の論理素子より
再シミュレーションを行う手段と、指示された論理素子
のタイムチャートを表示する手段と、期待値のシミュレ
ーション結果において不一致があった論理素子について
影響を与えるすべての論理素子を求める手段と、求めた
論理素子の状態値を表示する手段とを含むことを特徴と
する論理シミュレーション方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1151564A JPH0314180A (ja) | 1989-06-13 | 1989-06-13 | 論理シミュレーション方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1151564A JPH0314180A (ja) | 1989-06-13 | 1989-06-13 | 論理シミュレーション方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0314180A true JPH0314180A (ja) | 1991-01-22 |
Family
ID=15521290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1151564A Pending JPH0314180A (ja) | 1989-06-13 | 1989-06-13 | 論理シミュレーション方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0314180A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04328684A (ja) * | 1991-04-27 | 1992-11-17 | Pfu Ltd | シミュレーション・システム |
| US8060221B2 (en) | 2006-06-13 | 2011-11-15 | Mitsubishi Electric Corporation | Peripheral device of programmable logic controller |
-
1989
- 1989-06-13 JP JP1151564A patent/JPH0314180A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04328684A (ja) * | 1991-04-27 | 1992-11-17 | Pfu Ltd | シミュレーション・システム |
| US8060221B2 (en) | 2006-06-13 | 2011-11-15 | Mitsubishi Electric Corporation | Peripheral device of programmable logic controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5920490A (en) | Integrated circuit test stimulus verification and vector extraction system | |
| JPS63145549A (ja) | 論理回路シミユレ−シヨン方法 | |
| JPS63139266A (ja) | 大規模集積回路のテストデ−タ作成方法 | |
| JPH0314180A (ja) | 論理シミュレーション方式 | |
| JP2000163259A (ja) | シミュレータ・制御ロジック構築ツール | |
| JPH1185828A (ja) | 順序回路機能検証方法および順序回路機能検証システム | |
| JPH02294841A (ja) | 論理シミュレーション方式 | |
| JPH05298204A (ja) | 入出力処理装置試験回路 | |
| JP2731572B2 (ja) | 論理シミュレーション方式 | |
| JPH0224583A (ja) | 半導体測定装置 | |
| JPS63254567A (ja) | 論理回路設計検証用の表示装置 | |
| JPH02294840A (ja) | 論理検証方式 | |
| JPH0844583A (ja) | 情報処理装置における診断システム | |
| US20100229098A1 (en) | Configuration of intelligent electronic device | |
| JP2563583B2 (ja) | 論理回路の機能検証方法 | |
| JPH10214205A (ja) | モジュール検査装置 | |
| JP3140230B2 (ja) | 信号伝播経路解析装置 | |
| JPS60124745A (ja) | 論理シミュレ−ション方式 | |
| JP2907060B2 (ja) | デバッグ装置 | |
| JPH01156838A (ja) | 中央処理装置命令の試験方式 | |
| JPH05181927A (ja) | 論理シミュレーション装置 | |
| JPS6214239A (ja) | プログラムシミユレ−ト方式 | |
| JPS62219038A (ja) | 性能解析装置 | |
| JPH05120369A (ja) | 回路シミユレータ用ライブラリーの動作検証方法 | |
| JPH02126339A (ja) | 入出力処理機能テスト方法及び装置 |