JPH0314030A - リクエスト制御装置 - Google Patents
リクエスト制御装置Info
- Publication number
- JPH0314030A JPH0314030A JP1149903A JP14990389A JPH0314030A JP H0314030 A JPH0314030 A JP H0314030A JP 1149903 A JP1149903 A JP 1149903A JP 14990389 A JP14990389 A JP 14990389A JP H0314030 A JPH0314030 A JP H0314030A
- Authority
- JP
- Japan
- Prior art keywords
- request
- register
- error
- signal
- parity check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001629 suppression Effects 0.000 claims description 6
- 240000007320 Pinus strobus Species 0.000 abstract description 16
- 238000001514 detection method Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数のプロセッサを具備したシステムの制御装
置に利用する。特に、リクエストのエラー検出手段に関
する。
置に利用する。特に、リクエストのエラー検出手段に関
する。
本発明は、エラーの発生したリクエスト信号の処理手段
において、 エラー検出時にリクエスト信号がレジスタに設定される
ことを抑止することにより、 システム制御装置のエラーによりシステム障害に発展す
ることを防止できるようにしたものである。
において、 エラー検出時にリクエスト信号がレジスタに設定される
ことを抑止することにより、 システム制御装置のエラーによりシステム障害に発展す
ることを防止できるようにしたものである。
従来のリクエスト制御装置は、パリティチェツりを巳な
いか、パリティチェックでエラーを検出するとシステム
制御装置のエラーとしてシステムの動作を停止するシス
テム障害として処理していた。
いか、パリティチェックでエラーを検出するとシステム
制御装置のエラーとしてシステムの動作を停止するシス
テム障害として処理していた。
このような従来例では、リクエストコードおよびリクエ
ストアドレスの各々のストローブをパリティチェックし
、エラー検出時にリクエスト信号を抑止しないので、シ
ステム制御装置のエラーによりシステム障害になる欠点
がある。また、パリティチェックしない場合にはエラー
検出ができないので、誤動作してシステム障害になる欠
点がある。
ストアドレスの各々のストローブをパリティチェックし
、エラー検出時にリクエスト信号を抑止しないので、シ
ステム制御装置のエラーによりシステム障害になる欠点
がある。また、パリティチェックしない場合にはエラー
検出ができないので、誤動作してシステム障害になる欠
点がある。
本発明はこのような欠点を除去するもので、リクエスト
信号のエラー検出時にシステム障害に発展しないリクエ
スト制御装置を提供することを目的とする。
信号のエラー検出時にシステム障害に発展しないリクエ
スト制御装置を提供することを目的とする。
本発明は、第一ストローブ信号に応じてリクエストコー
ドが設定される第一レジスタと、第二ストローブ信号に
応じてリクエストアドレスが設定される第二レジスタと
、リクエスト信号が設定される第三レジスタとを備え、
このリクエスト受付レジスタに設定されたリクエスト信
号に応じて起動されるシステム制御装置に結合されたリ
クエスト制御装置において、上記リクエスト信号にかか
わる第一ストローブ信号および第二ストローブ信号のお
のおのに付されたパリティとをチェックするパリティチ
ェック回路と、このパリティチェック回路がパリティエ
ラーを検出した信号にかかわるリクエスト信号が上記第
三レジスタに設定されることを抑止するリクエスト抑止
手段とを備えたことを特徴とする。
ドが設定される第一レジスタと、第二ストローブ信号に
応じてリクエストアドレスが設定される第二レジスタと
、リクエスト信号が設定される第三レジスタとを備え、
このリクエスト受付レジスタに設定されたリクエスト信
号に応じて起動されるシステム制御装置に結合されたリ
クエスト制御装置において、上記リクエスト信号にかか
わる第一ストローブ信号および第二ストローブ信号のお
のおのに付されたパリティとをチェックするパリティチ
ェック回路と、このパリティチェック回路がパリティエ
ラーを検出した信号にかかわるリクエスト信号が上記第
三レジスタに設定されることを抑止するリクエスト抑止
手段とを備えたことを特徴とする。
リクエストコードとリクエストアドレスとをストローブ
により受付け、このストローブとリクエスト信号とをパ
リティチェックする。パリティチェックの結果としてエ
ラーが判定されると、リクエスト信号がレジスタに登録
されることが抑止される。これにより、システム制御装
置は起動されずにシステム障害に発展することを防止す
ることができる。
により受付け、このストローブとリクエスト信号とをパ
リティチェックする。パリティチェックの結果としてエ
ラーが判定されると、リクエスト信号がレジスタに登録
されることが抑止される。これにより、システム制御装
置は起動されずにシステム障害に発展することを防止す
ることができる。
以下、本発明の一実施例について図面を参照して説明す
る。図はこの実施例の構成を示す構成図である。この実
施例は、図に示すように、リクエスト抑止レジスタ１と
、パリティチェック回路２と、ノット回路３および５と
、アンド回路４および６と、リクエスト受付レジスタ７
と、リクエストコード受付レジスタ８と、リクエストア
ドレス受付レジスタ９と、エラーインジケータレジスタ
１０とを備える。すなわち、この実施例は、このリクエ
スト受付レジスタ７に設定されたリクエスト信号に応じ
て起動されるシステム制御装置に結合され、第一ストロ
ーブ信号に応じてリクエストコードが設定される第一レ
ジスタであるリクエストコード受付レジスタ８と、第二
ストローブ信号に応じてリクエストアドレスが設定され
る第二レジスタであるリクエストコード受付レジスタ９
と、リクエスト信号が設定される第三レジスタであるリ
クエスト受付レジスタ７とを備え、さらに本発明の特徴
とする手段において、上記リクエスト信号にかかわる第
一ストローブ信号および第二ストローブ信号のおのおの
に付されたパリティとをチェックするパリティチェック
回路２と、このパリティチェック回路２がパリティエラ
ーを検出した信号にかかわるリクエスト信号が上記第三
レジスタに設定されることを抑止するリクエスト抑止手
段であるリクエスト抑止レジスタ１、アンド回路４およ
び６とを備える。
る。図はこの実施例の構成を示す構成図である。この実
施例は、図に示すように、リクエスト抑止レジスタ１と
、パリティチェック回路２と、ノット回路３および５と
、アンド回路４および６と、リクエスト受付レジスタ７
と、リクエストコード受付レジスタ８と、リクエストア
ドレス受付レジスタ９と、エラーインジケータレジスタ
１０とを備える。すなわち、この実施例は、このリクエ
スト受付レジスタ７に設定されたリクエスト信号に応じ
て起動されるシステム制御装置に結合され、第一ストロ
ーブ信号に応じてリクエストコードが設定される第一レ
ジスタであるリクエストコード受付レジスタ８と、第二
ストローブ信号に応じてリクエストアドレスが設定され
る第二レジスタであるリクエストコード受付レジスタ９
と、リクエスト信号が設定される第三レジスタであるリ
クエスト受付レジスタ７とを備え、さらに本発明の特徴
とする手段において、上記リクエスト信号にかかわる第
一ストローブ信号および第二ストローブ信号のおのおの
に付されたパリティとをチェックするパリティチェック
回路２と、このパリティチェック回路２がパリティエラ
ーを検出した信号にかかわるリクエスト信号が上記第三
レジスタに設定されることを抑止するリクエスト抑止手
段であるリクエスト抑止レジスタ１、アンド回路４およ
び６とを備える。
次に、この実施例の動作を説明する。
リクエストコード２ａはリクエストコード受付レジスタ
ストローブ信号４ａによりリクエストコード受付レジス
タ８にセットされ、リクエストアドレス３ａはリクエス
トアドレス受付レジスタストローブ信号５ａによりリク
エストアドレス受付レジスタ９にセットされる。また、
リクエスト受付レジスタ７はリクエスト信号１ａにより
セットされる。パリティチェック回路２は常時パリティ
チェック（エラー時には出力信号は「０」である。）を
行い、エラー検出するとエラーインジケータレジスタ１
０をセットするとともにリクエスト抑止レジスタ１をセ
ットし、リクエスト信号１ａをアンド回路４で抑止する
。
ストローブ信号４ａによりリクエストコード受付レジス
タ８にセットされ、リクエストアドレス３ａはリクエス
トアドレス受付レジスタストローブ信号５ａによりリク
エストアドレス受付レジスタ９にセットされる。また、
リクエスト受付レジスタ７はリクエスト信号１ａにより
セットされる。パリティチェック回路２は常時パリティ
チェック（エラー時には出力信号は「０」である。）を
行い、エラー検出するとエラーインジケータレジスタ１
０をセットするとともにリクエスト抑止レジスタ１をセ
ットし、リクエスト信号１ａをアンド回路４で抑止する
。
本発明は、以上説明したように、ストローブ信号のパリ
ティチェックで検出されたエラー信号によりリクエスト
の起動となるリクエスト信号を抑止するので、システム
全体への障害波及を防止することができる効果がある。
ティチェックで検出されたエラー信号によりリクエスト
の起動となるリクエスト信号を抑止するので、システム
全体への障害波及を防止することができる効果がある。
図は本発明実施例の構成を示す接続図。
１・・・リクエスト抑止レジスタ、２・・・パリティチ
ェック回路、３．５・・・ノット回路、４．６・・・ア
ンド回路、７・・・リクエスト受付レジスタ、８・・・
リクエストコード受付レジスタ、９・・・リクエストア
ドレス受付レジスタ、１０・・・エラーインジケータレ
ジスタ。
ェック回路、３．５・・・ノット回路、４．６・・・ア
ンド回路、７・・・リクエスト受付レジスタ、８・・・
リクエストコード受付レジスタ、９・・・リクエストア
ドレス受付レジスタ、１０・・・エラーインジケータレ
ジスタ。
Claims (1)
- 【特許請求の範囲】 １、第一ストローブ信号に応じてリクエストコードが設
定される第一レジスタと、 第二ストローブ信号に応じてリクエストアドレスが設定
される第二レジスタと、 リクエスト信号が設定される第三レジスタとを備え、 このリクエスト受付レジスタに設定されたリクエスト信
号に応じて起動されるシステム制御装置に結合されたリ
クエスト制御装置において、上記リクエスト信号にかか
わる第一ストローブ信号および第二ストローブ信号のお
のおのに付されたパリテイとをチェックするパリテイチ
ェック回路と、 このパリテイチェック回路がパリテイエラーを検出した
信号にかかわるリクエスト信号が上記第三レジスタに設
定されることを抑止するリクエスト抑止手段と を備えたことを特徴とするリクエスト制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1149903A JPH0314030A (ja) | 1989-06-12 | 1989-06-12 | リクエスト制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1149903A JPH0314030A (ja) | 1989-06-12 | 1989-06-12 | リクエスト制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0314030A true JPH0314030A (ja) | 1991-01-22 |
Family
ID=15485122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1149903A Pending JPH0314030A (ja) | 1989-06-12 | 1989-06-12 | リクエスト制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0314030A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5538995A (en) * | 1994-02-17 | 1996-07-23 | Asahi Glass Company Ltd. | Difluoroprostacyclins |
-
1989
- 1989-06-12 JP JP1149903A patent/JPH0314030A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5538995A (en) * | 1994-02-17 | 1996-07-23 | Asahi Glass Company Ltd. | Difluoroprostacyclins |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6280733A (ja) | 情報処理装置 | |
| JPH0314030A (ja) | リクエスト制御装置 | |
| JPH01284035A (ja) | データ伝送装置 | |
| JPH0354652A (ja) | 入出力ポートの障害きりわけ方法 | |
| JP3107104B2 (ja) | 待機冗長方式 | |
| JPS6353575B2 (ja) | ||
| JPH02293939A (ja) | スタックオーバーフロー検出時処理方式 | |
| JP2778691B2 (ja) | バス監視回路 | |
| JP2559531B2 (ja) | 二重化システムのエラーチェック回路 | |
| JPH05265790A (ja) | マイクロプロセッサ装置 | |
| JP2790511B2 (ja) | 装置内監視切替方式 | |
| JPS63298458A (ja) | デ−タ転送回路 | |
| JPS61148539A (ja) | 情報処理装置 | |
| JPS63124156A (ja) | メモリエラ−検知方法 | |
| JPH01233530A (ja) | 故障診断方式 | |
| JPS62293438A (ja) | コンピユ−タ応用装置 | |
| JPS59119451A (ja) | 電子計算機システムの診断方式 | |
| JPH01210372A (ja) | 印刷装置 | |
| JPH07120296B2 (ja) | ホットスタンバイシステムにおけるエラー制御方式 | |
| JPH03288935A (ja) | 情報処理装置の誤り訂正装置 | |
| JPS61267844A (ja) | 耐故障演算制御装置 | |
| JPH05136840A (ja) | 通信制御装置 | |
| JPH0675770A (ja) | フォールトトレラント化ファジィ制御 | |
| JPH04172911A (ja) | 保護継電器 | |
| JPH0581059A (ja) | マルチプロセツサシステム |