JPH01210372A - 印刷装置 - Google Patents
印刷装置Info
- Publication number
- JPH01210372A JPH01210372A JP63036378A JP3637888A JPH01210372A JP H01210372 A JPH01210372 A JP H01210372A JP 63036378 A JP63036378 A JP 63036378A JP 3637888 A JP3637888 A JP 3637888A JP H01210372 A JPH01210372 A JP H01210372A
- Authority
- JP
- Japan
- Prior art keywords
- section
- control
- error
- processor
- printing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 claims abstract description 11
- 230000002401 inhibitory effect Effects 0.000 claims abstract description 9
- 230000004044 response Effects 0.000 claims abstract description 5
- 238000001514 detection method Methods 0.000 claims description 6
- 230000002159 abnormal effect Effects 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
- B41J29/38—Drives, motors, controls or automatic cut-off devices for the entire printing mechanism
- B41J29/393—Devices for controlling or analysing the entire machine ; Controlling or analysing mechanical parameters involving printing of test patterns
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は印刷装置に関し、特に情報処理システムなどの
出力装置として使用される印刷装置における制御プログ
ラムのエラー検出処理に関する。
出力装置として使用される印刷装置における制御プログ
ラムのエラー検出処理に関する。
従来技術
従来、情報処理システムなどの出力装置として使用され
ている印刷装置では集積回路によって制御回路が組まれ
、この制御回路により印字機構部などの機械部分の制御
が行われていたが、近年におけるL S’ I技術の発
達により機械部分の制御がプロセッサによって行われよ
うになってきた。
ている印刷装置では集積回路によって制御回路が組まれ
、この制御回路により印字機構部などの機械部分の制御
が行われていたが、近年におけるL S’ I技術の発
達により機械部分の制御がプロセッサによって行われよ
うになってきた。
印刷装置にプロセッサが使用されることに伴って、装置
内部のメモリ上にプロセッサの制御プログラムが格納さ
れるようになり、そのメモリも複数個で構成されていた
が、メモリの大容量低価格化に伴って1個で済むように
なってきた。
内部のメモリ上にプロセッサの制御プログラムが格納さ
れるようになり、そのメモリも複数個で構成されていた
が、メモリの大容量低価格化に伴って1個で済むように
なってきた。
このメモリに格納される制御プログラムもメモリ上では
一つのデータとして取扱われているので、この制御プロ
グラムの正常性をチエツクする必要があり、そのために
制御プログラムのデータにパリティ情報を付加し、メモ
リから制御プログラムを読出す毎にパリティチエツクを
行って、制御プログラムの正常性のチエツクを行ってい
る。
一つのデータとして取扱われているので、この制御プロ
グラムの正常性をチエツクする必要があり、そのために
制御プログラムのデータにパリティ情報を付加し、メモ
リから制御プログラムを読出す毎にパリティチエツクを
行って、制御プログラムの正常性のチエツクを行ってい
る。
すなわち、第2図に示すように、従来の印刷装置はプロ
セッサ部1と、制御メモリ2と、制御メモリエラーチエ
ツク部3と、印字機構部インタフェース部4と、印字機
構部5とにより構成されており、プロセッサ部1は制御
メモリ2に格納された制御プログラムにより、印字i構
部インタフニー支部4を介して印字機構部5を制御して
いた。
セッサ部1と、制御メモリ2と、制御メモリエラーチエ
ツク部3と、印字機構部インタフェース部4と、印字機
構部5とにより構成されており、プロセッサ部1は制御
メモリ2に格納された制御プログラムにより、印字i構
部インタフニー支部4を介して印字機構部5を制御して
いた。
制御メモリ2に格納された制御プログラムはプロセッサ
部1によって制御メモリ2から読出される毎に制御メモ
リエラーチエツク部3でその内容のパリティチエツクが
行われる。
部1によって制御メモリ2から読出される毎に制御メモ
リエラーチエツク部3でその内容のパリティチエツクが
行われる。
制御メモリエラーチエツク部3のパリティチエツクによ
り制御プログラムにエラーが検出されると、制御メモリ
エラーチエツク部3はプロセッサ部1に対してエラー割
込みを発生させ、プロセッサ部1ではこのエラー割込み
により制御プログラムの一部(エラー処理プログラム)
を使用して必要なエラー処理を行っている。
り制御プログラムにエラーが検出されると、制御メモリ
エラーチエツク部3はプロセッサ部1に対してエラー割
込みを発生させ、プロセッサ部1ではこのエラー割込み
により制御プログラムの一部(エラー処理プログラム)
を使用して必要なエラー処理を行っている。
このエラー処理プログラムは制御プログラムの一部に設
けられているので、印字動作の制御に使用される制御プ
ログラムと同一メモリ上に存在することとなる。
けられているので、印字動作の制御に使用される制御プ
ログラムと同一メモリ上に存在することとなる。
このような従来の印刷装置では、プロセッサ部1によっ
て使用される制御プログラムにエラーが発生すると、プ
ロセッサ部1ではエラー発生時のエラー割込みによりエ
ラー処理プログラムを実行するが、エラーを発生した制
御プログラムとエラー処理プログラムとが同一メモリ上
にあるなめに正常なエラー処理の実行が不可能となり、
その結果プロセッサ部1の暴走が生ずるという欠点があ
る。
て使用される制御プログラムにエラーが発生すると、プ
ロセッサ部1ではエラー発生時のエラー割込みによりエ
ラー処理プログラムを実行するが、エラーを発生した制
御プログラムとエラー処理プログラムとが同一メモリ上
にあるなめに正常なエラー処理の実行が不可能となり、
その結果プロセッサ部1の暴走が生ずるという欠点があ
る。
また、プロセッサ部1の暴走により印字機構部5などプ
ロセッサ部1によって制御されている部分においても異
常動作が誘発され、最悪の場合には装置が破損してしま
うという欠点がある。
ロセッサ部1によって制御されている部分においても異
常動作が誘発され、最悪の場合には装置が破損してしま
うという欠点がある。
九肌曵旦追
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、プロセッサの暴走および装置の異常動作
を防止することができ、装置が破損するのを防止するこ
とができる印刷装置の提供を目的とする。
されたもので、プロセッサの暴走および装置の異常動作
を防止することができ、装置が破損するのを防止するこ
とができる印刷装置の提供を目的とする。
発明の構成
本発明による印刷装置は、制御メモリに格納された制御
プログラムを実行するプロセッサによって印字機構にお
ける印字動作が制御される印刷装置であって、前記制御
メモリから読出された前記制御プログラムに異常が検出
されたとき、前記異常の検出に応答して前記プロセッサ
の処理動作を抑止するプロセッサ抑止手段と、前記異常
の検出に応答して前記印字機構における前記印字動作を
抑止する印字機構抑止手段と、前記制御プログラムに異
常か検出されたことを表示する表示手段とを有すること
を特徴とする。
プログラムを実行するプロセッサによって印字機構にお
ける印字動作が制御される印刷装置であって、前記制御
メモリから読出された前記制御プログラムに異常が検出
されたとき、前記異常の検出に応答して前記プロセッサ
の処理動作を抑止するプロセッサ抑止手段と、前記異常
の検出に応答して前記印字機構における前記印字動作を
抑止する印字機構抑止手段と、前記制御プログラムに異
常か検出されたことを表示する表示手段とを有すること
を特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る。図において、本発明の一実施例による印刷装置は、
プロセッサ部1と、制御メモリ2と、制御メモリエラー
チエツク部3と、印字機構部インタフェース部4と、印
字機構部5と、プロセッサリセット部6と、印字機構部
パワーコントロール部(以下パワーコントロール部とす
る)7と、エラーメツセージ表示部8とにより構成・さ
れている。
る。図において、本発明の一実施例による印刷装置は、
プロセッサ部1と、制御メモリ2と、制御メモリエラー
チエツク部3と、印字機構部インタフェース部4と、印
字機構部5と、プロセッサリセット部6と、印字機構部
パワーコントロール部(以下パワーコントロール部とす
る)7と、エラーメツセージ表示部8とにより構成・さ
れている。
本実施例においては、プロセッサ部1と、制御メモリ2
と、制御メモリエラーチエツク部3と、印字81′!I
A部インタフェース部4と、印字機構部5とにおける処
理動作は、第2図に示す従来の印刷装置と同じなので、
それらの処理動作の説明は省略する。
と、制御メモリエラーチエツク部3と、印字81′!I
A部インタフェース部4と、印字機構部5とにおける処
理動作は、第2図に示す従来の印刷装置と同じなので、
それらの処理動作の説明は省略する。
但し、制御メモリエラーチエツク部3においては、従来
プロセッサ部1に出力していたエラー割込みをプロセッ
サ部1には出力せず、エラーが検出されたことをプロセ
ッサリセット部6とパワーコントロール部7とエラーメ
ツセージ部8とに夫々通知するようになっている。
プロセッサ部1に出力していたエラー割込みをプロセッ
サ部1には出力せず、エラーが検出されたことをプロセ
ッサリセット部6とパワーコントロール部7とエラーメ
ツセージ部8とに夫々通知するようになっている。
すなわち、プロセッサ部1が制御メモリ2をアクセスす
る毎に、制御メモリ2から読出された制御プログラムは
制御メモリエラーチエツク部3によってデータの正常性
がチエツクされているが、制御メモリエラーチエツク部
3でデータの異常が検出されると、データエラーが発生
したことを通知するための制御信号が制御メモリエラー
チエツク部3からプロセッサリセット部6とパワーコン
トロール部7とエラーメツセージ表示部8とに送出され
る。
る毎に、制御メモリ2から読出された制御プログラムは
制御メモリエラーチエツク部3によってデータの正常性
がチエツクされているが、制御メモリエラーチエツク部
3でデータの異常が検出されると、データエラーが発生
したことを通知するための制御信号が制御メモリエラー
チエツク部3からプロセッサリセット部6とパワーコン
トロール部7とエラーメツセージ表示部8とに送出され
る。
プロセッサリセット部6では制御メモリエラーチエツク
部3からの制御信号を受取ると、プロセッサ部1に対し
てクロック停止信号を送出し、プロセッサ部1における
処理動作を停止させる。
部3からの制御信号を受取ると、プロセッサ部1に対し
てクロック停止信号を送出し、プロセッサ部1における
処理動作を停止させる。
また、パワーコントロール部7では制御メモリエラーチ
エツク部3からの制御信号を受取ると、印字機構部5に
供給されている電源を瞬間的に遮断し、印字機構部5に
供給されている電源の供給を停止して印字機構部5の動
作を停止させる。
エツク部3からの制御信号を受取ると、印字機構部5に
供給されている電源を瞬間的に遮断し、印字機構部5に
供給されている電源の供給を停止して印字機構部5の動
作を停止させる。
さらに、゛エラーメツセージ表示部8では制御メモリエ
ラーチエツク部3からの制御信号を受取ると、外部に対
してデータエラーが発生したことを表示し、操作者に対
してデータエラーの発生を通知する。操作者はこれによ
り装置においてエラーか発生したことを容易に確認する
ことができる。
ラーチエツク部3からの制御信号を受取ると、外部に対
してデータエラーが発生したことを表示し、操作者に対
してデータエラーの発生を通知する。操作者はこれによ
り装置においてエラーか発生したことを容易に確認する
ことができる。
このように、制御メモリ2から読出された制御プログラ
ムにエラーか発生したことを制御メモリエラーチエツク
部3で検出したときに、この制御メモリエラーチエツク
部3からの制御信号に応答してプロセッサリセット部6
によってプロセッサ部1の処理動作を停止させるととも
に、パワーコントロール部7によって印字機構部5の動
作を停止させ、エラーメツセージ表示部8にデータエラ
ーが発生したことを外部に対して表示させるようにする
ことによって、制御メモリ2から読出された制御プログ
ラムに発生したエラーによるプロセッサ部1の暴走や、
印字機構部5などの装置の異常動作を防止することかで
き、装置か破損するのを防止することかできる。
ムにエラーか発生したことを制御メモリエラーチエツク
部3で検出したときに、この制御メモリエラーチエツク
部3からの制御信号に応答してプロセッサリセット部6
によってプロセッサ部1の処理動作を停止させるととも
に、パワーコントロール部7によって印字機構部5の動
作を停止させ、エラーメツセージ表示部8にデータエラ
ーが発生したことを外部に対して表示させるようにする
ことによって、制御メモリ2から読出された制御プログ
ラムに発生したエラーによるプロセッサ部1の暴走や、
印字機構部5などの装置の異常動作を防止することかで
き、装置か破損するのを防止することかできる。
また、エラ、−メツセージ表示部8にデータエラーか発
生したことを外部に対して表示させることにより、制御
プログラムに発生したエラーの確認を容易に行うことが
できるとともに、発生したエラーに対する処理を正常に
行わせることかできる。
生したことを外部に対して表示させることにより、制御
プログラムに発生したエラーの確認を容易に行うことが
できるとともに、発生したエラーに対する処理を正常に
行わせることかできる。
発明の詳細
な説明したように本発明によれば、制御メモリから読出
された制御プログラムに異常が検出されたとき、この制
御プログラムを実行するプロセッサの処理動作を抑止す
るとともに、このプロセッサによって印字動作が制御さ
れる印字@構における印字動作を抑止し、制御プログラ
ムに異常が検出されたことを外部に対して表示するよう
にすることによって、プロセッサの暴走および装置の異
常動作を防止することができ、装置か破損するのを防止
することかできるという効果がある。
された制御プログラムに異常が検出されたとき、この制
御プログラムを実行するプロセッサの処理動作を抑止す
るとともに、このプロセッサによって印字動作が制御さ
れる印字@構における印字動作を抑止し、制御プログラ
ムに異常が検出されたことを外部に対して表示するよう
にすることによって、プロセッサの暴走および装置の異
常動作を防止することができ、装置か破損するのを防止
することかできるという効果がある。
第1図は本発明の一実施例の構成を示すブロック図、第
2図は従来例の構成を示すブロック図である。 主要部分の符号の説明 1・・・・・・プロセッサ部 2・・・・・・制御メモリ 3・・・・・・制御メモリエラーチエツク部5・・・・
・・印字aim部 6・・・・・・プロセッサリセット部 7・・・・・・印字機構部 パワーコントロール部
2図は従来例の構成を示すブロック図である。 主要部分の符号の説明 1・・・・・・プロセッサ部 2・・・・・・制御メモリ 3・・・・・・制御メモリエラーチエツク部5・・・・
・・印字aim部 6・・・・・・プロセッサリセット部 7・・・・・・印字機構部 パワーコントロール部
Claims (1)
- (1)制御メモリに格納された制御プログラムを実行す
るプロセッサによって印字機構における印字動作が制御
される印刷装置であって、前記制御メモリから読出され
た前記制御プログラムに異常が検出されたとき、前記異
常の検出に応答して前記プロセッサの処理動作を抑止す
るプロセッサ抑止手段と、前記異常の検出に応答して前
記印字機構における前記印字動作を抑止する印字機構抑
止手段と、前記制御プログラムに異常が検出されたこと
を表示する表示手段とを有することを特徴とする印刷装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63036378A JPH01210372A (ja) | 1988-02-18 | 1988-02-18 | 印刷装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63036378A JPH01210372A (ja) | 1988-02-18 | 1988-02-18 | 印刷装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01210372A true JPH01210372A (ja) | 1989-08-23 |
Family
ID=12468185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63036378A Pending JPH01210372A (ja) | 1988-02-18 | 1988-02-18 | 印刷装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01210372A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106394021A (zh) * | 2016-08-29 | 2017-02-15 | 合肥菲力姆数码科技有限公司 | 医用胶片按需打印控制装置 |
-
1988
- 1988-02-18 JP JP63036378A patent/JPH01210372A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106394021A (zh) * | 2016-08-29 | 2017-02-15 | 合肥菲力姆数码科技有限公司 | 医用胶片按需打印控制装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6280733A (ja) | 情報処理装置 | |
JPS6324440A (ja) | 多重プロセッサ・システム用システム管理装置 | |
EP0125797A1 (en) | Interrupt signal handling apparatus | |
JPH01210372A (ja) | 印刷装置 | |
EP0117930B1 (en) | Interactive work station with auxiliary microprocessor for storage protection | |
JPH10105422A (ja) | 保護装置の制御回路 | |
US3465297A (en) | Program protection arrangement | |
JPH064418A (ja) | メモリバックアップ装置の異常処理方式 | |
JPS61279940A (ja) | 計算機の異常検出装置 | |
JPH01305416A (ja) | データ記憶装置 | |
JPH05108213A (ja) | ウオツチ・ドツグ・タイマによるリセツト処理回路 | |
JPH0581059A (ja) | マルチプロセツサシステム | |
JPH08110877A (ja) | Rom内容のコピー方式 | |
JPH04175838A (ja) | オートリブート時のダンプ方式 | |
JPS60239840A (ja) | 擬似障害発生装置 | |
JPH05241905A (ja) | プロセッサ装置 | |
JPS63298458A (ja) | デ−タ転送回路 | |
JPS6252650A (ja) | メモリのチエツク方法 | |
JPH1020968A (ja) | 選択的ハードウェア・リセット回路 | |
JPH03216748A (ja) | リモートチャネル装置 | |
JPS63138437A (ja) | プログラム制御システム | |
JPS62293438A (ja) | コンピユ−タ応用装置 | |
JPS58114141A (ja) | マルチマイクロプロセツサにおける障害通知方式 | |
JPH03223917A (ja) | プリント板挿抜方式 | |
JPH0650486B2 (ja) | データチェイン処理方式 |