JPH031370A - 磁気デイスク装置の書込み・読出し制御回路 - Google Patents
磁気デイスク装置の書込み・読出し制御回路Info
- Publication number
- JPH031370A JPH031370A JP1135026A JP13502689A JPH031370A JP H031370 A JPH031370 A JP H031370A JP 1135026 A JP1135026 A JP 1135026A JP 13502689 A JP13502689 A JP 13502689A JP H031370 A JPH031370 A JP H031370A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- write
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011800 void material Substances 0.000 abstract description 5
- 230000001629 suppression Effects 0.000 description 9
- 230000001360 synchronised effect Effects 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000010276 construction Methods 0.000 description 4
- 206010000210 abortion Diseases 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- VLCQZHSMCYCDJL-UHFFFAOYSA-N tribenuron methyl Chemical compound COC(=O)C1=CC=CC=C1S(=O)(=O)NC(=O)N(C)C1=NC(C)=NC(OC)=N1 VLCQZHSMCYCDJL-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1883—Methods for assignment of alternate areas for defective areas
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
- G11B20/1252—Formatting, e.g. arrangement of data block or words on the record carriers on discs for discontinuous data, e.g. digital information signals, computer programme data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
- G11B2020/1265—Control data, system data or management information, i.e. data used to access or process user data
- G11B2020/1281—Servo information
- G11B2020/1282—Servo information in embedded servo fields
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2508—Magnetic discs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は磁気ディスク装置の書込み・読出し制御回路に
関し、特に、選択されたデータトラック上の通常書込み
・読出し動作を実行不可能な無効領域（媒体欠陥あるい
はデータ面サーボ領域）を上位装置に何ら制限を与える
ことなく、上記磁気ディスク装置内でスキップ処理する
制御回路に関するものである。
関し、特に、選択されたデータトラック上の通常書込み
・読出し動作を実行不可能な無効領域（媒体欠陥あるい
はデータ面サーボ領域）を上位装置に何ら制限を与える
ことなく、上記磁気ディスク装置内でスキップ処理する
制御回路に関するものである。
従来、磁気ディスク装置は、選択されたデータトラック
上に媒体欠陥あるいはデータ面埋込みサーボ情報（Ｅｍ
ｂｅｄｄｅｄ ５ｅｒｖｏ）領域などの無効領域の有無
にかかわらず、当該データトラックが全周に渡り通常の
データ書込み・読出し動作に供し得るものとして、制御
に必要なタイミングクロック（サーボクロツタ、リード
／ライト基準クロフクなど）信号を上位装置あるいは上
位装置とのインタフェース回路に無条件に供給する構成
となっていた。
上に媒体欠陥あるいはデータ面埋込みサーボ情報（Ｅｍ
ｂｅｄｄｅｄ ５ｅｒｖｏ）領域などの無効領域の有無
にかかわらず、当該データトラックが全周に渡り通常の
データ書込み・読出し動作に供し得るものとして、制御
に必要なタイミングクロック（サーボクロツタ、リード
／ライト基準クロフクなど）信号を上位装置あるいは上
位装置とのインタフェース回路に無条件に供給する構成
となっていた。
従来の磁気ディスク装置は、第８図に示されるようなデ
ィスク面１のいずれのデータトラック上においても、通
常データトラックＮのようにトランク全周に渡り無効部
分がないものとして、上位装置との書込み・読出しに必
要なりロック信号、データ信号の流れを制御している。
ィスク面１のいずれのデータトラック上においても、通
常データトラックＮのようにトランク全周に渡り無効部
分がないものとして、上位装置との書込み・読出しに必
要なりロック信号、データ信号の流れを制御している。
従って、上位装置は、データ面サーボ情報領域（禁止領
域）Ｅや媒体欠陥りが存在するデータトラック上で通常
データの書込み・読出し動作を行なおうとする場合、こ
れら無効領域に重なって書込み・読出し動作をしないよ
う磁気ディスク装置とのデータ取扱い単位（論理レコー
ド）の長さに制限を与えるか、あるいは当該媒体欠陥を
含む記憶セグメント（セクタ）全体をスキップするなど
の回避策を取らなければならない欠点があった。
域）Ｅや媒体欠陥りが存在するデータトラック上で通常
データの書込み・読出し動作を行なおうとする場合、こ
れら無効領域に重なって書込み・読出し動作をしないよ
う磁気ディスク装置とのデータ取扱い単位（論理レコー
ド）の長さに制限を与えるか、あるいは当該媒体欠陥を
含む記憶セグメント（セクタ）全体をスキップするなど
の回避策を取らなければならない欠点があった。
このような課題を解決するために本発明は、選択された
データトラック上の無効領域を検出したときに通常デー
タの書込みを打ち切り、前記無効領域通過後に通常デー
タの書込みを再開し、前記無効領域を検出したときに通
常データの読出しを打ち切り、前記無効領域通過後に通
常データの読出しを再開する媒体無効領域スキップ制御
回路を設けるようにしたものである。
データトラック上の無効領域を検出したときに通常デー
タの書込みを打ち切り、前記無効領域通過後に通常デー
タの書込みを再開し、前記無効領域を検出したときに通
常データの読出しを打ち切り、前記無効領域通過後に通
常データの読出しを再開する媒体無効領域スキップ制御
回路を設けるようにしたものである。
〔作用〕 ゛
本発明による書込み・読出し制御回路においては、選択
されたデータトラックの無効領域を検出し、この無効領
域の有無により通常データの書込みの打切り、書込みの
再開を制御し、また、通常データの読出しの打切り、読
出しの再開を制御する。
されたデータトラックの無効領域を検出し、この無効領
域の有無により通常データの書込みの打切り、書込みの
再開を制御し、また、通常データの読出しの打切り、読
出しの再開を制御する。
まず、本発明の主要機能について述べる０本発明は前述
した問題点を以下の通り解決する。
した問題点を以下の通り解決する。
第９図によって本発明の基本構成を説明すると、上位装
置と磁気ディスク装置との間で授受されるデータ取扱い
単位（論理レコード））（第９図（ａ））は、ディスク
トラック上の無効の有無にかかわらず、上位装置の必要
とする任意の長さ（Ｄ０〜Ｄｔ）からなるデータブロッ
クＲ１，Ｒ２，Ｒ３，・・・を設定できる。
置と磁気ディスク装置との間で授受されるデータ取扱い
単位（論理レコード））（第９図（ａ））は、ディスク
トラック上の無効の有無にかかわらず、上位装置の必要
とする任意の長さ（Ｄ０〜Ｄｔ）からなるデータブロッ
クＲ１，Ｒ２，Ｒ３，・・・を設定できる。
本発明による磁気ディスク装置は、論理し７−ドＲ１，
Ｒ２，Ｒ３に対して、対象となるデータトラック上の無
効領域の有無によって次の通りトラック上への物理的記
録方法を制御する。
Ｒ２，Ｒ３に対して、対象となるデータトラック上の無
効領域の有無によって次の通りトラック上への物理的記
録方法を制御する。
（１） 選択されたトラック上に何ら無効領域が存在
しない場合： 第９回申）に示されるように、上記装置とのデータ取扱
い単位Ｒ１，Ｒ２，Ｒ３，・・・と−敗した物理レコー
ドＲ１−１，Ｒ２−１，Ｒ３−１゜・・・として書込み
および読出し制御動作を実行する。
しない場合： 第９回申）に示されるように、上記装置とのデータ取扱
い単位Ｒ１，Ｒ２，Ｒ３，・・・と−敗した物理レコー
ドＲ１−１，Ｒ２−１，Ｒ３−１゜・・・として書込み
および読出し制御動作を実行する。
（２）選択されたトラック上にデータ面サーボ領域など
の規則的無効領域が存在する場合：第９図（Ｃ）に示さ
れるように、トラック起点から無効領域をスキップする
方法で、上位装置との論理レコードＲ１，Ｒ２，Ｒ３，
・・・の順序に従い、物理レコードＲ１−２，Ｒ２−２
，Ｒ３−２・・・を記録する。この例においては、論理
レコードＲ２およびＲ３に対応するトラック上にデータ
面サーボ領域Ｅがそれぞれ中間に存在するため本発明に
よる媒体無効領域スキップ制御回路が起動し、Ｒ２に対
応する物理レコードＲ２−２においては無効領域を回避
するため、長さ（ＤＯ〜Ｄ＋）からなる前半部分と長さ
（Ｄ ＝ −、〜Ｄｌ）からなる後半部分の２つの分割
された物理セグメントとして記録する。また、Ｒ３レコ
ードについても同様に無効領域前の（Ｄｏ〜Ｄｊ）から
なる前半部分と無効領域後の（ＤＪ−ｔ〜ＤＬ）からな
る後半部分の２つの物理セグメントからなる物理しコー
ドＲ３−２として記録する。
の規則的無効領域が存在する場合：第９図（Ｃ）に示さ
れるように、トラック起点から無効領域をスキップする
方法で、上位装置との論理レコードＲ１，Ｒ２，Ｒ３，
・・・の順序に従い、物理レコードＲ１−２，Ｒ２−２
，Ｒ３−２・・・を記録する。この例においては、論理
レコードＲ２およびＲ３に対応するトラック上にデータ
面サーボ領域Ｅがそれぞれ中間に存在するため本発明に
よる媒体無効領域スキップ制御回路が起動し、Ｒ２に対
応する物理レコードＲ２−２においては無効領域を回避
するため、長さ（ＤＯ〜Ｄ＋）からなる前半部分と長さ
（Ｄ ＝ −、〜Ｄｌ）からなる後半部分の２つの分割
された物理セグメントとして記録する。また、Ｒ３レコ
ードについても同様に無効領域前の（Ｄｏ〜Ｄｊ）から
なる前半部分と無効領域後の（ＤＪ−ｔ〜ＤＬ）からな
る後半部分の２つの物理セグメントからなる物理しコー
ドＲ３−２として記録する。
（３）選択されたトラック上に媒体欠陥による無効領域
が存在する場合： 第９図（ｄ）に示されるように、論理レコードＲ１に対
応するトラック上に媒体欠陥（Ｍｅｄｉａ ｄｅｆｅｃ
ｔ）Ｄが存在する場合、それぞれ無効領域を回避するた
めに物理レコードＲ１−３は長さ（Ｄ（、〜Ｄｉ）から
構成される第１セグメント、長さ（Ｄｉ。１〜ＤＪ）か
ら構成される第２のセグメント、そして長さ（Ｄ ＝
−Ｉ＝ Ｄ ｔ ）から構成される第３セグメントの３
つに分割されて記録される。
が存在する場合： 第９図（ｄ）に示されるように、論理レコードＲ１に対
応するトラック上に媒体欠陥（Ｍｅｄｉａ ｄｅｆｅｃ
ｔ）Ｄが存在する場合、それぞれ無効領域を回避するた
めに物理レコードＲ１−３は長さ（Ｄ（、〜Ｄｉ）から
構成される第１セグメント、長さ（Ｄｉ。１〜ＤＪ）か
ら構成される第２のセグメント、そして長さ（Ｄ ＝
−Ｉ＝ Ｄ ｔ ）から構成される第３セグメントの３
つに分割されて記録される。
上記第９図（Ｃ１，（ｄ＋の両者の混在した場合も同様
に対処できることは明白である。
に対処できることは明白である。
次に、上位装置と磁気ディスク装置との間における通常
データブロック（＝論理レコード）を、トラック上の無
効領域をスキップして分割セグメントの物理レコードに
するための主要構成を第１０図によって概説する。上位
装置との授受単位である通常データブロック（第１０図
（ａ））はデータ授受のための同期クロックＲ／Ｗ−Ｒ
ＥＦＣＬＫ（第１０図（ｂ））によってディスク上の選
択されたトラック上１ａ（第１０図（Ｃ））に書き込む
ために送り出される。本発明による媒体無効領域スキッ
プ回路は当該トラックの無効部分の到来を予め検出する
機能を有し、無効領域ＶＯＩＤ（第１０図（Ｃ））にさ
しかかると、通常データブロック中のデータ書込みを中
止し、打切りのための特定パターン“ＥＣ” （“Ｅｎ
ｄ Ｇａｐ”）を付加書込みする。
データブロック（＝論理レコード）を、トラック上の無
効領域をスキップして分割セグメントの物理レコードに
するための主要構成を第１０図によって概説する。上位
装置との授受単位である通常データブロック（第１０図
（ａ））はデータ授受のための同期クロックＲ／Ｗ−Ｒ
ＥＦＣＬＫ（第１０図（ｂ））によってディスク上の選
択されたトラック上１ａ（第１０図（Ｃ））に書き込む
ために送り出される。本発明による媒体無効領域スキッ
プ回路は当該トラックの無効部分の到来を予め検出する
機能を有し、無効領域ＶＯＩＤ（第１０図（Ｃ））にさ
しかかると、通常データブロック中のデータ書込みを中
止し、打切りのための特定パターン“ＥＣ” （“Ｅｎ
ｄ Ｇａｐ”）を付加書込みする。
書込み禁止の無効領域中心を通過の後、通常データ書込
み再開に先立ち、再同期化パターン“Ｒ３ＹＮＣ″ （
Ｒｅ−５ｙｎｃｒｏｎｉｚａｔｉｏｎ ” ）の前置書
込みを行なう。その後、通常データブロック中の中断さ
れたデータ部分から書込みを再開する。上位装置とのデ
ータ授受のための同期クロックは無効領域処理区間中は
送出を停止され、その間上位装置は区間Ｔ１で示すよう
に通常データ処理−時停止（ＰＡＵＳＥ）の状態となる
が、論理上は何ら特別な制御を必要としない。
み再開に先立ち、再同期化パターン“Ｒ３ＹＮＣ″ （
Ｒｅ−５ｙｎｃｒｏｎｉｚａｔｉｏｎ ” ）の前置書
込みを行なう。その後、通常データブロック中の中断さ
れたデータ部分から書込みを再開する。上位装置とのデ
ータ授受のための同期クロックは無効領域処理区間中は
送出を停止され、その間上位装置は区間Ｔ１で示すよう
に通常データ処理−時停止（ＰＡＵＳＥ）の状態となる
が、論理上は何ら特別な制御を必要としない。
以上のように無効領域を含む物理レコードの読出し時に
おいては、無効部分の到来を検出するまでは、読み出さ
れたパターンを通常データと見直し、データ授受のため
の同期クロックＲ／Ｗ−ＲＥＦＣＬＫによって上位装置
へ転送する。無効領域にさしかかると、読み出されたパ
ターン列から“ＥＧ”パターンの検出を待ち、検出して
時点で通常データの打切り部分（Ｄｉ）を確定する。確
定すると、データ授受のための同期クロックの送出を中
止し、無効領域処理にかかる。“ＥＣ”パターン検出の
後、無効領域中心をスキップし、データ読出し再開のた
めのＰＬＯ（フェーズロックドオシレータ）引込みギャ
ップおよび再同期化パターン“Ｒ３ＹＮＣ”の検出を待
ち、一致がとれると、以降に引き続く読出しパターンが
、先に中断された通常データブロック中の打切り後のパ
ターン列（ｏｆ＋１〜 ）であるとして、データ授受の
ための同期クロックＲ／Ｗ−ＲＥＦＣＬＫの送出を再開
することによって上位装置に通常データブロックの送出
を始める。
おいては、無効部分の到来を検出するまでは、読み出さ
れたパターンを通常データと見直し、データ授受のため
の同期クロックＲ／Ｗ−ＲＥＦＣＬＫによって上位装置
へ転送する。無効領域にさしかかると、読み出されたパ
ターン列から“ＥＧ”パターンの検出を待ち、検出して
時点で通常データの打切り部分（Ｄｉ）を確定する。確
定すると、データ授受のための同期クロックの送出を中
止し、無効領域処理にかかる。“ＥＣ”パターン検出の
後、無効領域中心をスキップし、データ読出し再開のた
めのＰＬＯ（フェーズロックドオシレータ）引込みギャ
ップおよび再同期化パターン“Ｒ３ＹＮＣ”の検出を待
ち、一致がとれると、以降に引き続く読出しパターンが
、先に中断された通常データブロック中の打切り後のパ
ターン列（ｏｆ＋１〜 ）であるとして、データ授受の
ための同期クロックＲ／Ｗ−ＲＥＦＣＬＫの送出を再開
することによって上位装置に通常データブロックの送出
を始める。
同一物理レコード中に複数の無効部分がある場合でも以
上の処理を繰り返すことによって同様に対処する。
上の処理を繰り返すことによって同様に対処する。
第１図は本発明の一実施例としての論理回路である媒体
無効領域スキップ制御回路１００を示すブロック系統図
である。同図において、１０１はサーボバイトカウンタ
、１０２〜１０４，１０６１０７．１０９は論理積ゲー
ト、１０５は論理積・和ゲート、１０８は論理和ゲート
、１１０は無効領域指示回路、１２０はシーケンサ、１
３０はシーケンスカウンタ、１４０はサーボクロック抑
制回路、１５０はギャップパターン発生回路、１６０は
シフトレジスタ、１７０は論理積・和ゲート、１７９は
“０”定数回路、１８０はパターン一致検出回路である
。
無効領域スキップ制御回路１００を示すブロック系統図
である。同図において、１０１はサーボバイトカウンタ
、１０２〜１０４，１０６１０７．１０９は論理積ゲー
ト、１０５は論理積・和ゲート、１０８は論理和ゲート
、１１０は無効領域指示回路、１２０はシーケンサ、１
３０はシーケンスカウンタ、１４０はサーボクロック抑
制回路、１５０はギャップパターン発生回路、１６０は
シフトレジスタ、１７０は論理積・和ゲート、１７９は
“０”定数回路、１８０はパターン一致検出回路である
。
サーボバイトカウンタ１０１はインデックス信号ＩＤＸ
によって初期化され、サーボクロック信号５ＣＬＫをカ
ウント入力とし、ディスクデータトラック上のヘッド位
置アドレスをサーボバイトアドレス情報ＳＢＡとして無
効領域指示回路１１０の１つの入力に与える。無効領域
指示回路１１０はサーボバイトアドレス情報ＳＢＡに加
え、シリングアドレス情報ＣＡとヘッドアドレス情報Ｈ
Ａを入力とし、予め設定された無効領域アドレス情報と
比較し、一致が取れると、無効制御開始信号ＶＯＩ Ｄ
−ＯＮを出力すると同時に、当該無効領域に係る無効領
域長さ情報ＶＯＩＤ−Ｌをシーケンスカウンタ回路１３
０に出力する。
によって初期化され、サーボクロック信号５ＣＬＫをカ
ウント入力とし、ディスクデータトラック上のヘッド位
置アドレスをサーボバイトアドレス情報ＳＢＡとして無
効領域指示回路１１０の１つの入力に与える。無効領域
指示回路１１０はサーボバイトアドレス情報ＳＢＡに加
え、シリングアドレス情報ＣＡとヘッドアドレス情報Ｈ
Ａを入力とし、予め設定された無効領域アドレス情報と
比較し、一致が取れると、無効制御開始信号ＶＯＩ Ｄ
−ＯＮを出力すると同時に、当該無効領域に係る無効領
域長さ情報ＶＯＩＤ−Ｌをシーケンスカウンタ回路１３
０に出力する。
シーケンサ回路（ＳＱＣ）１２０は 無効制御開始信号
ＶＯＩ Ｄ−ＯＮを単位シーケンスのトリガとして、無
効領域スキップのための一連の制御シーケンスを実行す
る。具体的には、無効制御開始信号ＶＯＩ Ｄ−ＯＮを
受けた時の他の入力条件の１つである読出しゲート原信
号Ｒ−ＧＡＴＨの状態によって、データ読出し動作時（
ＲＥＡＤモード）に無効領域スキップ制御シーケンス（
詳細タイムチャートを第４図に示すシーケンス）を実行
するか、あるいは、読出しゲート原信号Ｒ−ＧＡＴＥが
オフの場合に、データ書込み動作時（ＷＲＩＴＥモード
）または読出し動作でも書込み動作でもない非動作時（
ＮＯＰ）に無効領域スキンプシーケンス（詳細タイムチ
ャートを第５図に示すシーケンス）を実行する。シーケ
ンサ回路１２゜０は無効制御開始信号ＶＯＩＤ−ＯＮと
読出しゲート原信号Ｒ−ＧＡＴＥを起動条件としてスタ
ートし、それぞれ制御タグ信号５Ｑ−１，５Ｑ−２３Ｑ
−３，５Ｑ−４を順に出力するが、これら制御タグ信号
間の遷移条件は他の入力条件すなわちシーケンスカウン
タ回路（ＳＣＮ）１３０からのシーケンスカウント終了
信号５ＣＮ＝０と、パターン−数構出回路（ＣＯＭＰ）
１８０からのパターン−数構出信号ＣＯＭＰ＝とによっ
て定められる。
ＶＯＩ Ｄ−ＯＮを単位シーケンスのトリガとして、無
効領域スキップのための一連の制御シーケンスを実行す
る。具体的には、無効制御開始信号ＶＯＩ Ｄ−ＯＮを
受けた時の他の入力条件の１つである読出しゲート原信
号Ｒ−ＧＡＴＨの状態によって、データ読出し動作時（
ＲＥＡＤモード）に無効領域スキップ制御シーケンス（
詳細タイムチャートを第４図に示すシーケンス）を実行
するか、あるいは、読出しゲート原信号Ｒ−ＧＡＴＥが
オフの場合に、データ書込み動作時（ＷＲＩＴＥモード
）または読出し動作でも書込み動作でもない非動作時（
ＮＯＰ）に無効領域スキンプシーケンス（詳細タイムチ
ャートを第５図に示すシーケンス）を実行する。シーケ
ンサ回路１２゜０は無効制御開始信号ＶＯＩＤ−ＯＮと
読出しゲート原信号Ｒ−ＧＡＴＥを起動条件としてスタ
ートし、それぞれ制御タグ信号５Ｑ−１，５Ｑ−２３Ｑ
−３，５Ｑ−４を順に出力するが、これら制御タグ信号
間の遷移条件は他の入力条件すなわちシーケンスカウン
タ回路（ＳＣＮ）１３０からのシーケンスカウント終了
信号５ＣＮ＝０と、パターン−数構出回路（ＣＯＭＰ）
１８０からのパターン−数構出信号ＣＯＭＰ＝とによっ
て定められる。
サーボクロツタ抑制回路１４０は、読出しゲート原信号
Ｒ−ＧＡＴＥ、シーケンス制御タグ信号５Ｑ−１，５Ｑ
−２、サーボクロック信号５ＣＬＫおよび無効領域長さ
ＶＯＩ Ｄ−Ｌを入力として、読出しゲート原信号Ｒ−
ＧＡＴＥのオフまたはオンの各状態に対応して、それぞ
れシーケンス制御タグ信号５Ｑ−１または５Ｑ−２の入
力を起点とし、無効領域長さＶＯＩ Ｄ−Ｌによって定
まる一定の期間サーボクロック抑制信号５ＣＬＫＹをオ
ンにする。サーボクロツタ原信号５ＣＬＫとサーボクロ
ック抑制信号５ＣＬＫＹを入力とし、ゲーテッドサーボ
クロック信号ＧＳＣＬＫを出力とする論理積ゲート回路
１０２は、第５図に示されるように、読出しゲート原信
号Ｒ−ＧＡＴＥによって定められる各動作モードに対応
してゲーテッドサーボクロツタ信号ＧＳＣＬＫの出力線
上へのサーボクロックの送出抑制を実行する。
Ｒ−ＧＡＴＥ、シーケンス制御タグ信号５Ｑ−１，５Ｑ
−２、サーボクロック信号５ＣＬＫおよび無効領域長さ
ＶＯＩ Ｄ−Ｌを入力として、読出しゲート原信号Ｒ−
ＧＡＴＥのオフまたはオンの各状態に対応して、それぞ
れシーケンス制御タグ信号５Ｑ−１または５Ｑ−２の入
力を起点とし、無効領域長さＶＯＩ Ｄ−Ｌによって定
まる一定の期間サーボクロック抑制信号５ＣＬＫＹをオ
ンにする。サーボクロツタ原信号５ＣＬＫとサーボクロ
ック抑制信号５ＣＬＫＹを入力とし、ゲーテッドサーボ
クロック信号ＧＳＣＬＫを出力とする論理積ゲート回路
１０２は、第５図に示されるように、読出しゲート原信
号Ｒ−ＧＡＴＥによって定められる各動作モードに対応
してゲーテッドサーボクロツタ信号ＧＳＣＬＫの出力線
上へのサーボクロックの送出抑制を実行する。
なお、第５図において、（ａｌは無効制御開始信号ＶＯ
Ｉ Ｄ−ＯＮを示し、山）はサーボクロック原信号５Ｃ
ＬＫ、（Ｃ）は読出しクロック信号ＲＣＬＫを示す。ま
た、（ｄ）は読出しゲート原信号Ｒ−ＧＡＴＥを示し、
（ｅ）はシーケンス制御タグ信号５Ｑ−１〜４、（ｆ）
はサーボクロック抑制信号５ＣＬＫＹ、（ｇ）はインタ
フェース有効信号１／Ｆ−ＶＡＬＩＤ。
Ｉ Ｄ−ＯＮを示し、山）はサーボクロック原信号５Ｃ
ＬＫ、（Ｃ）は読出しクロック信号ＲＣＬＫを示す。ま
た、（ｄ）は読出しゲート原信号Ｒ−ＧＡＴＥを示し、
（ｅ）はシーケンス制御タグ信号５Ｑ−１〜４、（ｆ）
はサーボクロック抑制信号５ＣＬＫＹ、（ｇ）はインタ
フェース有効信号１／Ｆ−ＶＡＬＩＤ。
（ｈ）はゲーテッドサーボクロック信号ＧＳＣＬＫ。
（１）は書込み・読出し同期クロック信号Ｒ／Ｗ−ＲＥ
ＦＣＬＫを示す。第５図０）〜（Ｐ）は（ｄ）〜（１）
に対応するので、その説明は省略する。
ＦＣＬＫを示す。第５図０）〜（Ｐ）は（ｄ）〜（１）
に対応するので、その説明は省略する。
同じく第５図に示されるように、書込み・読出しクロッ
クマルチプレクサ信号ＭＰＸ−ＣＬＫ （第１図）を原
クロツク入力として、論理積ゲート回路１０９と論理和
ゲート回路１０８とから構成される書込み・読出し同期
クロック抑制回路の出力であるインタフェース有効信号
１／Ｆ−ＶＡＬＩＤを抑制入力とする論理積ゲート回路
１０３は、無効領域処理時間の間クロック送出を抑制さ
れた書込み・読出し同期クロック信号Ｒ／Ｗ−ＲＥＦＣ
ＬＫを出力する。書込み・読出し同期クロック抑制回路
を構成する論理積ゲート回路１０９は読出しゲート信号
Ｒ−ＧＡＴＥとシーケンス制御タグ信号５Ｑ−１を入力
とし、ゲーテッド・シーケンス制御タグ信号５Ｑ−１’
を出力する。論理和ゲート回路１０８は、ゲート・シー
ケンス制御タグ信号５Ｑ−１’に加え、他のシーケンス
制御タグ信号５Ｑ−２，５Ｑ−３，３Ｑ−４を入力とし
て、第５図の（ｇ）、（ロ）に示すように、インタフェ
ース有効信号Ｉ／Ｆ−ＶＡＬＩＤを出力する。
クマルチプレクサ信号ＭＰＸ−ＣＬＫ （第１図）を原
クロツク入力として、論理積ゲート回路１０９と論理和
ゲート回路１０８とから構成される書込み・読出し同期
クロック抑制回路の出力であるインタフェース有効信号
１／Ｆ−ＶＡＬＩＤを抑制入力とする論理積ゲート回路
１０３は、無効領域処理時間の間クロック送出を抑制さ
れた書込み・読出し同期クロック信号Ｒ／Ｗ−ＲＥＦＣ
ＬＫを出力する。書込み・読出し同期クロック抑制回路
を構成する論理積ゲート回路１０９は読出しゲート信号
Ｒ−ＧＡＴＥとシーケンス制御タグ信号５Ｑ−１を入力
とし、ゲーテッド・シーケンス制御タグ信号５Ｑ−１’
を出力する。論理和ゲート回路１０８は、ゲート・シー
ケンス制御タグ信号５Ｑ−１’に加え、他のシーケンス
制御タグ信号５Ｑ−２，５Ｑ−３，３Ｑ−４を入力とし
て、第５図の（ｇ）、（ロ）に示すように、インタフェ
ース有効信号Ｉ／Ｆ−ＶＡＬＩＤを出力する。
論理積ゲート回路１０６は、読出しゲート原信号Ｒ−Ｇ
ＡＴＥとシーケンス制御タグ信号ＳＱ−２を入力とし、
ゲーテッド読出し制御信号Ｇ−Ｒ・ＧＡＴＥを出力する
。詳細タイミングは第４図に示される。
ＡＴＥとシーケンス制御タグ信号ＳＱ−２を入力とし、
ゲーテッド読出し制御信号Ｇ−Ｒ・ＧＡＴＥを出力する
。詳細タイミングは第４図に示される。
書込みデータマルチプレクサ回路を構成する論理積・和
ゲート回路１０５はインタフェース有効信号！／Ｆ−Ｖ
ＡＬＩＤを弁別入力とし、それぞれ書込みデータ原信号
ＷＤＴか又はシフトレジスタ１６０の直列（ビットシリ
アル）出力信号５ＦＲ３Ｇのいずれかをゲーテ・ノド書
込みデータ信号Ｇ−ＷＤＴとして出力する。詳細タイミ
ングは第３図に示される。
ゲート回路１０５はインタフェース有効信号！／Ｆ−Ｖ
ＡＬＩＤを弁別入力とし、それぞれ書込みデータ原信号
ＷＤＴか又はシフトレジスタ１６０の直列（ビットシリ
アル）出力信号５ＦＲ３Ｇのいずれかをゲーテ・ノド書
込みデータ信号Ｇ−ＷＤＴとして出力する。詳細タイミ
ングは第３図に示される。
論理積ゲート回路１０７は、シフトレジスタ１６０の直
列出力信号５ＦＲ３Ｇを加入力とし、インタフェース有
効信号！／Ｆ−ＶＡＬ Ｉ Ｄによって弁別制御された
ゲーテッド読出しデータ信号Ｇ・ＲＤＴを出力する。第
４図に詳細タイムチャートが示されているように、読出
しゲート原信号Ｒ・ＧＡＴＥがオンの場合すなわちデー
タ読出し動作時においては、シフトレジスタ１６０の端
子ＩＮに直列入力として入力マルチプレクサであるとこ
ろの論理積・和ゲート回路１７０の一方の入力チャンネ
ルを通して読出しデータ原信号ＲＤＴが人力される。シ
フトレジスタ１６０の直列入力端子ＩＮを介して入力さ
れる読出しデータ列は、シフトレジスタ１６０を構成す
るシフト段数分遅延した後、論理積ゲート回路１０７の
一方の入力にシフトレジスタ直列出力信号５ＦＲ３Ｇと
して出力されると共に、シフトレジスタ１６０の並列出
力信号５ＦＲ３Ｇ’として一致検出回路１８０の一方の
入力となり、他の入力であるところのギャップパターン
発生回路１５０の出力信号ＧＰＳＧとのデータパターン
比較が一致検出回路１８０で行なわれ、−敗が取れると
、パターン−数構出信号ＣＯＭＰ＝が出力され、シーケ
ンサ回路１２０並びにシーケンスカウンタ回路１３０に
入力される。
列出力信号５ＦＲ３Ｇを加入力とし、インタフェース有
効信号！／Ｆ−ＶＡＬ Ｉ Ｄによって弁別制御された
ゲーテッド読出しデータ信号Ｇ・ＲＤＴを出力する。第
４図に詳細タイムチャートが示されているように、読出
しゲート原信号Ｒ・ＧＡＴＥがオンの場合すなわちデー
タ読出し動作時においては、シフトレジスタ１６０の端
子ＩＮに直列入力として入力マルチプレクサであるとこ
ろの論理積・和ゲート回路１７０の一方の入力チャンネ
ルを通して読出しデータ原信号ＲＤＴが人力される。シ
フトレジスタ１６０の直列入力端子ＩＮを介して入力さ
れる読出しデータ列は、シフトレジスタ１６０を構成す
るシフト段数分遅延した後、論理積ゲート回路１０７の
一方の入力にシフトレジスタ直列出力信号５ＦＲ３Ｇと
して出力されると共に、シフトレジスタ１６０の並列出
力信号５ＦＲ３Ｇ’として一致検出回路１８０の一方の
入力となり、他の入力であるところのギャップパターン
発生回路１５０の出力信号ＧＰＳＧとのデータパターン
比較が一致検出回路１８０で行なわれ、−敗が取れると
、パターン−数構出信号ＣＯＭＰ＝が出力され、シーケ
ンサ回路１２０並びにシーケンスカウンタ回路１３０に
入力される。
ギャップパターン発生回路１５０は、書込みゲート原信
号Ｗ−ＧＡＴＥ、読出しゲート原信号Ｒ・ＧＡＴＥおよ
びシーケンス制御タグ信号５Ｑ−１，５Ｑ−３，５Ｑ−
４を入力として、一連の無効領域スキップに必要な書込
みデータ原信号ＷＤＴの中断位置を示す終端ギャップ“
ＥＧ”パターンの発生、および無効領域スキップ後の書
込みデータ原信号ＷＤＴの再開を示すフェーズロツタド
オシレータ（ＰＬＯ）引込みと再同期パターン“ＲＳＹ
ＮＣ”の発生を制御する。書込み動作時におけるこれら
一連のギャップパターン発生の詳細タイミングについて
は第３図に示される。また、読出し動作時においては、
ディスク面から読み出した読出しデータ原信号ＲＤＴの
パターン列から終端ギャップ“ＥＣ”パターン列を検出
し、ゲーテッド読出しデータ信号Ｇ−ＲＤＴへのこれら
特殊ギャップパターンの送出を停止するための比較パタ
ーンとして“ＥＧ”パターンを設定し、同様に再同期化
のための“ＲＳＹＮＣ”パターンノ設定を行なう。読出
し動作時におけるこれら一連のギャップパターン発生の
詳細タイミングについては第４図に示される。
号Ｗ−ＧＡＴＥ、読出しゲート原信号Ｒ・ＧＡＴＥおよ
びシーケンス制御タグ信号５Ｑ−１，５Ｑ−３，５Ｑ−
４を入力として、一連の無効領域スキップに必要な書込
みデータ原信号ＷＤＴの中断位置を示す終端ギャップ“
ＥＧ”パターンの発生、および無効領域スキップ後の書
込みデータ原信号ＷＤＴの再開を示すフェーズロツタド
オシレータ（ＰＬＯ）引込みと再同期パターン“ＲＳＹ
ＮＣ”の発生を制御する。書込み動作時におけるこれら
一連のギャップパターン発生の詳細タイミングについて
は第３図に示される。また、読出し動作時においては、
ディスク面から読み出した読出しデータ原信号ＲＤＴの
パターン列から終端ギャップ“ＥＣ”パターン列を検出
し、ゲーテッド読出しデータ信号Ｇ−ＲＤＴへのこれら
特殊ギャップパターンの送出を停止するための比較パタ
ーンとして“ＥＧ”パターンを設定し、同様に再同期化
のための“ＲＳＹＮＣ”パターンノ設定を行なう。読出
し動作時におけるこれら一連のギャップパターン発生の
詳細タイミングについては第４図に示される。
次に、第２図を用いて本発明を適用した磁気ディスク装
置の回路例を説明する。同図において、１０はヘッドデ
ィスク組立（ＨＤＡ） 、１１は磁気ディスク、１２は
スピンドルまたはスピンドルモータ、１３はヘッド位置
決めモータ、１４はデータヘッド、１５はサーボヘッド
、２１はヘッド位置決めサーボ回路、２２はサーボ信号
復調回路、２３は書込みクロック回路（すＲＩＴＥ Ｐ
ＬＯ）、３０はヘッド選択回路、４１は書込みデータエ
ンコーダ回路、４２は書込みアンプ回路（ＷＲＴ ＡＭ
Ｐ）、５１は読出しアンプ回路（ＲＥＡＤ ＡＭＰ）
、５２はデータセパレータ回路、５３は読出しデータデ
コーダ、６０はクロックマルチブレフサ回路（ＭＰＸ）
、８０はインタフェース制御回路、８０ａはインタフェ
ース、９０は上位装置、１００は媒体無効領域スキップ
制御回路である。
置の回路例を説明する。同図において、１０はヘッドデ
ィスク組立（ＨＤＡ） 、１１は磁気ディスク、１２は
スピンドルまたはスピンドルモータ、１３はヘッド位置
決めモータ、１４はデータヘッド、１５はサーボヘッド
、２１はヘッド位置決めサーボ回路、２２はサーボ信号
復調回路、２３は書込みクロック回路（すＲＩＴＥ Ｐ
ＬＯ）、３０はヘッド選択回路、４１は書込みデータエ
ンコーダ回路、４２は書込みアンプ回路（ＷＲＴ ＡＭ
Ｐ）、５１は読出しアンプ回路（ＲＥＡＤ ＡＭＰ）
、５２はデータセパレータ回路、５３は読出しデータデ
コーダ、６０はクロックマルチブレフサ回路（ＭＰＸ）
、８０はインタフェース制御回路、８０ａはインタフェ
ース、９０は上位装置、１００は媒体無効領域スキップ
制御回路である。
第２図において、ヘッドディスク組立（ｆ（ＤＡ）１０
は、スピンドルまたはスピンドルモータ１２に取り付け
られた複数枚のディスク媒体１１、ヘッド位置決めモー
タ１３によって駆動される複数のデータヘッド１４およ
びサーボヘッド１５を有する。
は、スピンドルまたはスピンドルモータ１２に取り付け
られた複数枚のディスク媒体１１、ヘッド位置決めモー
タ１３によって駆動される複数のデータヘッド１４およ
びサーボヘッド１５を有する。
ヘッド位置決めサーボ回路２１は、インタフェース制御
回路８０からのシリンダアドレス情報１ＣＡ”をシーク
のための第１の入力とし、サーボ信号復調回路２２から
のポジション信号をフィードバック入力とする。第３の
入力として読出しアンプ回路５１からの選択されたデー
タヘッドからの読出信号ｒがある。
回路８０からのシリンダアドレス情報１ＣＡ”をシーク
のための第１の入力とし、サーボ信号復調回路２２から
のポジション信号をフィードバック入力とする。第３の
入力として読出しアンプ回路５１からの選択されたデー
タヘッドからの読出信号ｒがある。
サーボ信号復調回路２２は、サーボヘッド１５からのサ
ーボ信号を入力とし、出力として前述のヘッド位置決め
サーボ回路２１へのポジション信号の他にインデックス
信号ＩＤＸおよびサーボクロック原信号５ＣＬＫ生成の
ための書込みクロック回路２３へのクロック信号を出力
する。
ーボ信号を入力とし、出力として前述のヘッド位置決め
サーボ回路２１へのポジション信号の他にインデックス
信号ＩＤＸおよびサーボクロック原信号５ＣＬＫ生成の
ための書込みクロック回路２３へのクロック信号を出力
する。
ヘッド選択回路３０は、インタフェース制御回路８０か
らのヘッドアドレス情報“ＨＡ”に従い、データヘッド
群１４から指定のデータヘッドを書込み動作時には書込
みアンプ回路４２に接続し、読出し動作時には読出しア
ンプ回路５１に接続する。
らのヘッドアドレス情報“ＨＡ”に従い、データヘッド
群１４から指定のデータヘッドを書込み動作時には書込
みアンプ回路４２に接続し、読出し動作時には読出しア
ンプ回路５１に接続する。
クロックマルチプレクサ回路６０はサーボクロック原信
号５ＣＬＫとデータセパレータ回路５２からの読出しク
ロック信号ＲＣＬＫとをそれぞれのクロック入力とし、
ゲーテッド読出し制御信号Ｇ −Ｒ−ＧＡＴＥを制御入
力として、読出し動作時には読出しクロック信号ＲＣＬ
Ｋを、それ以外の時はサーボクロック原信号５ＣＬＫを
選択し、書込み・読出しクロックマルチプレクサ信号Ｍ
ＰＸ−ＣＬＫとして出力する。
号５ＣＬＫとデータセパレータ回路５２からの読出しク
ロック信号ＲＣＬＫとをそれぞれのクロック入力とし、
ゲーテッド読出し制御信号Ｇ −Ｒ−ＧＡＴＥを制御入
力として、読出し動作時には読出しクロック信号ＲＣＬ
Ｋを、それ以外の時はサーボクロック原信号５ＣＬＫを
選択し、書込み・読出しクロックマルチプレクサ信号Ｍ
ＰＸ−ＣＬＫとして出力する。
書込みデータエンコーダ回路４１は、ゲーテッド書込み
制御信号Ｇ−Ｗ−ＧＡＴＥを制御入力とし、ゲーテッド
書込みデータ信号Ｇ−ＷＤＴを入力データ列として、所
定のディスク上記録変調パターンにコード変換し、書込
みアンプ回路４２の入力パルス列として出力する。書込
みアンプ回路４２もゲーテッド書込み制御信号Ｇ−Ｗ−
ＣＡＴＥの制御のもとに書込みパターン信号をヘッド選
択回路３０を介して選択されたデータヘッドへ送出する
。
制御信号Ｇ−Ｗ−ＧＡＴＥを制御入力とし、ゲーテッド
書込みデータ信号Ｇ−ＷＤＴを入力データ列として、所
定のディスク上記録変調パターンにコード変換し、書込
みアンプ回路４２の入力パルス列として出力する。書込
みアンプ回路４２もゲーテッド書込み制御信号Ｇ−Ｗ−
ＣＡＴＥの制御のもとに書込みパターン信号をヘッド選
択回路３０を介して選択されたデータヘッドへ送出する
。
ゲーテッド読出し制御信号Ｇ−Ｒ−ＧＡＴＥによって読
出し動作が指示されている状態で、読出しアンプ回路５
１は、ヘッド選択回路３０を介して選択されたデータヘ
ッドからの読出し信号を増幅・整形し、データセパレー
タ回路５２へ出力する。データセパレータ回５２は、読
出しアンプ回５１からのリードパルス信号を入力とし、
読出しクロック信号ＲＣＬＫの生成を行なうと共に、読
出しクロック信号ＲＣＬＫを同期クロックとするリード
パルス信号を読出しデータデコーダ回路５３へ送出する
。読出しデータデコーダ回路５３は、データセパレータ
回路５２からのリードパルス信号列を、書込みデータエ
ンコーダ４１とは逆のディスク上記録変調パターンコー
ドから所定の読出しデータコードに変換し、読出しデー
タ原信号ＲＤＴとして出力する。
出し動作が指示されている状態で、読出しアンプ回路５
１は、ヘッド選択回路３０を介して選択されたデータヘ
ッドからの読出し信号を増幅・整形し、データセパレー
タ回路５２へ出力する。データセパレータ回５２は、読
出しアンプ回５１からのリードパルス信号を入力とし、
読出しクロック信号ＲＣＬＫの生成を行なうと共に、読
出しクロック信号ＲＣＬＫを同期クロックとするリード
パルス信号を読出しデータデコーダ回路５３へ送出する
。読出しデータデコーダ回路５３は、データセパレータ
回路５２からのリードパルス信号列を、書込みデータエ
ンコーダ４１とは逆のディスク上記録変調パターンコー
ドから所定の読出しデータコードに変換し、読出しデー
タ原信号ＲＤＴとして出力する。
インタフェース制御回路８０は、磁気ディスク装置を上
位装置９０へ接続させるための制御動作および書込み・
読出しデータの通常フォーマント制御動作を実行する。
位装置９０へ接続させるための制御動作および書込み・
読出しデータの通常フォーマント制御動作を実行する。
インタフェース制御回路８０の主な構成としては、シリ
ンダアドレス情報“ＣＡ”を出力するためのシリンダア
ドレスレジスタ（ＣＡＲ）８１、同様にヘッドアドレス
情報“ＨＡ”を出力するためのヘッドアドレスレジスタ
（）（ＡＲ） 、加えて上位装置９０との間で授受され
る記憶データの通常フォーマット制御機能部（ＳＦＣ）
８３などがある。
ンダアドレス情報“ＣＡ”を出力するためのシリンダア
ドレスレジスタ（ＣＡＲ）８１、同様にヘッドアドレス
情報“ＨＡ”を出力するためのヘッドアドレスレジスタ
（）（ＡＲ） 、加えて上位装置９０との間で授受され
る記憶データの通常フォーマット制御機能部（ＳＦＣ）
８３などがある。
媒体無効領域スキップ制御回路１００は、前述のインタ
フェース制御口８０とその他の磁気ディスク装置内回路
との間に設定され、選択されたデータトラック上の無効
領域（埋込みサーボ情報領域や媒体欠陥領域）をヘッド
が通過する際にインタフェース制御回路８０に存在する
通常フォーマット制御機能部８３に何ら負荷をかけるこ
となくスキップ動作を実行するものである。具体的には
、サーボクロック原信号５ＣＬＫからゲーテンドサーボ
クロック信号ＧＳＣＬＫへの変換、以下同様に、 書込み・読出しクロックマルチプレクサ信号ＭＰＸ −
ＣＬＫから書込み・読出し同期クロック信号Ｒ／Ｗ−Ｒ
ＥＦＣＬＫへ、書込みゲート原信号Ｗ−ＧＡＴＥからゲ
ーテッド書込み制御信号Ｇ・Ｗ−ＧＡＴＥへ、読出しゲ
ート原信号Ｒ−ＧＡＴＥからゲーテッド読出し制御信号
Ｇ −Ｒ−ＧＡＴＥへ、凹込みデータ原信号ＷＤＴから
ゲーテッド書込みデータ信号ＧＷＤＴへ、読出しデータ
原信号ＲＤＴからゲーテッド読出しデータ信号ＧＲＤＴ
への変換機能を有する。
フェース制御口８０とその他の磁気ディスク装置内回路
との間に設定され、選択されたデータトラック上の無効
領域（埋込みサーボ情報領域や媒体欠陥領域）をヘッド
が通過する際にインタフェース制御回路８０に存在する
通常フォーマット制御機能部８３に何ら負荷をかけるこ
となくスキップ動作を実行するものである。具体的には
、サーボクロック原信号５ＣＬＫからゲーテンドサーボ
クロック信号ＧＳＣＬＫへの変換、以下同様に、 書込み・読出しクロックマルチプレクサ信号ＭＰＸ −
ＣＬＫから書込み・読出し同期クロック信号Ｒ／Ｗ−Ｒ
ＥＦＣＬＫへ、書込みゲート原信号Ｗ−ＧＡＴＥからゲ
ーテッド書込み制御信号Ｇ・Ｗ−ＧＡＴＥへ、読出しゲ
ート原信号Ｒ−ＧＡＴＥからゲーテッド読出し制御信号
Ｇ −Ｒ−ＧＡＴＥへ、凹込みデータ原信号ＷＤＴから
ゲーテッド書込みデータ信号ＧＷＤＴへ、読出しデータ
原信号ＲＤＴからゲーテッド読出しデータ信号ＧＲＤＴ
への変換機能を有する。
次に、第６図を用いて第１図の無効領域指示回路（ＶＯ
ＩＤ ＰＯＩＮＴＥＲ） １１０ ノ具体的構成例を
説明する。第６図において、１１１はバッファ回路、１
１２はアドレス−数構出回路（ＣＯＭＰ） 、１１３は
アドレスカウンタレジスタ回路（ＡＤＤＲＥＳＳ ＣＮ
Ｔ／ＲＥＧ）、１１４はデコーダ回路（ＤＥＣＯＤＥＲ
）、１１５はアドレスカウンタレジスタ１１３に対応す
る複数個の単位無効領域登録メモリセル（ＭＥＭＯＲＹ
ＣＥＬＬ）、２１１は信号バスである。バッファ回路
１１１は、シリンダアドレス情報“ＣＡ”、ヘッドアド
レス情報“ＨＡ”およびサーボバイトアドレス情報ＳＢ
Ａを入力とし、選択されたヘッドの現在アドレス値を有
する。アドレス−数構出回路１１２は、バッファ回路１
１１の出力（−現在アドレス）を一方の入力とし、予め
設定された無効領域登録メモリ１１５のうち、無効領域
を示すシリンダアドレス、ヘッドアドレスおよびサーボ
バイトアドレスセグメントの出力値を他方の入力とする
。。
ＩＤ ＰＯＩＮＴＥＲ） １１０ ノ具体的構成例を
説明する。第６図において、１１１はバッファ回路、１
１２はアドレス−数構出回路（ＣＯＭＰ） 、１１３は
アドレスカウンタレジスタ回路（ＡＤＤＲＥＳＳ ＣＮ
Ｔ／ＲＥＧ）、１１４はデコーダ回路（ＤＥＣＯＤＥＲ
）、１１５はアドレスカウンタレジスタ１１３に対応す
る複数個の単位無効領域登録メモリセル（ＭＥＭＯＲＹ
ＣＥＬＬ）、２１１は信号バスである。バッファ回路
１１１は、シリンダアドレス情報“ＣＡ”、ヘッドアド
レス情報“ＨＡ”およびサーボバイトアドレス情報ＳＢ
Ａを入力とし、選択されたヘッドの現在アドレス値を有
する。アドレス−数構出回路１１２は、バッファ回路１
１１の出力（−現在アドレス）を一方の入力とし、予め
設定された無効領域登録メモリ１１５のうち、無効領域
を示すシリンダアドレス、ヘッドアドレスおよびサーボ
バイトアドレスセグメントの出力値を他方の入力とする
。。
アドレスカウンタレジスタ回路１１３は、アドレス−数
構出回路１１２が不一致の場合に一致可能性のある方向
にアドレスのインクリメントまたはデクリメントを行な
う。デコーダ回路１１４は、アドレスカウンタレジスタ
１１３の出力アドレスをデコードし、無効領域登録メモ
リ１１５の対応する単位登録メモリ全セグメントを読み
出す。信号バス２１１は選択された無効領域登録メモリ
セルの無効領域長さ情９１ＶＯＩＤ−Ｌを出力する。
構出回路１１２が不一致の場合に一致可能性のある方向
にアドレスのインクリメントまたはデクリメントを行な
う。デコーダ回路１１４は、アドレスカウンタレジスタ
１１３の出力アドレスをデコードし、無効領域登録メモ
リ１１５の対応する単位登録メモリ全セグメントを読み
出す。信号バス２１１は選択された無効領域登録メモリ
セルの無効領域長さ情９１ＶＯＩＤ−Ｌを出力する。
このように、無効領域指示回路１１０は、バッファ回路
１１１とアドレス−数構出回路１１２とアドレスカウン
タレジスタ回路１１３とデコーダ回路１１４と単位無効
領域登録メモリセル１１５と信号バス２１１とを少なく
とも有し、アドレス−数構出回路１１２の一致が成立し
た時、その時のヘッドの現在アドレス以降が無効領域で
あるとして、無効制御開始信号ＶＯＩＤ−ＯＮを出力す
るような構成となっている。
１１１とアドレス−数構出回路１１２とアドレスカウン
タレジスタ回路１１３とデコーダ回路１１４と単位無効
領域登録メモリセル１１５と信号バス２１１とを少なく
とも有し、アドレス−数構出回路１１２の一致が成立し
た時、その時のヘッドの現在アドレス以降が無効領域で
あるとして、無効制御開始信号ＶＯＩＤ−ＯＮを出力す
るような構成となっている。
また、全シリンダアドレス、全ヘッドアドレスに共通な
無効領域要素（例えば、データトラック上に規則的に配
置された埋込みサーボ情報）については、サーボバイト
アドレスセグメントについてのみ一致検出を行なう機構
も容易に付加できる。
無効領域要素（例えば、データトラック上に規則的に配
置された埋込みサーボ情報）については、サーボバイト
アドレスセグメントについてのみ一致検出を行なう機構
も容易に付加できる。
次に、第３図を用いて第１図の実施例における書込み動
作時および非動作時の主要タイミング動作を説明する。
作時および非動作時の主要タイミング動作を説明する。
媒体無効領域スキップ制御回路１００は、無効領域指示
回路１１０からの無効制御開始信号ＶＯＩＤ−ＯＮ （
第３図（ａ））がオン出力された時点で読出しゲート原
信号Ｒ−ＧＡＴＥ（第３図（ｂ））のオン・オフ状態を
センスし、オフ状態であれば書込み動作（ＷＲＩＴＥ）
モードあるいは非動作（ＮＯＰ）モードとして、一連の
書込み動作型無効領域スキップ制御シーケンスを実行す
る。ここで書込み動作モードあるいは非動作モードとの
相異は、非動作（書込みでも読出しでもない）モード時
はゲーテッド書込み制御信号Ｇ−Ｗ−ＧＡＴＥ（第３図
（ｍ））が常にオフ状態になることである。
回路１１０からの無効制御開始信号ＶＯＩＤ−ＯＮ （
第３図（ａ））がオン出力された時点で読出しゲート原
信号Ｒ−ＧＡＴＥ（第３図（ｂ））のオン・オフ状態を
センスし、オフ状態であれば書込み動作（ＷＲＩＴＥ）
モードあるいは非動作（ＮＯＰ）モードとして、一連の
書込み動作型無効領域スキップ制御シーケンスを実行す
る。ここで書込み動作モードあるいは非動作モードとの
相異は、非動作（書込みでも読出しでもない）モード時
はゲーテッド書込み制御信号Ｇ−Ｗ−ＧＡＴＥ（第３図
（ｍ））が常にオフ状態になることである。
第３図は、書込みゲート原信号Ｗ−ＧＡＴＥ （第３図
（Ｃ））がオン（＝書込み動作モード）である場合につ
いて示している。
（Ｃ））がオン（＝書込み動作モード）である場合につ
いて示している。
無効制御開始信号ＶＯＩ Ｄ−ＯＮがオンになると、シ
ーケンサ回路１２０が起動され、第１のシーケンス制御
タグ信号５Ｑ−１（第３図（ｄ））が出力され、インタ
フェース有効信号１／Ｆ−ＶＡＬＩＤ（第３図（１））
をオフにすると共に、シーケンスカウンタ回路１３０に
“ＥＧ”パターン長さＬｅを設定すると共に、パターン
発生器出力信号ＰＴＮ−ＧＥＮ （第３図（ｊ））とし
て”ＥＣ’パターンを出力させ、これをシフトレジスタ
回路１６０に設定する。インタフェース有効信号１／Ｆ
−ＶＡＬＩＤがオフになると、それまで書込みデータ原
信号ＶＤＴ （第３図（ｎ））を出力していたゲーテッ
ド書込みデータ信号ＧＷＤＴ （第３図（ｐ））はシフ
トレジスタ回路１６０からの直列出力信号５ＦＲ３Ｇの
内容すなわち“ＥＧ”パターン（第３図伽））を出力開
始する。以下、一連のシーケンス制御タグ信号５Ｑ−１
，５Ｑ−２，５Ｑ−３または５Ｑ−４（第３図（ｄ）〜
（ｇ））のオンしている間、それぞれ無効領域スキップ
に必要な特殊パターンすなわちＥＧ″、 （スキップ）
、″ＰＬＯ引込”、そして再同期のための“Ｒ３ＹＮＣ
”″パターンをビットシリアルに出力する。ゲーテッド
書込みデータ信号ＧＷＤＴが中断されていた書込みデー
タ原信号ＷＤＴの送出を再び開始するのは、最終のシー
ケンス制御タグ信号５Ｑ−４が終了し、インタフェース
有効信号１／Ｆ−ＶＡＬ Ｉ Ｄが再びオンになった時
点からである。
ーケンサ回路１２０が起動され、第１のシーケンス制御
タグ信号５Ｑ−１（第３図（ｄ））が出力され、インタ
フェース有効信号１／Ｆ−ＶＡＬＩＤ（第３図（１））
をオフにすると共に、シーケンスカウンタ回路１３０に
“ＥＧ”パターン長さＬｅを設定すると共に、パターン
発生器出力信号ＰＴＮ−ＧＥＮ （第３図（ｊ））とし
て”ＥＣ’パターンを出力させ、これをシフトレジスタ
回路１６０に設定する。インタフェース有効信号１／Ｆ
−ＶＡＬＩＤがオフになると、それまで書込みデータ原
信号ＶＤＴ （第３図（ｎ））を出力していたゲーテッ
ド書込みデータ信号ＧＷＤＴ （第３図（ｐ））はシフ
トレジスタ回路１６０からの直列出力信号５ＦＲ３Ｇの
内容すなわち“ＥＧ”パターン（第３図伽））を出力開
始する。以下、一連のシーケンス制御タグ信号５Ｑ−１
，５Ｑ−２，５Ｑ−３または５Ｑ−４（第３図（ｄ）〜
（ｇ））のオンしている間、それぞれ無効領域スキップ
に必要な特殊パターンすなわちＥＧ″、 （スキップ）
、″ＰＬＯ引込”、そして再同期のための“Ｒ３ＹＮＣ
”″パターンをビットシリアルに出力する。ゲーテッド
書込みデータ信号ＧＷＤＴが中断されていた書込みデー
タ原信号ＷＤＴの送出を再び開始するのは、最終のシー
ケンス制御タグ信号５Ｑ−４が終了し、インタフェース
有効信号１／Ｆ−ＶＡＬ Ｉ Ｄが再びオンになった時
点からである。
第１のシーケンス制御タグ信号５Ｑ−１は、シフトレジ
スタ１６０の直列出力信号５ＦＲ３Ｇへの“ＥＧ″パタ
ーンの送出（Ｅ、〜Ｅ、の送出）が完了するまで保持さ
れる。この保持期間は実際にはシーケンスカウンタ回路
１３０からシーケンスカウント終了信号５ＣＮ＝Ｏ（第
３図（ｈ）、 （１）参照）が出力されるまでの間であ
る。
スタ１６０の直列出力信号５ＦＲ３Ｇへの“ＥＧ″パタ
ーンの送出（Ｅ、〜Ｅ、の送出）が完了するまで保持さ
れる。この保持期間は実際にはシーケンスカウンタ回路
１３０からシーケンスカウント終了信号５ＣＮ＝Ｏ（第
３図（ｈ）、 （１）参照）が出力されるまでの間であ
る。
第２のシーケンス制御タグ信号５Ｑ−２は、前記の“Ｅ
Ｃ”パターン送出完了を示すシーケンスカウント終了信
号５ＣＮ＝０が出力されるとセントされ、無効領域スキ
ップ動作としてゲーテッド書込み制御信号Ｇ−Ｗ−ＧＡ
ＴＥの出力を強制的にオフにする。オフにする期間は、
第２のシーケンスステートスタート時にシーケンスカウ
ンタ回路１３０に設定される無効スキップ長さ（Ｌｖ）
の間である。第２のシーケンス制御タグ信号５Ｑ−２が
シーケンスカウント終了信号５ＣＮ＝０の出力によって
リセットされると共に、第３のシーケンスステート“Ｐ
ＬＯ引込”パターン書込みがシーケンス制御タグ信号５
Ｑ−３によって実行される。“ＰＬＯ引込”パターンと
は、読出し動作時、無効領域中心スキップ後の再同期化
パターン“Ｒ３ＹＮＣ”を正しく検出するためにデータ
セパレータ回路５２中の読出しＰＬＯ回路機能が必要と
するもので、通常ＰＬＯ引込みパターンとしては“０”
データパターン（第１図の“０”定数回路１７９によっ
て発生されるパターン）が用いられる。“ＰＬＯ引込”
パターンの長さは、当該シーケンスステートの開始時期
にシーケンスカウンタ回路１３０に設定されたＰＬＯ引
込長さ（Ｌ、）（第３図（ｈｌ、 （１）参照）によっ
て規定される。シーケンス制御タグ信号５Ｑ−３による
ＰＬＯ引込みパターン書込みがシーケンスカウント終了
信号５ＣＮ＝０によって終了すると、最後の第４のシー
ケンスステート再同期パターン’ＲＳＹＮＣ”の書込み
がシーケンス制御タグ信号Ｓ、Ｑ−４によって実行され
、再同期パターン“Ｒ３ＹＮＣ”がパターン発生器出力
信号ＰＴＮ −ＧＥＮから出力され、シフトレジスタＳ
ＦＲの直列出力信号５ＦＲ３Ｇ上に（Ｓ、〜Ｓｔ）のパ
ターンで再同期パターン長さ（Ｌｌ）の間、ゲーテッド
書込みデータ信号Ｇ−ＷＤＴとして出力される。最後の
シーケンスステート″Ｒ５ＹＮＣ″パターン書込みがシ
ーケンスカウント終了信号５ＣＮ＝Ｏの出力によって完
了すると、全ての無効処理シーケンスは完了し、インタ
フェース有効信号１／Ｆ−ＶＡＬＩＤが再びオンとなり
、中断していた通常（ユーザ）データ書込みが中断時の
次のビン）Ｄ＝＋＋から再開され、通常の書込み動作制
御が書込みゲート原信号Ｗ−ＧＡＴＥがオフされるまで
実行される。
Ｃ”パターン送出完了を示すシーケンスカウント終了信
号５ＣＮ＝０が出力されるとセントされ、無効領域スキ
ップ動作としてゲーテッド書込み制御信号Ｇ−Ｗ−ＧＡ
ＴＥの出力を強制的にオフにする。オフにする期間は、
第２のシーケンスステートスタート時にシーケンスカウ
ンタ回路１３０に設定される無効スキップ長さ（Ｌｖ）
の間である。第２のシーケンス制御タグ信号５Ｑ−２が
シーケンスカウント終了信号５ＣＮ＝０の出力によって
リセットされると共に、第３のシーケンスステート“Ｐ
ＬＯ引込”パターン書込みがシーケンス制御タグ信号５
Ｑ−３によって実行される。“ＰＬＯ引込”パターンと
は、読出し動作時、無効領域中心スキップ後の再同期化
パターン“Ｒ３ＹＮＣ”を正しく検出するためにデータ
セパレータ回路５２中の読出しＰＬＯ回路機能が必要と
するもので、通常ＰＬＯ引込みパターンとしては“０”
データパターン（第１図の“０”定数回路１７９によっ
て発生されるパターン）が用いられる。“ＰＬＯ引込”
パターンの長さは、当該シーケンスステートの開始時期
にシーケンスカウンタ回路１３０に設定されたＰＬＯ引
込長さ（Ｌ、）（第３図（ｈｌ、 （１）参照）によっ
て規定される。シーケンス制御タグ信号５Ｑ−３による
ＰＬＯ引込みパターン書込みがシーケンスカウント終了
信号５ＣＮ＝０によって終了すると、最後の第４のシー
ケンスステート再同期パターン’ＲＳＹＮＣ”の書込み
がシーケンス制御タグ信号Ｓ、Ｑ−４によって実行され
、再同期パターン“Ｒ３ＹＮＣ”がパターン発生器出力
信号ＰＴＮ −ＧＥＮから出力され、シフトレジスタＳ
ＦＲの直列出力信号５ＦＲ３Ｇ上に（Ｓ、〜Ｓｔ）のパ
ターンで再同期パターン長さ（Ｌｌ）の間、ゲーテッド
書込みデータ信号Ｇ−ＷＤＴとして出力される。最後の
シーケンスステート″Ｒ５ＹＮＣ″パターン書込みがシ
ーケンスカウント終了信号５ＣＮ＝Ｏの出力によって完
了すると、全ての無効処理シーケンスは完了し、インタ
フェース有効信号１／Ｆ−ＶＡＬＩＤが再びオンとなり
、中断していた通常（ユーザ）データ書込みが中断時の
次のビン）Ｄ＝＋＋から再開され、通常の書込み動作制
御が書込みゲート原信号Ｗ−ＧＡＴＥがオフされるまで
実行される。
次に、第４図によって読出し動作時（ＲＥＡＤモード）
の媒体無効領域スキップ制御回路１００の動作説明を行
なう。読出しゲート原信号Ｒ−ＧＡＴＥ （第４図（ｂ
））がオンの時、無効制御開始信号ＶＯＩＤ−ＯＮ （
第４図（ａ））が出力されると、読出し動作時無効領域
スキップのための一連のシーケンスが実行される。制御
シーケンスの基本的フローは前記書込み動作時のそれに
［（ＩＩであるので、異なる点を説明する。
の媒体無効領域スキップ制御回路１００の動作説明を行
なう。読出しゲート原信号Ｒ−ＧＡＴＥ （第４図（ｂ
））がオンの時、無効制御開始信号ＶＯＩＤ−ＯＮ （
第４図（ａ））が出力されると、読出し動作時無効領域
スキップのための一連のシーケンスが実行される。制御
シーケンスの基本的フローは前記書込み動作時のそれに
［（ＩＩであるので、異なる点を説明する。
読出し動作時にシーケンス制御タグ信号５Ｑ−１（第４
図（Ｃ））によって実行される“ＥＧ″サーチとは、書
込み時に通常のデータパターン（Ｄ 。
図（Ｃ））によって実行される“ＥＧ″サーチとは、書
込み時に通常のデータパターン（Ｄ 。
〜Ｄム）の打切りを示す“ＥＧ”パターン（Ｅ、〜Ｅｌ
）を読出しデータ原信号ＲＤＴ （第４図（ｊ））のデ
ータパターン列から検出し、ゲーテッド読出しデータ信
号Ｇ−ＲＤＴ（第４図（ｐ））には“ＥＣ”パターンの
送出を禁止することをいう。すなわち、“ＥＣ”パター
ンが検出されると直ちにインタフエース有効信号１／Ｆ
−ＶＡＬＩＤ （第４図（ｎ））をオフにして、以降、
一連の読出し無効処理シーケンスが最終のシーケンス制
御タグ信号５Ｑ−４（第４図（ｆ））のリセットにより
完了するまで、ゲーテッド読出しデータ信号Ｇ−ＲＤＴ
への送出を中止する。
）を読出しデータ原信号ＲＤＴ （第４図（ｊ））のデ
ータパターン列から検出し、ゲーテッド読出しデータ信
号Ｇ−ＲＤＴ（第４図（ｐ））には“ＥＣ”パターンの
送出を禁止することをいう。すなわち、“ＥＣ”パター
ンが検出されると直ちにインタフエース有効信号１／Ｆ
−ＶＡＬＩＤ （第４図（ｎ））をオフにして、以降、
一連の読出し無効処理シーケンスが最終のシーケンス制
御タグ信号５Ｑ−４（第４図（ｆ））のリセットにより
完了するまで、ゲーテッド読出しデータ信号Ｇ−ＲＤＴ
への送出を中止する。
シーケンス制御タグ信号５Ｑ−２（第４図（ｄ））は、
書込み動作時と同じく、無効領域中心を所定期間（長さ
Ｌｖ、第４図（ｈ）参照））スキップするためのシーケ
ンスステートである。
書込み動作時と同じく、無効領域中心を所定期間（長さ
Ｌｖ、第４図（ｈ）参照））スキップするためのシーケ
ンスステートである。
シーケンス制御タグ信号５Ｑ−３（第４図（ｅ））によ
る再同期パターン（コード）（Ｒ３ＹＮＣ）サーチとは
、無効領域通過後のデータ読出し再開を実行するための
“Ｒ３ＹＮＣ”パターン検出待・ちステートである。
る再同期パターン（コード）（Ｒ３ＹＮＣ）サーチとは
、無効領域通過後のデータ読出し再開を実行するための
“Ｒ３ＹＮＣ”パターン検出待・ちステートである。
シーケンス制御タグ信号５Ｑ−４によるダミースキップ
とは、“Ｒ３ＹＮＣ”パターン検出後、シフトレジスタ
１６０の直列出力信号の出力端子ＯＵＴに通常データの
中断後の再開ビン）Ｄｉ＋＋が準備され、“Ｒ３ＹＮＣ
”パターン等が一掃されるまでのビット長さをいう。
とは、“Ｒ３ＹＮＣ”パターン検出後、シフトレジスタ
１６０の直列出力信号の出力端子ＯＵＴに通常データの
中断後の再開ビン）Ｄｉ＋＋が準備され、“Ｒ３ＹＮＣ
”パターン等が一掃されるまでのビット長さをいう。
以上のシーケンスステートの完了の区間は、第２、第４
のシーケンス（信号５Ｑ−２，５Ｑ−４のシーケンス）
においては、書込み動作時と同様、シーケンスカウント
回路１３０にそれぞれセントされたスキップ長さ（Ｌｖ
、Ｌ、）（第４図（ｇ）、 （ｈ）参照）が終了するま
での区間である。また、“ＥＧ″サーチのための第１の
シーケンス（信号ＳＱ１のシーケンス）および＠Ｒ３Ｙ
ＮＣ″サーチのための第３のシーケンス（信号５Ｑ−３
のシーケンス）については、基本的にパターン−数構出
回路ＣＯＭＰが一致信号ＣＯＭＰ−（第４図（（社））
を出力するまでの区間である。パターン−数構出が不成
功の場合には、シーケンスカウンタ回路１３０に設定さ
れたそれぞれ、Ｔ、の長さの“ＥＧ”タイムアウト、Ｔ
、の長さの”Ｒ３ＹＮＣ’タイムアウトによるシーケン
スカウント終了信号５ＣＮ＝０ （第４図（ｈ））のい
ずれかによって区間が定められる。なお、第４図＋１）
はパターン発生器出力信号ＰＴＮ −ＧＥＮを示し、ｆ
ｍ）はパターン−数構出信号ＣＯＭＰ＝を示し、（ｇ）
は書込み・読出し同期クロック信号Ｒ／Ｗ−ＲＥＦＣＬ
Ｋを示す。
のシーケンス（信号５Ｑ−２，５Ｑ−４のシーケンス）
においては、書込み動作時と同様、シーケンスカウント
回路１３０にそれぞれセントされたスキップ長さ（Ｌｖ
、Ｌ、）（第４図（ｇ）、 （ｈ）参照）が終了するま
での区間である。また、“ＥＧ″サーチのための第１の
シーケンス（信号ＳＱ１のシーケンス）および＠Ｒ３Ｙ
ＮＣ″サーチのための第３のシーケンス（信号５Ｑ−３
のシーケンス）については、基本的にパターン−数構出
回路ＣＯＭＰが一致信号ＣＯＭＰ−（第４図（（社））
を出力するまでの区間である。パターン−数構出が不成
功の場合には、シーケンスカウンタ回路１３０に設定さ
れたそれぞれ、Ｔ、の長さの“ＥＧ”タイムアウト、Ｔ
、の長さの”Ｒ３ＹＮＣ’タイムアウトによるシーケン
スカウント終了信号５ＣＮ＝０ （第４図（ｈ））のい
ずれかによって区間が定められる。なお、第４図＋１）
はパターン発生器出力信号ＰＴＮ −ＧＥＮを示し、ｆ
ｍ）はパターン−数構出信号ＣＯＭＰ＝を示し、（ｇ）
は書込み・読出し同期クロック信号Ｒ／Ｗ−ＲＥＦＣＬ
Ｋを示す。
次に、第７図を用いて、第３図および第４図に示された
“ＥＧ” （通常データ打切りのための特殊終端パター
ン＝Ｅｎｄ Ｇａｐ）パターン長の設定について説明す
る。無効領域中心（第７図のＬｖ、（ｄｌ参照）をスキ
ップするために通常のデータを打ち切り（Ｄｉ＞ “
ＥＣ”パターンを付加するが、この時“ＥＧ″パターン
の長さｔ８は、少なくともデータヘッドスキュー分（第
７図の例では進み分の最大ｔＬ、遅れ分の最大ｔａ）ｔ
Ｌ＋ｔ、以上の長さが望ましい（第７図ｔａ＞〜（Ｃ）
参照）。
“ＥＧ” （通常データ打切りのための特殊終端パター
ン＝Ｅｎｄ Ｇａｐ）パターン長の設定について説明す
る。無効領域中心（第７図のＬｖ、（ｄｌ参照）をスキ
ップするために通常のデータを打ち切り（Ｄｉ＞ “
ＥＣ”パターンを付加するが、この時“ＥＧ″パターン
の長さｔ８は、少なくともデータヘッドスキュー分（第
７図の例では進み分の最大ｔＬ、遅れ分の最大ｔａ）ｔ
Ｌ＋ｔ、以上の長さが望ましい（第７図ｔａ＞〜（Ｃ）
参照）。
以上説明したように本発明は、選択されたデータトラッ
ク上の無効領域を検出したときに通常データの書込みを
打ち切り、上記無効領域通過後に通常データの書込みを
再開し、上記無効領域を検出したときに通常データの読
出しを打ち切り、上記無効領域通過後に通常データの読
出しを再開することにより、データトラック上の物理的
無効領域を上記装置に意識させることを不要とし、従っ
て、上位装置にデータ書込み・読出し論理動作上の制約
を一切与えることなくデータトラック上での埋込みサー
ボ情報を使用可能とする効果がある。
ク上の無効領域を検出したときに通常データの書込みを
打ち切り、上記無効領域通過後に通常データの書込みを
再開し、上記無効領域を検出したときに通常データの読
出しを打ち切り、上記無効領域通過後に通常データの読
出しを再開することにより、データトラック上の物理的
無効領域を上記装置に意識させることを不要とし、従っ
て、上位装置にデータ書込み・読出し論理動作上の制約
を一切与えることなくデータトラック上での埋込みサー
ボ情報を使用可能とする効果がある。
また、ディスク媒体欠陥によるデータ書込み・読出し不
具合領域を上位装置に検知させることなくディスク装置
内でスキップ処理することにより、時期ディスク装置の
記録密度を高め、大容量化を実現できる効果がある。
具合領域を上位装置に検知させることなくディスク装置
内でスキップ処理することにより、時期ディスク装置の
記録密度を高め、大容量化を実現できる効果がある。
第１図は本発明による磁気ディスク装置の書込み・読出
し制御回路の一実施例を示すブロック系統図、第２図は
第１図の実施例を適用した磁気ディスク装置を示すブロ
ック系統図、第３図は第１図の実施例における書込み動
作時および非書込み・非読出し動作時のタイムチャート
、第４図は第１図の実施例における読出し動作時のタイ
ムチャート、第５図は第１図の実施例におけるインタフ
ェースクロック信号の制御タイミングを示すタイムチャ
ート、第６図は第１図の無効領域指示回路を更に詳細に
示す回路図、第７図は第１図の実施例における特殊パタ
ーンの長さを定めるに必要なりロックスキューの説明図
、第８図は磁気ディスク面の説明図、第９図は本発明に
よる書込み・読出し制御回路において磁気ディスク面に
無効領域がある場合の処理概念を示す説明図、第１Ｏ図
は無効領域通過に必要な通常データ打切りのための終端
ギャップの書込み、および無効領域領域通過後の通常デ
ータ再開のための再同期化パターンの書込みという本発
明の主要機能を示すタイムチャートである。 １００・・・媒体無効領域スキップ制御回路、１０１・
・・サーボバイトカウンタ、１０２〜１０４，１０６．
１０７，１０９・・・論理積ゲート、１０５・・・論理
積・和ゲート、１０８・・・論理和ゲート、１１Ｏ・・
・無効領域指示回路、１２０・・・シーケンサ、１３０
・・・シーケンスカウンタ、１４０・・・サーボクロツ
タ抑制回路、１５０・・・ギャップパターン発生回路、
１６０・・・シフトレジスタ、１７０・・・論理積・和
ゲート、１７９・・・“０″定数路、１８０・・・パタ
ーン−数構出回路。
し制御回路の一実施例を示すブロック系統図、第２図は
第１図の実施例を適用した磁気ディスク装置を示すブロ
ック系統図、第３図は第１図の実施例における書込み動
作時および非書込み・非読出し動作時のタイムチャート
、第４図は第１図の実施例における読出し動作時のタイ
ムチャート、第５図は第１図の実施例におけるインタフ
ェースクロック信号の制御タイミングを示すタイムチャ
ート、第６図は第１図の無効領域指示回路を更に詳細に
示す回路図、第７図は第１図の実施例における特殊パタ
ーンの長さを定めるに必要なりロックスキューの説明図
、第８図は磁気ディスク面の説明図、第９図は本発明に
よる書込み・読出し制御回路において磁気ディスク面に
無効領域がある場合の処理概念を示す説明図、第１Ｏ図
は無効領域通過に必要な通常データ打切りのための終端
ギャップの書込み、および無効領域領域通過後の通常デ
ータ再開のための再同期化パターンの書込みという本発
明の主要機能を示すタイムチャートである。 １００・・・媒体無効領域スキップ制御回路、１０１・
・・サーボバイトカウンタ、１０２〜１０４，１０６．
１０７，１０９・・・論理積ゲート、１０５・・・論理
積・和ゲート、１０８・・・論理和ゲート、１１Ｏ・・
・無効領域指示回路、１２０・・・シーケンサ、１３０
・・・シーケンスカウンタ、１４０・・・サーボクロツ
タ抑制回路、１５０・・・ギャップパターン発生回路、
１６０・・・シフトレジスタ、１７０・・・論理積・和
ゲート、１７９・・・“０″定数路、１８０・・・パタ
ーン−数構出回路。
Claims (1)
- 【特許請求の範囲】 シリンダアドレスとヘッドアドレスとによって弁別され
るデータトラックを有する複数のディスク媒体と、この
複数のディスク媒体上に配置された複数のデータヘッド
と、前記データトラック上の円周起点を定めるインデッ
クス信号と前記データトラック上へデータの書込みおよ
び読出し動作を行なうに必要な書込み読出しクロック信
号とを発生する手段と、書込み動作時、与えられたデー
タを書込み変調して指定のデータトラック上へ書き込む
手段と、読出し動作時、指定のデータトラック上から記
録パターンを読出し復調し送出する手段とを有し、前記
複数のディスク媒体のデータトラックの中から１つ又は
所定の本数を選択する制御命令と、書込制御命令と共に
書込みデータまた読出制御命令と共に読出しデータの授
受を要求する外部配置の上位装置とのインタフェース制
御回路を有する磁気ディスク装置において、 選択されたデータトラック上の無効領域を検出したとき
に通常データの書込みを打ち切り、前記無効領域通過後
に通常データの書込みを再開し、前記無効領域を検出し
たときに通常データの読出しを打ち切り、前記無効領域
通過後に通常データの読出しを再開する媒体無効領域ス
キップ制御回路を備えたことを特徴とする磁気ディスク
装置の書込み・読出し制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1135026A JPH031370A (ja) | 1989-05-29 | 1989-05-29 | 磁気デイスク装置の書込み・読出し制御回路 |
| US07/529,415 US5153784A (en) | 1989-05-29 | 1990-05-29 | Magnetic disk apparatus having a read/write control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1135026A JPH031370A (ja) | 1989-05-29 | 1989-05-29 | 磁気デイスク装置の書込み・読出し制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH031370A true JPH031370A (ja) | 1991-01-08 |
Family
ID=15142201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1135026A Pending JPH031370A (ja) | 1989-05-29 | 1989-05-29 | 磁気デイスク装置の書込み・読出し制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5153784A (ja) |
| JP (1) | JPH031370A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6078452A (en) * | 1998-06-22 | 2000-06-20 | Western Digital Corporation | Disk drive employing method of writing a data block to a data sector following a defective servo sector |
| KR100532487B1 (ko) * | 2003-12-26 | 2005-12-02 | 삼성전자주식회사 | 데이터 저장 시스템에서의 트랙 제로 결정 방법 및 이를이용한 디스크 드라이브 |
| US8400891B2 (en) * | 2009-06-26 | 2013-03-19 | Seagate Technology Llc | Delay line on a movable substrate accessing data storage media |
| US8693125B1 (en) * | 2013-01-17 | 2014-04-08 | Lsi Corporation | Cross clock phase measurement |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2426938A1 (fr) * | 1978-05-26 | 1979-12-21 | Cii Honeywell Bull | Dispositif de detection de secteurs defectueux et d'allocation de secteurs de remplacement dans une memoire a disques |
| JPS61208673A (ja) * | 1985-03-12 | 1986-09-17 | Matsushita Electric Ind Co Ltd | 情報記録再生装置 |
| JPS62102482A (ja) * | 1985-10-28 | 1987-05-12 | Matsushita Electric Ind Co Ltd | 情報記録再生装置 |
| JPS63144454A (ja) * | 1986-12-08 | 1988-06-16 | Alps Electric Co Ltd | 情報記録デイスク |
| JP2550588B2 (ja) * | 1987-07-16 | 1996-11-06 | 日本電気株式会社 | ディスク装置 |
-
1989
- 1989-05-29 JP JP1135026A patent/JPH031370A/ja active Pending
-
1990
- 1990-05-29 US US07/529,415 patent/US5153784A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5153784A (en) | 1992-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3480962B2 (ja) | ディスク駆動システム | |
| JPH0378649B2 (ja) | ||
| JPH0245271B2 (ja) | ||
| JP2793503B2 (ja) | ディスクコントローラ | |
| JPS62277669A (ja) | デイスク記憶装置のヘツド位置制御方式 | |
| JPH031370A (ja) | 磁気デイスク装置の書込み・読出し制御回路 | |
| US5267097A (en) | Information transfer control system having rotary storage unit which uses a pseudo address mark | |
| JPH0668598A (ja) | データ処理装置及びそのデータ処理方法 | |
| US6154331A (en) | Disk formatter write gate look-ahead device | |
| JPH02231621A (ja) | 回転記憶装置における情報転送方式 | |
| JPH01171044A (ja) | メモリのブロック位置付け方法 | |
| JPH04503126A (ja) | 読取り書込みヘッドバッファ | |
| JP2915273B2 (ja) | ディスク装置のデータ転送方法及びその回路 | |
| JP2748056B2 (ja) | ディスクコントローラ | |
| JP2619131B2 (ja) | テープ初期化方法 | |
| JP2854438B2 (ja) | 光ディスク装置のアクセス制御方式 | |
| JPH0215942B2 (ja) | ||
| JP2825723B2 (ja) | 磁気記録再生装置 | |
| JPS58203564A (ja) | 回転形記憶装置の制御装置 | |
| JPS5840271B2 (ja) | メモリ装置 | |
| JPS59221810A (ja) | 磁気記憶装置における交代セクタ−装置 | |
| WO1998014939A1 (en) | Headerless formatted disk drive | |
| JPH06103510A (ja) | 記録再生装置のデータ処理方法 | |
| JPS63108568A (ja) | 磁気記録再生装置 | |
| JPH11353807A (ja) | 磁気ディスク装置 |