JPH04503126A - 読取り書込みヘッドバッファ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 読取り書込みへラドバッファ 発明の分野 本発明はデータ記憶装置に関し、特に、回転媒体データ記憶装置に右いて、その データ記憶装置のデータ転送性能を改善するために使用される、データバッファ に関する。

課　題 データ記憶装置からデータレコードを読取る時の、データ検索時間を最小限に抑 えることは、データ記憶装置の分野における課題である。例えばディスク駆動メ モリ装置では、プロセッサは典型的に、チャネルインタフェースユニットにより 複数のデータチャネルに接続される。各データチャネルは、１または１より多く の直接アクセス記憶装置（ＤＡＳＤ）ユニットに接続され、ＤＡＳＤユニットは 大量のデータを格納するために機能する。各ＤＡＳＤユニットは、データチャネ ルとインタフェースするための１つの制御ユニットを含み、データチャネルは典 型的に８ビット並列データを、バイト直列の復号化された入力／出力レコード形 式で、伝送する。制御ユニットは、データ管理機能を実行し、ＤＡＳＤユニット に格納された全てのデータの位置のレコードを保守する。ＤＡＳＤユニットは、 複数のディスクから成る回転データ記憶媒体を含み、ディスクの各々はその上、 １または１より多くの可動読取り書込みヘッドが結合されている。データは回転 媒体上に、複数のデータ同心リングから成るトラック形式で、格納される。制御 モジュールはまた、ディスク駆動ユニットのストリングのヘッドに含まれ、また 、制御ユニットに接続されて、データチャネルの８ビツトデ一タ並列データ形式 と、回転媒体のビット直列データ形式と、の間の変換を行なう。

加えて制御モジュールは、データ形式化と、誤り訂正符号生成と、を制御する。

制御モジュールは、１つのバス経由で、アクチュエータに取付けられた複数の読 取り書込みヘッドに接続され、各ヘッドは、回転媒体の関連ディスク上で、デー タを読取りまた書込むために働く。

データレコード読取り動作では、プロセッサは、チャネルインタフェースユニッ トと利用可能データチャネルを通して、要求データレコードが格納された回転媒 体と結合されたＤＡＳＤ制御ユニットに、シーク要求を送信する。プロセッサは 、シーク要求送信完了で、他の処理タスクへ戻る。ＤＡＳＤ制御ユニットは、複 数のディスク上における要求データレコードの物理的位置を決定することにより 、シーク要求に応答する。制御ユニットは、回転媒体の１つのディスクから要求 データレコードを検索するために、データレコードの物理的な位置と大きさを同 定する関連制御モジュールに、情報を送信する。データレコードは回転媒体上に トラック形式で格納されるので、要求データレコードが格納されている、回転媒 体の同定されたディスクと結合されたアクチュエータは、回転媒体が、要求デー タレコードの始めを、アクチュエータと結合された読取り／書込みヘッドの下に 現わすのに十分な間隔だけ回転するまで、待たなければならない。

要求データレコードの始めが、アクチュエータと結合された読取り書込みヘッド に達するまで所定の時間、制御モジュールは、プロセッサへのデータ通信経路を 獲得するよう制御ユニットに要求し、検索データレコードを回転媒体から直接プ ロセッサに、このデータ通信経路を通して送信する＝もしもプロセッサへのデー タ通信経路が利用可能でなければ、制御モジュールは、プロセッサへのデータ通 信経路を確立するのに十分な間隔だけ要求データレコードが読取り書込みヘッド から離れている位置に、回転媒体が再び来るまで、媒体の１回転の間待たなけれ ばならない。この過程はプロセッサへのデータ通信経路が利用可能となるまでく り返され、それから、データは読取り書込みヘッドにより読取られて、制御モジ ュールと制御ユニットとプロセッサへの利用可能データチャネルとを経由して、 直接送信可能である。データ通信経路が確立されている間、このデータ記憶装置 に数多くの遅延が存在する可能性があることは明白である。トランザクションベ ースの装置では、多くのでたらめなデータシークが存在し、そのような遅延は、 ディスク駆動ユニット内のアクチュエータを停止させ、そして装置応答時間を非 常に増大させる。

解　決　法 読取り書込みへラドバッファにより、上記の問題は解決され、この分野において 技術的進歩が達成される。読取り書込みヘッドは、制御モジュール、制御ユニッ トおよび制御ユニットからプロセッサへのデータ通信経路の利用可能性と独立し た、読取り書込みバッファにてデータ読取り動作を実行することにより、回転媒 体データ記憶装置におけるデータ転送性能を改善する。これは、回転媒体データ 記憶装置内の各読取り書込みヘッドに関し、バッファメモリを備え、要求データ レコードを含むデータの全トラックを格納することにより、完成する。このよう に、読取り書込みへラドバッファは制御モジュールと独立して要求データレコー ドを検索するので、プロセッサからのシーク要求は、トラック上に格納された次 のデータレコードの始めが関連アクチュエータの読取り書込みヘッドの下に位置 するとすぐに処理可能となる。トラック全体はそれによって、要求データレコー ドを検索する時間よりも平均として早くステージされる。

読取り書込みへラドバッファは、アドレスマーク検出回路を含み、各データレコ ードにおけるデータフィールドの始めを同定する。アドレスマークはｎビットの 所定のデータパターンであり、トラック上、データレコードのデータフィールド に所定の間隔だけ先立って書込まれる。アドレスマークは同期フィールドを伴な い、同期フィールドは、データ記憶装置内の読取り書込み回路が、回転媒体のト ラック上に書込まれたデータと周波数ロックを達成するのを可能にする。アドレ スマーク検出回路は、トラックから最も新しく読取られたｎ個のデータビットを 、メモリに格納されたｎビットの所定データパターンと比較する。ひとたび適合 が検出されると、読取り書込み回路は同期フィールドと周波数ロックを達成し、 そしてバッファは、トラック上に書込まれた次のデータレコードのデータフィー ルドに書込まれたデータを格納することが可能となり、それは読取り書込みヘッ ドの下、所定の間隔の終わりにデータフィールドが位置決めされているのに基づ く。トラック全体が読取り書込みへラドバッファ内に書込まれ、サーボ駆動装置 ポインタは、要求データレコードを含むセクタの位置のトラックを保持する。こ のように、アドレスマーク検出回路は、読取り書込みへラドバッファが、要求デ ータレコードを含むトラックを、制御モジュールと独立して読込むのを可能にす る。

要求データレコードを含む回転媒体上のトラック全体は、回転媒体から読取り書 込みヘッドにより読取り可能となり、そして、プロセッサへのデータ通信経路の 利用可能性と独立して、アドレスマークで起動された読取り書込みへラドバッフ ァ内に、格納可能となる。このように、読取りデータレコード動作は、プロセッ サへのデータ通信経路の利用可能性とり動作が、要求データレコードが含まれる のと同じ回転媒体上のデータ記憶トラックから、データレコードを要求する、高 い確率がある。これは、プログラム命令が一般に逐次的に実行され、またメモリ においてこの逐次的順序で格納されるからである。このように、バッフγに、要 求データレコードより多くを格納することにより、データレコード読取り応答時 間は、バッファをトラックステージングメモリとして使用することで、改善可能 である。

読取り書込みヘッドにより読取られたトラックの中のデータレコードは、アドレ スマークで起動された読取り書込みへラドバッファに、誤り訂正符号ビットを各 データレコードに付加した、２．７走行長限定（ＲＬ　Ｌ）自己刻時符号形式で 、格納される。読取り書込みへラドバッファは、回転媒体から読取られたトラッ クイメージを処理しないが、代わりに、後続の、制御モジュールによる非形式化 と処理のため、このトラックイメージを格納する。読取り書込みへラドバッファ は位相ロックループを含み、制御モジュールと独立して信号刻時を維持する。読 取り書込みへラドバッフ７をアクチュエータペースに１つ備えることにより、メ モリアクセスに関する、回転媒体データ記憶装置の応答時間は大幅に減少する。

これは、要求データレコードを含むトラック全体が、回転媒体から、トラック上 の次のデータレコードが適当に位置づけられ　゛るとすぐに、検索され、そして 、いかなる場合も、この時間が回転媒体の１回転よりも大きくならないからであ る。加えて、読取り書込みへラドバッファ内の複数のレコードを記憶することは 、上記のように、後続の要求データレコードに関するデータレコード検索時間を 高速化する。

要求データレコードの完全性を保つために、回転媒体上に書込まれた誤り訂正符 号は、データレコードとともに読取り書込みへラドバッファに格納されるので、 維持される。こうして、ひとたびデータ通信経路がプロセッサに対し確立される と、制御モジュールは、回転媒体上に格納されたイメージを読取り書込みへラド バッファから受信し、このデータの誤り訂正文字形式を持つ、ビット直列２．７ 走行長限定自己刻時符号化から、このデータを非形式化でき、そして、この情報 を、制御ユニットによる使用のための入力／出力レコード形式における８ビット 並列データに、変換する。制御ユニットは、デユードされ誤り検査されたデータ レコードを格納し、そして、トラックバッファ全体がキャッシュに存在するなら ば、利用可能データチャネルを通してプロセッサに要求データレコードを送信す る。もしもキャッシュがトラックバッファ全体を備えてなければ、カウントレコ ードとキーレコードのみがバッファ処理される。この方法で、読取り書込みへラ ドバッファは、プロセッサが回転媒体を効率的に「スタート」および「ストップ 」しそこに格納されたデータを獲得するのを、可能にする。回転媒体の回転が妨 げられない間、アドレスマークで起動された読取り書込みヘッドを使用すること により、プロセッサは、回転媒体の動作と独立した、データレコードへのアクセ スを得ることと、読取り書込みへラドバッファにステージされたデータ記憶トラ ックの残りを得ることとの両者が可能となる。

図面の簡単な説明 図１は、データ処理罵境に置かれた読取り書込みへラドバッファの全体的アーキ テクチャを図示する。

図２は、読取り書込みへラドバッファの付加回路の詳細を図示する。

図３は、データ記憶トラックの形式を図示する。

そして図４は、アドレスマーク検出回路をブロック図形式で図示する。

詳細な説明 コンピュータシステムにおいて、プロセッサは、典型的に、１つのチャネルイン タフェースユニットにより複数のデータチャネルに接続される。各データチャネ ルは、大量のデータを格納する機能を果たす、１またはより多くの直接アクセス 記憶装置（ＤＡ　Ｓ　Ｄ）ユニットに接続される。これらのＤＡＳＤユニットは 典型的に、光ディスクまたは磁気ディスクのいずれかから成る回転データ記憶媒 体を、データレコードをその上に格納するために、使用する。

典型的なりＡＳＤユニットは、磁気的に読取り可能書込み可能なディスクをデー タ記憶媒体として使用する、ＩＢＭ３３８０型ディスク駆動ユニットである。こ れら３３８０型ＤＡＳＤユニツトの各々は、プロセッサへのデータチャネルとイ ンタフェースするための制御ユニットを含み、チャネルは、典型的に、バイト直 列復号化入力／出力レコード形式の８ビット並列データを伝送する。制御ユニッ トは、ＤＡＳＤユニット上に格納された全データの物理的位置のレコードを保守 するために、データ管理機能を実行する。ＤＡＳＤユニットは、複数の磁気的読 取り可能書込み可能ディスクから典型的に成る、回転データ記憶媒体を含み、デ ィスクの各々は、１データは、回転媒体上に、複数のデータ同心リングから成る トラック形式で、格納される。制御モジュールはまた、ストリングディスク駆動 ユニットのヘッドに含まれて制御ユニットに接続され、データチャネルの８ビッ ト並列データ形式と、回転媒体のビット直列データ形式と、の間の変換をする。

加えて制御モジュールは、データ形式化と誤り訂正符号生成とを制御する。制御 モジュールは、１つのバス経由で、アクチュエータに取付けられた複数の読取り 書込みヘッドに接続され、各ヘッドは、回転媒体の関連ディスク上でデータを読 取ったり書込んだりする。

データレコード読取り動作 データレコード読取り動作では、プロセッサは、チャネルインタフェースユニッ トと利用可能データチャネルとを通して、要求データレコードが格納される回転 媒体と結合されたＤＡＳＤ制御ユニットに、シーク要求を送信する。プロセッサ は、シーク要求の送信完了で、他の処理タスクへ戻る。ＤＡＳＤ制御ユニットは 、複数個のディスク上で要求データレコードの物理的位置を決定することにより シーク要求に応答する。制御ユニットは、回転媒体の１つのディスクから要求デ ータレコードを検索するために、データレコードの物理的な位置と大きさを同定 する関連制御モジュールに、情報を送信する。データレコードは回転媒体上にト ラック形式で格納されるので、要求データレコードが格納された回転媒体の、同 定されたディスクと結合されたアクチュエータは、そのアクチュエータと結合さ れた読取り書込みヘッドの下に、要求データレコードの始めを現わすのに十分な 間隔だけ、回転媒体が回転するまで、待機しなければならない。

要求データレコードの始めが、アクチュエータに結合された読取り書込みヘッド に達する前の所定の時間、制御モジュールは、回転媒体から直接プロセッサにデ ータ通信経路を通して検索データレコードを送信するために、制御ユニットに対 し、プロセッサへのデータ通信経路を獲得するよう要求する。もしもプロセッサ へのデータ通信経路が利用可能でなければ、制御モジュールは、プロセッサへの データ通信経路を確立するのに十分な間隔だけ読取り書込みヘッドから要求デー タレコードが離れた位置に、回転媒体が再び位置する前に、回転媒体が完全に１ 回転する間、待機しなければならない。

この過程は、プロセッサへのデータ通信経路が利用可能となるまでくり返され、 それから、データは、読取り書込みヘッドによって読取られ、制御モジュールと 制御ユニットとプロセッサへの利用可能データチャネルとを経由して、直接送信 できる。データ通信経路が確立されている間、このデータ記憶装置に数多くの遅 延が存在しうるということは、明白である。トランザクションベースのシステム では、多くのでたらめなデータシークが存在し、そのような遅延は、ディスク駆 動ユニット内のアクチュエータを不必要に停止させ、システム応答時間を非常に 増大させる。

読取り書込みへラドバッファは、制御モジュール、制御ユニットおよび制御ユニ ットからプロセッサへのデータ通信経路の利用可能性と独立して、読取り書込み ヘッドにてデータ読取り動作を実行することにより、回転媒体データ記憶装置に おけるデータ転送性能を改善する。これは、回転媒体データ記憶装置において、 各読取り書込みヘッドに関しバッファメモリを備え、要求データレコードを含む データのトラック全体を格納することにより達成される。このように、読取り書 込みへラドバッファは、制御モジコールと独立して要求データレコードを検索す るので、プロセッサからのシー′り要求は、トラック上に格納された次のデータ レコードの始めが、結合されたアクチュエータの読取り書込みヘッドの下に位置 するやいなや、−理可能となる。トラック全体はそれによって、要求データレコ ードを検索する時間よりも、平均として早くステージされる。

読取り書込みへラドバッファは、アドレスマーク検出回路を含み、各データレコ ードにおけるデータフィールドの始めを同定する。アドレスマークはｎビットの 所定データパターンであり、トラック上、データレコードのデータフィールドに 対し所定の間隔だけ先立って書込まれる。アドレスマークの後に同期フィールド が続き、それにより、データ記憶装置内の読取り書込み回路は、回転媒体のトラ ック上に書込まれたデータとの周波数ロックを達成できる。アドレスマーク検出 回路は、トラックから最も新しく読取られたｎ個のデータビットを、メモリ内に 格納されたｎビットの所定データパターンと比較する。ひとたび適合が検出され ると、読取り書込み回路は、同期フィールドとの周波数ロックを達成し、バッフ ァは、トラック上に書込まれた次のデータレコードのデータフィールドに書込ま れたデータを格納することが可能となり、それは読取り書込みヘッドの下、所定 間隔の終わりにデータフィールドが位置決めされているのに基づく。トラック全 体が読取り書込みへラドバッフＴ内に書込まれ、サーボ駆動装置ポインタは、要 求データレコードを含むセクタの位置のトラックを保持する。このように、アド レスマーク検出回路により、読取り書込みへラドバッファは、制御モジュールと 独立して、要求データレコードを含むトラックを読取り書込むことができる。

要求データレコードを含む回転媒体上のトラック全体は、プロセッサへのデータ 通信経路の利用可能性と独立して、読取り書込みヘッドにより回転媒体から読取 られて、読取り書込みヘッドに格納されることができる。このように、読取りデ ータレコード動作は、プロセッサへのデータ通信経路の利用可能性と同期する必 要はない。加えて、引き続くデータレコード読取り動作が、要求データレコード が含まれるのと同一の、回転媒体上のデータ記憶トラックから、データレコード を要求する確率が高い。これは、プログラム命令が一般に逐次的に実行され、ま たこの逐次的順序でメモリ内に格納されるからである。このように、バッファに 、要求データレコードイメージ以上のものを格納することにより、データレコー ド読取り応答時間は、バッファをトラックステージングメモリとして使用して、 改善できる。

読取り書込みヘッドにより読取られたトラックの中のデータレコード群は、読取 り書込みへラドバッファに、走行長限定自己刻時符号形式（２，７符号化のよう な）で、誤り訂正符号ビットを各データレコードに持って、格納される。読取り 書込みへラドバッファは、回転媒体から読取られたトラックイメージを処理せず 、その代わりに、後続の制御モジュールによる非形式化および処理のため、この トラックイメージを一時的に格納する。読取り書込みへラドバッファは、位相ロ ックループを含み、制御モジュールと独立した信号刻時を維持する。読取り書込 みへラドバッファをアクチュエータベースに１つ備えることにより、メモリアク セスに関する、回転媒体データ記憶装置の応答時間は大幅に減少する。これは、 要求データレコードを含むトラック全体が、回転媒体から、トラック上の次のデ ータレコードが適当に位置づけられるとすぐに、検索され、そして、いかなる場 合も、この時間が回転媒体の１回転よりも大きくならないからである。加えて、 要求データレコードを含んで、複数のデータレコードをキャッシュ処理すること は、上記のように、後続の要求データレコードに関するデータレコード検索時間 を高速化する。

要求データレコードの完全性を保つために回転媒体上に書込まれた誤り訂正符号 は、データレコードとともに読取り書込みへラドバッファに格納されるので、維 持される。こうして、ひとたびデータ通信経路がプロセッサに対し確立されると 、制御モジュールは、回転媒体上に格納されたイメージを読取り書込みへラドバ ッファから受信し、このデータの誤り訂正文字形式を持つ、ビット直列の走行長 限定自己刻時（例えば２．７）符号化から、このデータを非形式化でき、そして 、この情報を、制御ユニットによる使用のための入力／出力レコード形式にある 、８ビット並列データに、変換する。

制御ユニットは、復号化され誤り検査されたデータレコードを格納し、要求デー タレコードをプロセッサに利用可能データチャネルを通して送信する。この方法 で、読取り書込みへラドバッファは、プロセッサが回転媒体を効率的に「スター ト」および「ストップ」しそこに格納されたデータを獲得するのを、可能にする 。回転媒体の回転が妨げられない間、読取り書込みへラドバッファを使用するこ とにより、プロセッサは、回転媒体の動作と独立してデータレコードへのアクセ スを得ることと、読取り書込みへラドバッファにステージされたデータ記憶トラ ックの残りを得ることとの両者が可能と図１は、複数のメモリ装置を含む結合さ れたデータ記憶装置を装備したデータ処理装置の全体的アーキテクチャを図示す る。メモリ装置の１つは、通常の３３８０型デイスク駆動ユニツト１２０の形式 で図１に図示される。プロセッサ１００は、バス１０１を経由してチャネルイン タフェースユニット１０２に接続され、チャネルインタフェースユニットはプロ セッサ１００を複数のデータチャネル１０３−１ないし１０３−ｎに相互接続し 、各データチャネルは、８ビット並列データバスである。これらのデータチャネ ルの１つ１０３−１には、上記ディスク駆動ユニット１２０が接続される。

ディスク駆動ユニット１２０は、ディスク駆動ユニット１２０の全体的管理を提 供する機能を果たす制御ユニツ）１０４を含む。この管理機能は、ディスク駆動 ユニット１２００回転媒体１１１−０ないし１１１−１５上に格納された全デー タの正確な物理的位置を同定する、情報を格納することを含む。プロセッサ１０ ０は、ボリュームの同定とアドレスによりデータレコードを同定する。この情報 がデータの一般的な物理的位置を提供する一方、回転媒体１１１−０ないし１１ １−１５上の正確な記憶位置は、付加的特定性を要求する。

制御ユニット１０４は、プロセッサから受信したボリュームおよびアドレス情報 を、ディスク駆動ユニット１２０上の要求データレコードの物理的位置を正確に 定義するために、ヘッド、アクチュエータ、トラックおよびセクタの同定情報に 変換することにより、この付加的特定性情報を提供する。

制御ユニット１０４は、データチャネル１０３−１と１またはより以上の制御モ ジュール（例えば１０６）との間にて、８ビット並列データ形式でデータを転送 し、データの各８ビツトは、復号化された入力／出力レコード形式にふけるデー タレコードの連続するビット群の１つを含む。この形式のデータｉｔ、制御モジ ュール１０６により、ビット直列形式に変換され、そこでは、誤りの検出と制御 を目的として、誤り訂正符号文字がそれに付加される。結果としてのデータはそ れから２，７符号に符号化される。制御モジュール１０６は、ヘッド、アクチュ エータ、トラックおよびセクタを同定する制御ユニット１０４により送信された 制御信号に応答して、ディスク駆動ユニット１２０にて使用されるアクチュエー タ１１０−０ないし１１０−１５の内の１つを選択することによりデータレコー ドを格納し、回転媒体１１１−０ないし１１１−１５上のデータの読取り書込み をする。１６個のアクチュエータがここでは図示されているが、将来の装置は３ ２またはそれ以上のアクチュエータを装備することが予想される。アクチュエー タは、読取り書込みヘッドと信号制御回路とを含み、回転媒体１１１−０ないし １１１−１５上のデータの読取りおよび書込みをする。

図１の、上記通常のディスク駆動ユニット１２０はまた、複数のアドレスマーク 起動読取り書込みへラドバッファ１０８−０ないし１０８−１５を、読取り書込 みヘッドベース当たり１つ装備する。読取り書込みへラドバッファ１０ｇ−０は 、例えば、バス１０７と読取り書込みヘッド１１０−０との間に挿入される。こ の読取り書込みへラドバッファの正確な物理的実現はまた、バス１０７に接続さ れセグメントに分割された単一メモリで可能であり、１つのセグメントはディス ク駆動ユニット１２０内の各読取り書込みヘッド１０８のためのものである。読 取り書込みへラドバッファ１０ｇ−０は、読取り書込みヘッド１１０−０により 取得されたデータ記憶トラックイメージ全体を、一時的に格納するために働く。

読取り書込みへラドバッファ回路 図２は、読取り書込みへラドバッファ１０８−００詳細を付加的に図示する。デ ータは、読取り書込みヘッド１１０−０の読取り書込み回路２０１によりアナロ グ形式で読取られ、典型的に自己刻時であるデジタル信号に変換される。デジタ ルデータ信号は、読取り書込み回路２０１により導線２０２上を通して読取り書 込みへラドバッファ１０８−０に送信され、そこで信号は、位相ロックループ２ ０３とアドレスマーク検出回路２１４に与えられる。アドレスマーク検出回路２ １４は、デジタルデータ信号を監視し、媒体１ｉｉ−ｏ上に格納された各データ レコードにふけるカウントフィールドに先行するアドレスマーク（ＡＭ）の存在 を同定する。ひとたびアドレスマーク検出回路２１４がアドレスマーク（ＡＭ） の存在を確認すると、位相ロックループ２０３は、活性化されデジタルデータ信 号においてクロックからデータを分離し、導線２１５を経由してデータを、また 導線２０４を経由してクロックを、シフトレジスタ２０５に与える。アドレスマ ークに続く同期フィールドによりまた、位相ロックループ２０３は、データレコ ード内のデータとの周波数ロックを達成する。導線２０４と２１５上クロツクと データの各信号は、シフトレジスタ２０５がデータの直列ビットを受信しこれら のデータビットをそのメモリ内に格納するのを可能にする。シフトレジスタ２０ ５に格納された２、７符号化データの各１６ビツトバイトは、バス２０６を通し て並列形式でバッファ２０７に送信される。バッファ２０７のアドレス指定はデ ィスク駆動サーボ２０８の使用により完成され、サーボは、回転媒体のセクタカ ウントをよく知られた方法で同定し、この情報を導線２１０を通して制御論理２ １１に出力する。セクタカウントは、制御論理２１１によりポインタ値に変換さ れ、導線２１２を通してバッファ２０７をアドレス指定するために出力される。

位相ロックループ２０３からのクロック信号は、データをバッファ２０７内にロ ードするためのクロックタイミング同期を保持するのに使用される。このように 、回転媒体１１１−０から読取られたデジタルデータ信号は、位相ロックループ ２０３の使用により適当な刻時同期内で保持されるため、シフトレジスタ２０５ を経由してバッファ２０７に格納されるデータは、回転媒体１１１−００トラツ ク上に格納されたデータを正確に表わす。バッファ２０７に格納されたこのデー タの正確さは、このデータが、結合された誤り訂正符号ビットとともに２．７符 号形式で格納されることにより、保証される。データ記憶トラック全体のイメー ジは、それによって、シフトレジスタ２０５とバス１０７を経由して制御モジニ ール１０６に送信するために、一時的にバッファ２０７格納される。読取り書込 みへラドバッファ１０８−Ｏはそれゆえ、制御モジュール１０６に対して透明に 見え、制御モジュールでは、読取り書込みへラドバッファ１０８−０の出力は、 読取り書込みへラド１１０−０により出力された信号と、回転媒体１１１−０へ の同期欠如を除いて、同一である。制御モジュール１０６は読取り書込みへラド バッフ７１０ｇ−０から得られたデータを再同期するので、それゆえ、回転媒体 １１１−０またはアドレスマーク内の欠陥のために読取り書込みへラドバッファ １０８−０により引き起こされたデータ記憶誤りは、制御モジュール１０６がそ の内部の位相ロックループと誤り訂正回路を使用することにより、容易に訂正さ れる。誤り訂正符号を読取り書込みへラドバッファ１０８−０を通して維持する ことは、データ転送過程にて発生する誤りの可能性を最小限に抑える。

トラックデータイメージ 典型的なデータ記憶トラックの形式は図３に示される。この形式は、データ記憶 装置の分野でよく知られた、標準的カウント・キー・データ形式である。データ 記憶トラックは、複数のデータレコード（レコード０、レコード１、・・パレコ ードＮ）から成り、それらは、−緒に連結されてデータの連続的なストリングを 形成する。各データレコード（レコード１）は、実際のデータのいろいろな量を 含み、データには、データフィールドの大きさを表示する制御情報である、カウ ントフィールドおよび任意のキーフィールドが、前に付加されている。カウント 、キーおよびデータのフィールドは、互いに所定長のギャップフィールドにより 分離される。各ギャップフィールドは、特定のギャップフィールドを表示する１ ｓふよびＯｓの所定順序を含む。これにより、制御モジュール１０６は、カウン ト、キーおよびデータの各フィールドの位置を簡単に決定できる。また、カウン トとキーの各フィールドを分離するギャップフィールドには、制御モジコール１ ０６がデータフィールドの始めを位置決めするのに典型的に使用される、アドレ スマーク（ＡＭ）が含まれる。アドレスマーク（ＡＭ）は、データレコード（レ コード１）におけるキーおよびデータの各フィールドに、所定の間隔（ビット数 ）だけ先立って置かれる。

制御モジュール１０６は、プロセッサ１００からのデータレコード検索要求が、 制御ユニット１０４によりヘッド／アクチュエータ／トラック／セクタの識別子 に変換されるのに応じて、選択されたデータ記憶トラックから指定読取り書込み ヘッドにより読取られたデータを監視する。制御モジュール１０６は、各データ レコードにおいて、ギャップ群、アドレスマークおよびカウント／キーフィール ドを感知する。読取り書込みヘッド下で、要求データレコードを含むトラックに おける次のデータレコードを位置決めすることで、制御モジュール１０６は、結 合された読取り書込みへラドバッファ（例えば１０　ｇ−０）が、要求データレ コードを含むトラックのトラックイメージを格納するのを、可能にする。制御モ ジュール１０６は、要求データレコードを含むトラックが、結合された読取り書 込みへラドバッファ１０８−０に格納されるやいなや、制御ユニット１０４に信 号を送る。データ通信経路が、制御ユニット１０４からプロセッサ１００に、デ ータチャネル１０３−１ないし１０３−ｎの内の１つを経由して、利用可能にな るとすぐに、制御ユニット１０４は、要求データレコードを制御モジュール１０ ６から検索し、プロセッサ１００へ転送する。これは、制御論理２１１が、バッ ファ２０７をアドレッシングし、バス１０７を経由して要求データレコードを出 力することにより達成される。読取り書込みへラドバッファ１０８−０は、もし もトラック全体がステージされるならば、データ記憶トラックの残りを格納する 間に、要求データレコードを制御モジュール１０６に同時に転送する。設計選択 の問題ではあるが、トラックイメージは、データレコード検索要求の受信に続い てデータ記憶トラック上にあられれる最初のデータレコードから始めて、格納さ れる。要求データレコードは、データ記憶トラックから読取られ、それから制御 モジュール１０６により読取り書込みへットハッフ７１０８−０から検索され、 プロセッサ１００に送信される。

直接転送モード 読取りデータレコード動作のある割合では、データレコードが回転媒体１１１− ０ないし１１１−１５から読取られる時に、制御ユニット１０４からプロセッサ １００へのデータ通信経路が利用可能であるため、要求データレコードは、バッ ファされる必要がない。この場合には、検索データレコードは、読取り書込み回 路２０１により回転媒体１１１−０ないし１１１−１５から、ビット式偏倚で読 取られ、シフトレジスタ２０５にバイト式偏倚で格納される。検索データレコー ドはそれから、バス１０７を経由して制御モジュール１０６へ並列に送信される 。ひとたび要求データレコードが制御ユニット１０４に送信されるとすぐに、デ ータ記憶トラックの残りは、回転媒体１１１−０ないし１１１−１５から読取ら れ、後にプロセッサ１００により使用される可能性があるため、シフトレジスタ ２０５を経由してバッファ２０７に格納される。バッファ２０７は、制御ユニッ ト１０４からプロセッサ１００へのデータ通信経路が、回転媒体１１１−０ない し１１１−１５から要求データレコードを読取る時点で、利用不可能である時に 、データ記憶トラック全体を格納するためと、データ通信経路が利用可能な時に 、データ記憶トラックの残りを格納するためと、のどちらかのために使用される ので、バッフγ２０７は、パス１０？ヘスイツチ可能なように接続される。

アドレスマーク検出回路 図４に示されるアドレスマーク検出回路２１４は、要求データレコードを含むト ラック上に置かれた次のレコードの開始を効率的に位置づけるために使用される 。この回路は、ディスク駆動ユニット１２０の各読取り書込みヘッド（１１０− 〇ないし１１０−１５）と結合された各読取り書込みへラドバッファ（１０８− ０ないし１０８−１５）の一部である。

回転媒体１１１−０ないし１１１−１５のトラック上に書込まれた各データレコ ード（例えばレコード１）は、レコードに含まれるデータの前に付加されたアド レスマークを含む。

アドレスマークは、レコードのデータフィールドの開始に、所定のビット数だけ （そしてそれゆえ所定の時間だけ）先立ってあられれる、ｎビットの所定データ パターンである。それゆえ、アドレスマークの存在を検出することは、レコード に含まれるデータの位置の、正確な表示を提供する。

図４のアドレスマーク検出回路は、読取り書込みヘッド１１０−０により回転媒 体１１１−００トラツクから読取られたデータビットを、パターン検出回路４０ ３に格納されたｎビットの所定データパターンと比較することで、この機能を達 成する。動作中、プロセッサ１００は、利用可能データチャネル（１０３−１） を経由してディスク駆動装置１２０に読取りデータレコード要求を送信する。上 記のように、制御ユニット１０４は、回転媒体１１１−０ないし１１１−１５上 の要求データレコードの正確な物理的位置を同定する。制御モジュール１０６は 、要求データレコードの同定された物理的位置と関連する、読取り書込みヘッド （１１０−０ないし１１０−１５）の１つ（例えば１１０−０）を選択する。

ディスク駆動サーボ２０８の出力は、回転媒体１１１−０のセクタカウントを同 定し、要求データレコードを含むセクタが読取り書込みヘッド１１０−０の下に 位置した時、制御論理２１１は、導線４１３上に検索アドレスマーク信号を生成 する。検索アドレスマーク信号により、カウンタ４０１は、読取り書込みへラド １１０−０から最も新しく読取られ、上記のように導線２０２上に存在する、ｎ ビットのデータを、格納できる。位相ロックループ２０３により導線２０４上に 生成されたクロック信号のため、カウンタ４０１は、最後からｎ＋１番目の受信 データビットを捨てながら各受信データビットをそのメモリ内にシフトできる。

パターンデコード回路４０２は、制御論理２１１からの検索アドレスマーク信号 に応じて、所定期間のアドレスマーク検索信号を生成する。この一定期間信号は それによって「窓」を作成し、その間レコード１のヘッダ部分はアドレスマーク に関して走査される。パターン検出回路４０２は、カウンタ４０１により受信さ れ導線４１４上に出力された最後のｎビットを、標準アドレスマーク信号を表わ すｎビットの所定データパターンと比較する。パターン検出回路４０３は、アド レスマークを表わす、カウンタ４０１に格納されたｎデータビットの同一パター ンを同定する時、制御論理２１１に向けて導線４１６上にアドレスマーク発見信 号を出力する。レコード１のデータフィールドは、アドレスマークに続く所定数 のビットをおいてあられれ、制御論理２１１はそれゆえに、シフトレジスタ２０ ５が、読取り書込みヘッド１１０−０により回転媒体１１１−０から読取られた データビットのバッファ２０７への転送を、データフィールドの到着と同時に開 始できるように、することができる。

アドレスマーク検出器回路２１４を読取り書込みヘッド２０１に置き使用するこ とにより、要求データレコードを含むトラック全体のステージングが、制御モジ ュール１０５の介入の必要なくして可能となる。これはデータ検索過程を高速化 し、制御モジュール１０５上の指令を減少する。このように、バッファ２０７は 、読取り書込みヘッド１１０−０に置かれたトラックステージングメモリとして 機能する。

本発明の特定な実施例が開示されたが、この技術の当業者が、添付された請求の 範囲内に収まる代替の実施例を、考案できまた考案するであろうことは、期待さ れることである。

ＦＩＧ、　ｌ。

ＦＩＧ、４゜ 補正書の翻訳文提出書 （特許法第１８４条の８） 平成３年７月３０日

Claims (1)

1. 【特許請求の範囲】 １．プロセッサ（１００）を含むデータ処理装置において、プロセッサは１また は１より多くのデータチャネル（１０３−１ないし１０３−ｎ）により１または １より多くの制御ユニット（１０４）に接続され、制御ユニットの各々は１また は１より多くの回転媒体データ記憶装置（１２０）と結合され、各データ記憶装 置は複数の読取り書込みヘッド（１１０−０ないし１１０−１５）を持ち、前記 データ記憶装置（１２０）の各々と結合されて前記データ記憶装置（１２０）の データ転送性能を改善するための装置は、前記制御ユニット（１０４）と前記デ ータ記憶装置読取り書込みヘッド（１１０−０）とに接続されて前記回転媒体（ １１１−０）から前記読取り書込みヘッド（１１０−０）を経由して読取られた データを格納するためバッファ手段（２０７）と、 前記プロセッサ（１００）が前記データ記憶装置（１２０）の１つ上の指定位置 に格納されたデータを要求するのに応じて、前記要求データを前記回転媒体（１ １１−０）から前記バッファ手段（２０７）内に転送するための手段（２０３− ２０６，２０８−２１５）と、 により特徴づけられる、データ処理装置。 ２．前記制御ユニット（１０４）から前記プロセッサ（１００）へのデータ通信 経路（１０１，１０２，１０３−１）の利用可能性に応じて、前記バッファ手段 （２０７）に格納された前記要求データを前記プロセッサ（１００）へ、前記利 用可能データ通信経路（１０１，１０２，１０３−１）を経由して送信するため の手段（１０７，２０５）、をさらに具備する請求の範囲第１項記載の装置。 ３．前記転送手段（２０３−２０６，２０８−２１５）は、前記回転媒体データ 記憶装置（１２０）から、前記回転媒体データ記憶装置（１２０）上に格納され る形式化されたレコード形式で、前記要求データを読取るための手段（２０１） と、 前記読取り手段（２０１）と結合されて、前記要求データの前記形式化されたレ コード形式を再同期させるための、位相ロックループ手段（２０３）と、 を具備する請求の範囲第１項記載の装置。 ４．前記転送手段（２０３−２０６，２０８−２１５）はさらに、 ピット式基準で受信された前記再同期された要求データを、バイト式形式で格納 するための、シフトレジスタ手段（２０５）、 を具備する請求の範囲第３項記載の装置。 ５．前記転送手段（２０３−２０６，２０８−２１５）はさらに、 前記要求データを、前記シフトレジスタ手段（２０５）から、前記バッファ手段 （２０７）へ、バイト式形式で再配置するための手段（２０６，２１１，２１６ ）、を具備する請求の範囲第４項記載の装置。 ６．前記再配置手段（２０６，２１１，２１２）は、前記制御ユニット（１０４ ）からの読取りレコード信号に応答して、前記読取りレコード信号を、前記要求 データが格納される前記バッファ手段（２０７）内の位置を同定するメモリアド レスヘ、変換するための手段（２１１）、を具備する請求の範囲第１項記載の装 置。 ７．前記再配置手段（２０６，２１１，２１２）はさらに、前記メモリアドレス を前記バッファ手段（２０７）に適用し、前記要求データを前記バッファ手段（ ２０７）から前記制御ユニット（１０４）に読取るための手段（２１２）、を具 備する請求の範囲第６項記載の装置。 ８．前記データ記憶装置（１２０）は、前記１または１より多くの読取り書込み ヘッド（１１０−０ないし１１０−１５）を経由して、前記回転媒体（１１１− ０ないし１１１−１５）上の複数のトラック上で、データを読取りまた書込み、 該媒体では、前記トラックの各々上に格納された各データレコードは、制御情報 とｎビットの既定データパターンを含む、前部付加のヘッダ部分を具備し、前記 転送手段（２０３−２０６，２０８−２１５）は、 前記読取り書込みヘッド（１１０−０）により、前記データ格納媒体（１１１− ０）の指定トラックから、最も新しく読取られた前記データの少なくともｎピッ トを格納するための手段（４０１）と、 データの前記ｎの格納ピットを、各ピットが前記トラックから読取られるときに 、ｎピットの既定データパターンと、比較するための手段（４０２）と、 前記ｎピットの既定データパターンに適合する、前記ｎの格納ピットに応じて、 前記データパターンが前部付加されたデータレコードを、前記バッファ手段（２ ０７）に、格納するための手段（４０３）と、 を具備する請求の範囲第１項記載の装置。 ９．前記ｎピットのデータパターンは、前記トラック上に、前記データパターン が前部付加された前記データレコードに含まれるデータに既定の間隔だけ先立っ て出現し、前記転送手段（２０３−２０６，２０８−２１５）は、前記比較手段 （４０２）が適合を検出するのに応じて、前記所定間隔の終わりにある、前記読 取りデータレコードを格納するために、前記バッファ手段（２０７）を起動する ための手段（２１４）、 を具備する請求の範囲第８項記載の装置。 １０．前記データ記憶装置（１２０）は、前記１または１より多くの読取り書込 みヘッド（１１０−０ないし１１０−１５）を経由して、前記データ記憶媒体（ １１１−０ないし１１１−１５）上の複数のトラック上で、データを読取りまた 書込み、該媒体では、前記トラックの各々上に格納された各データレコードは、 制御情報とｎピットの既定データパターンを含む、前部付加のヘッダ部分を具備 し、前記転送手段（２０３−１０６，２０８−２１５）は、前記読取り書込みヘ ッド（１１０−０）により、前記データ記憶媒体（１１１−０）の指定トラック から、最も新しく読取られた前記データの、少なくともｎピットを格納するため の手段（４０１）と、 前記プロセッサ（１００）がデータレコードを要求するのに応じて、所定期間の アドレスマーク検索信号を生成するための手段（２１１）と、 前記アドレスマーク検索信号に応じて、データの前記ｎの格納ピットを、各ピッ トが前記指定トラックから読取ちれるときに、ｎピットの既定データパターンと 、比較するための手段（４０２）と、 前記格納データが前記既定データパターンに適合するのに応じて、前記読取り書 込みヘッド（１１０−０）により目下読取られているデータレコードで始まる、 前記トラックをステージするための手段（２１１，４０３）と、を具備する請求 の範囲第１項記載の装置。 １１．前記ｎピットのデータパターンは、前記トラック上に、前記データパター ンが前部付加されたデータレコードに含まれるデータに対し既定の間隔だけ先立 って出現し、前記ステージ手段（２１１，４０３）は、 前記比較手段（４０２）が適合を検出するのに応じて、前記所定間隔の終わりに ある、前記読取りデータレコードを格納するために、前記バッファ手段（２０７ ）を起動するための手段（４０３）、 を具備する請求の範囲第１０項記載の装置。 １２．前記データ記憶装置（１２０）は、前記１または１より多くの読取り書込 みヘッド（１１０−０ないし１１０−１５）を経由して、前記データ記憶媒体（ １１１−０ないし１１１−１５）上の複数のトラック上で、データを読取りまた 書込み、該媒体では、前記トラックの各々上に格納された各データレコードは、 制御情報とｎピットの既定データパターンを含む、前部付加のヘッダ部分を具備 し、前記転送手段（２０３−２０６，２０８−２１５）は、前記プロセッサ（１ ００）が、前記回転媒体（１１１−０）の指定トラック上に格納されたデータレ コードを要求するのに応じて、前記指定トラック上において、前記読取り書込み ヘッド（１１０−０）により読取られる前記要求データレコードを含む、トラッ ク上の次のデータレコードの始めに、書込まれたアドレスマークの存在を感知す るための手段（２１４）と、 前記感知されたアドレスアークに応じて、前記回転媒体（１１１−０）の前記指 定トラックを、前記バッファ手段（２０７）内に、書込むための手段（２０３− ２０６，２０８−２１３）と、 を具備する請求の範囲第１項記載の装置。 １３．前記書込み手段（２０３−２０６，２０８−２１３）は、 前記データ要求に続く前記要求データを含む、前記データ記憶媒体（１１１−０ ）の前記１トラック上に出現する、第１のデータレコードの始めを検出するため の手段（２１１）と、 前記検出手段（２１１）に応じて、前記１トラックの内容を、前記バッファ手段 （２０７）内へ、転送するための手段（２０３−２０６）と、 を具備する請求の範囲第１２項記載の装置。 １４．前記転送手段（２０３−２０６，２０８−２１５）は、 前記プロセッサ（１００）が前記データ記憶装置（１２０）上に格納されたデー タを要求するのに応じて、前記要求データを含む前記回転媒体（１１１−０）の 前記トラックの１つを、前記バッファ手段（２０７）内に、転送するための手段 （２０３−２０６）、 を具備する請求の範囲第１項記載の装置。 １５．前記転送手段（２０３−２０６，２０８−２１５）は、 前記プロセッサデータ要求に続く前記要求データを含む、前記データ記憶媒体（ １１１−０）の前記１トラック上に出現する、第１のデータレコードの始めを検 出するための手段（２１４）と、 前記検出手段（２１４）に応じて、前記１トラックの内容を、前記バッファ手段 （２０７）内に、書込むための手段（２０３−２０６）と、 を具備する請求の範囲第１項記載の装置。 １６．前記転送手段（２０３−２０６，２０８−２１５）は、 前記制御ユニット（１０４）から前記プロセッサ（１００）へのデータ通信経路 （１０１，１０２，１０３−１）の利用可能性に応じて、前記バッファ手段（２ ０７）に格納された前記１トラックから、前記要求データを抜粋するための手段 （２０８，２１１，２１２）と、 前記抜粋された要求データを、前記プロセッサ（１００）へ、前記利用可能デー タ通信経路（１０１，１０２，１０３−１）を経由して、送信するための手段（ １０７，２０５）と、 を具備する請求の範囲第１項記載の装置。 １７．前記抜粋手段（２０８，２１１，２１２）は、前記１トラック上の前記要 求データの始めを同定するための手段（２０８）、 を具備する請求の範囲第１６項記載の装置。 １８．前記はさらに、 前記要求データを前記送信手段（１０７，２０５）に転送するための手段（２０ ６）、 を具備する請求の範囲第１７項記載の装置。 １９．プロセッサ（１００）を含むデータ処理装置において、該プロセッサは、 １または１より多くのデータチャネル（１０３−０ないし１０３−ｎ）により、 １または１より多くの制御ユニット（１０４）に接続され、該制御ユニットの各 々は、１または１より多くの回転媒体データ記憶装置（１２０）と結合され、各 該記憶装置は、前記回転媒体（１１１−０ないし１１１−１５）上に格納された データをアクセスするために、複数の読取り書込みヘッド（１１０−０ないし１ １０−１５）を持ち、該媒体上でデータはトラック群に格納され、該データ記憶 装置（１２０）の各々は、前記制御ユニット（１０４）と前記読取り書込みヘッ ド（１１０−０）とに、接続されかつ相互接続する、バッファ（２０７）を具備 し、前記データ記憶装置（１２０）のデータ転送性能を改善するための方法は、 前記プロセッサ（１００）がデータレコードを要求するのに応じて、前記要求デ ータレコードを含む、前記データ記憶媒体（１１１−０）の前記トラックの１つ を、読取る工程と、データの前記１トラックを前記バッファ（２０７）に書込む 工程と、 の各工程を具備するデータ処理方法。 ２０．前記制御ユニット（１０４）から前記プロセッサ（１００）へのデータ通 信経路（１０１，１０２，１０３−１）の利用可能性に応じて、前記バッファ（ ２０７）に格納された前記１トラックから、前記要求データを抜粋する工程と、 前記抜粋された要求データを、前記プロセッサ（１００）へ、前記利用可能デー タ通信経路（１０１，１０２，１０３−１）を経由して、送信する工程と、 の各工程をさらに具備する請求の範囲第２１項記載の方法。 ２１．前記書込み工程は、 前記データ要求に続く前記要求データを含む、前記データ記憶媒体（１１１−０ ）の前記１トラック上に出現する、第１のデータレコードの始めを検出する工程 と、前記１トラックの内容を前記バッファ（２０７）内に転送する工程と、 の各工程を具備する請求の範囲第２１項記載の方法。