JPS58203564A - 回転形記憶装置の制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の対象 本発明は回転形ｆｆｉ憶装置の制御装置に関し、更に詳
しく１えば磁気ディスク装置、磁気ドラＡ装置、フロッ
ピーディスク装置等の回転磁気記録体を用いた磁気配憶
装−の制御装置に関するものである。

従来技術 この禰の磁気記憶装置は、データ処理システムに２ける
大量のデータｌ記憶するために広く使用されている。よ
く知られている様に、例えば磁気ディスクは複数のトラ
ックを有し、各トラックはセクターと称する物理的に固
定長の複数の領域に分割され、このセクタ一単位にデー
タの書込み、読出しが行なわれる。

例えば、このセクタ一単位でデータの書込み続出しが行
なわれる場合、一般に４子計算機等の上位装置は、磁気
ディスクの制御装置に対し磁気ディスク上の記録フォー
マットに適合した制御情報ｙ！−送出する。このため制
御装置は上位装置からの指定に従って、セクターアドレ
ス情報を含む制御情報に龜より磁気ディスクな制御し。

セクタ一単位でデータの記録再生を行なう。

従来技術によれば、磁気ディスクの記録フォーマットは
ディスクごとに固定的である。このためｄ己録７オーマ
ツトが異なる磁気ディスクに記録再生を行なうとなれば
、それに対応して専用の制御装置を設計しなければなら
ずこれＥｌするコスト及び労力？′ｉ膨大なものとなる
。

発明の目的 本発明の目的は所定の記憶単位毎の記録フォーマットが
異なる回転形記憶装置に対しても容具に対処し得る回転
形記憶装置の制御装置を提供することにある。

本発明の他の目的は回転形記録体上のアクセスすべきセ
クタに関する制御情報をメモリに格納し、仁の制御情報
に基いて回転形記録体上のアクセスすべきセクタを検索
する様にした回転形記憶装置のｉ１Ｊ？４装置′４を提
供することにある。

発明の要点 本発明は１回転形記録体上のアクセスすべきセクタ等の
所定記憶単位に関するアドレス情報を含む制御情報を所
定の配列で格納するメモリと、このメモリのアドレスを
指定するアドレスレジスタと回転形記録体から読み取ら
れた情報とメモリから出力される制御情報と７比較する
比較器が設けられる。即ち各セクタには制御情報が記録
されており、この情報が読み取られる毎に前記比較器に
送られ、前記メモリの出力と比較される。また、アドレ
スレジスタの内容が順次更新されメモリよ多制御情報を
出力し、この比較器の比較結果に従って回転形記録体の
アクセスすべきセクタが選択される。

また１回転形記録体のセクタ内の記録フォーマットが変
った回転形記憶装置ｆＫ対しても、前記メモリ内の制御
１１４１情報を書き替えて上記動作を行ノ≧うことによ
り、回転形記憶装置を制御することができる。

更に、この制御装置かセクタの記録フォーマットが異な
るａａの回転形記憶装置を制御する場合でも、それらの
記憶装置に対応して、上記メモリにＦ＃ＩＩＪ御ｔＩ猪
を記憶させておくことによシ。

容易に対処できる。

発明の実施例 本発明を磁気ディスクの飼−装置に適用した場合の一例
についてｉｔｆ［１°る。よく知られている械に、伍気
デ１スクは多数のトラックから成り各トラックはセクタ
と称する％ＩＪ理的に固定長の複数の領域に分割されて
いる。ここで、各セクタごとにアドレスが付されておシ
、このセクタを単位としてデータの記録・再生か行なわ
れる。

ｊ１１図に磁気ディスクのセクタに関する一般的な紀碌
フォーマットが示される。（ｇ）に示す如く、各セクタ
はセクタアドレス（ＩＤ）部、ギャップ（ＧＡＰ）　＠
　、データ（ＤＡＴＡ）部から構成される。

ＩＤ部はセクタに１する制御情報が記録されているエリ
アであり、データ部は中央処理装置等の上立装置と１４
で転送されるデータが記録されるエリアＣｈる。ＧＡＰ
部はＩＤ部とデータ部とを区切るエリアである。

ＩＤｊｉ＆ＣはＬ６）に更に詳、Ｓに示す様にセクタに
関するアドレス・１１＃暢４の制Ｓ４情報が格納される
。

こ４ｔら制μｓ１＃報は次の葎に説明される。

５ＹｉＶ１　　・・・ＩＤの先頭な示すＭＵＩ１１コー
ドＦＬＧ　　・・・当該セクタの状−を示すフラグ情報
ＭＣＡ　　・・・自身のクリング・アドレス１１　　・
・・ヘッド・アドレス ＩＳＡ　　・・・回者のセクターアドレスＡＣＡ　　・
・・代替先（もしくは代替元）のシリンダ・アドレス（
１Ｊ７リング部に欠 陥があシ１代替処理がなされている 場合１代替先のシリンダが選択され る） ＩＳＡ　　　・・・代替先（もしくは代替先）のセクタ
・アドレス（当該セクタ部に欠陥が あり、代替処理がなされている場合。

代替先のセクタが選択される） ＣＲＣ・・・チェック・コード ５ＹＮ２　　　・・・ＤＡＴＡの先頭を示す制御コード
なお、上記各部の下に添えた数字は、当該部分のバイト
数を示すものである。

第２図は、上述した記録フォーマットのセクタを有する
磁気ディスクの制御装置を示すブロック図である。この
制御装置はバス１００を介して中央処理装置等の上位装
置に接続される。バス１００ＫＶｉハスインタフエース
回路７が接続され、この制御装置と上位装置間のデータ
転送の制御を行なう。即ち、磁気ディスクを動作させる
にあたって、上位装置からＦｉＲａαｄ、ｗｒｉｔ−等
のコマンド情報、アドレス情報、データ転送数等の制御
情報がバス１００を介してバスインクフェース回路７に
与えられる。

バスインタフェース回路７には内部ハスａ及びタグバス
μが接続される。バス１００からバスインタフェース回
路７に受は取られた情報のうち、データ及びアドレス等
の制御情報は、内部バスＣを介してメモリ１、アドレス
レジスタ２、バスインタフェース制御回路８、マルチプ
レクサ１１等に転送される。一方、制御信号はタグバス
信号としてタグバスμを介してバスインタフェース制御
回路８に送られる。

メモリ１は例えば公知のＲＡＷ（ＲｏルｄｏルＡｃ　ｃ
αＩＩＭａｒｍｏｒｙ）であシ本実施例に特徴的な、セ
クタに関する制御情報を格納する。このメモリ１の記憶
フォーマットについて第５図を参照してよシーしく説明
する。メモリ１に記憶される制御情報は第１図をｌ照し
て説明した様なセクタに関するアドレス情報を含む。

第５図において、上位装置からＲｅａｄコマンドが指定
されれば、（，４）の様に、またｗｒｉｔ−コマンドな
らば（ロ）の様に制御情報が格納される。尚。

該当するセクタが欠陥セクタであればそれに対する代替
先のセクタにアクセスさせるべ（Ｉｈｍｄコマンド時に
は（Ｃ）に示す如く１ｗｒｉｔ−コマンド時には（至）
に示す如く制御情報が記憶される。いずれにしても％Ｏ
１番地（ＡＤＨ’Ｏ’　）からあるアドレスまで制御情
報が格納される。また各アドレスに対応して制御ビット
Ｔが設けられる。この制御ビットＴはそれに対応して蜂
納されている制御情報が後述する比較動作を実行するか
否かを指定する。即ち、この制御ビットが％１１の場合
にはそれに対応して格納された制御情報は比較に供され
るが、すｌの場合には比較に供しない。

例えば、読取り時の場合、第３図（２）を参照すると、
メモリ１には、アドレス順に、セクタＩＤの先頭を示す
制御コード５ＹＮ１、シリンダアドレスＥｔｃ、４７１
）　、ＢＣＡ（Ｌ）ヘッドアドレスＨＡ、セクタアドレ
スＲ５Ａ、インタフェース信号の変化点を示す特定コー
ドＸ・ＦＦ′（ここでＸは％ｌＦｌ　が１６進である旨
示す。）、及びデータの先頭を示す制御コード５ＹＮ２
等が記憶される。尚、ＨＣＡに付されるに）、（Ｌ）は
上位バイト、下位バイトの意味である。ここで、ＨＣＡ
（Ｂ）　、ＨＣＡ（Ｌ）　、ＨＡ、ＩＳＡ等のアドレス
に関する制御情報はアドレス検索動作開始前に磁気ディ
スクの記録フォーマットに対応してその都度格納される
。一方、それ以外の制御情報は磁気ディスクの記録フォ
ーマットにより一義的に定められるため、磁気ディスク
が初期状態にある時予め格納される。これに対し、上位
装置から指定されたエリア内のセクタ部に欠陥があり、
そのセクタに代替処理がなされている場合には磁気グイ
スフ上の当該セクタのＩＤ部に代替先のセクタアドレス
か記録されており、このアドレスに従って代替先セクタ
にアクセスが行なわれる。この代替処理に関してはメモ
リ１上でＦｉ（Ｃ）に示す如く制御情報が記憶される。

即ち、（イ）に示すものと比べ、当該セクタの状態が欠
陥であることを示すフラグ情報ＦＬＧ、代替先シリンダ
アドレスＡＣＡ（１１）、　ＡＣＡ（Ｌ）　、代替先セ
クタアドレスＩＳＡが新らたに記憶される。

また、書込み時の場合にＦｉ（均に示す様なフォーマッ
トで各制御情報が記憶される。各制御情報Ｖｉ（イ）に
示す読取シ時と余り変らない。しかし書込み時には磁気
ディスク上に書込むＧａｐ用デーデー′ＯＯ＝が新らた
に記憶される。これはすでに記録されているデータのビ
ット周期と書込み時に書込むべきデータのビット周期と
が非同期であシ、書込み開始位置においてはビット間隔
の乱れ（ビットスプライス）が発生する。このビット−
スプライスによりリードエラーとなることを防止するた
めｄ込み時にＦｉＧｏｐ部の一部より書込み動作を行な
う。

一方、当該セクタが欠陥セクタである場合には（勾の様
に、前記（勾の場合と同じ（ＦＬＧ、ＡＣＡ（Ｂ）。

ＡＣＡ（Ｌ）　、ＩＳＡが新らたに記憶される。。

尚、後述されるが、磁気ディスクのセクタの記録フォー
マットが変更されれば、メモリ１内の制御情報特に５Ｙ
Ｎ１，５ＹＮ２のパターン内容。

１１ＣＡ（Ｈ）　、ＨＣＡ（Ｌ）　、ＨＡ、ｌｌ５Ａ等
の記憶順序および構成バイト数は変わる。例えば、固定
ヘッド形の磁気ディスクにおいては、（４に対応するＨ
ＣＡ（Ｂ）。

ＨＣＡ（Ｌ　）等のアドレス情報はな（、ＡＤＲ’　２
’以降ＨＡ（Ｈ）　、ＨＡ（Ｌ）　、ＩＳＡの順に記憶
される。

さて説明を第２図に戻して前述した様にセクタに関する
制御情報はバスインタフェース制御回ｗ１８からの書込
み信号Ｗによって内部パスαを介してメモリ１に格納さ
れる。このメモリ１のアクセスすべきアドレスはアドレ
スレジスタ２によりて指定される。アドレスレジスタ２
ＫＦｉ　内部パス６が接続され、パスインタフェース制
御囲路８の出力であるアドレスセット信号Ｖによって内
部パスａよりアドレスがレジスタ２にセットされる。ま
た、アドレス検索動作開始信号すによってアドレスレジ
スタ２は初期リセットされる。また、後述する比較回路
４から送られて来るアドレスアップ信号ＯＫよってその
アドレス値がカウント！ツブされる。

錦述したパスインタフェース制御回路８ＩＩ′ｉ磁気デ
イスクと上位装置間のデータ転送の制御を行なう。即ち
上位装置よりパスインタフェース回路７、タグパス誌を
介して送られたコマンド等の制御情報を解析すると共に
、その解析結果に合った起動指示を行なう。また、磁気
ディスク及び後述する回路部から人力される信号の解析
及びそれに従った制御を行なう。この起動指示のための
信号としてＦｉ、前記アドレス七ツ）信号ν、メモリ１
への書込み信号Ｗ、アドレス検索動作開始イＨ号す等が
含まれる。これらの信号ｖ、ｗ、ｂｆｄアドレスレジス
タ２を制御する他。

特にアドレス積重動作開始信号りはデバイスインタフェ
ース回路９に送られる。

デバイスインタフェース回路９には磁気ディスク（図示
せず）かｍ続され、このデバイスインタフェース回路９
け、デバイスとしての磁気ディスクと当該１１ｉｄ御装
置との間のインタフェース信号を制御する。即ち、この
デバイスインタフェース回路９け、磁気ディスクに対し
て、磁気ディスクに記録されたデータｔｔｄ　Ｑｉ　乙
ための！ＩＪ　４傷°号（Ｒｇａｔｌ　Ｇａｔｅ）　（
：　、磁気ディスクにデータを誉込むための制御・１ｄ
号（Ｗｒｉｔｅ　Ｑａｔ−信号）ｄを出力する。尚、信
号ａｉｄ後述するフリップフロツプ５及びシフトレジス
タ５にも送られ。

信号ｄはシフトレジスタＳにも送られる。一方。

磁気ディスクからは各セクタの先頭を示すセクタパルス
信号−、データ読取シ時に発せられる同期タイミング信
号（Ｒ−αｔＬ　ｃｌｏＣｈ信号）ｆ、データ書き込み
用のタイミング信号（Ｂｒｉｔｇ　ｃｌｕｅすｉが入力
される。

また、このデバイスインタフェース回路９からは、Ｒｍ
ｔｘｄ　Ｇａｔａ信号Ｃ信号層に応じて読取ブタロック
信号！又は書込みクロック信号ｆのｉずれかクロック信
号に同期してシフトクロック信号＾が出力され、この信
号ムはシフトレジスタ５及びバイトカウンタ１０及び比
較回路４に転送される。また信号Ｃが磁気ディスクに対
して出力されてから、一定の時間経過後には、比較動作
期間を示す信号−がチェツク・イネーブル信号として比
較回路４に出力される。一方、この比較回路４からは、
デバイス側インタフェースの変化点であることが検出さ
れた時点で出力されてデバイスインタフェース回路？及
び前記パスインタフェース制御回路８に入力される（信
号ｐ）。

シフトレジスタ３は磁気ディスクから読み取られたデー
タノ、及びマルチプレクサ１ｔの出力情報であって磁気
ディスクに書込むだめのデータのシリアル・パラレル変
換を行なう。即ち、読取りデータノ°はシリアルからパ
ラレルに変換され、データ信号ｙとして比較回路４に送
られると共にレジスター２にセットされた後内部バスα
に送り出される。一方、マルチプレクサ１１の出力デー
タはパラレルからシリアルに変換され、。

書込みデータにどして磁気ディスクに送られる。

前述したメモリー内に格納された制御情報はアドレスレ
ジスタ２によりて順次アドレス指定されて読み出され、
制御情報ｍ、、制御ピットルに として比較回路４に送られる。：′ 比較回路４においては、制御ビクトルを判定し、このピ
ノトルカい１１のと色、　１ｌＮＪ御隋報講と、７フト
レジスタ３から送られる磁気ディスクの読取データｙと
が比較される。この比較−作は検出信号Ｓの状態に従っ
てシフトクコツク信号り又はバイトカウンタ１０からの
出力であるバイトカラ／１・信号りのいずれかの信号に
基いて１バイト毎に行なわｔＬる。ここでバイトカウン
タ１０はシフトクロック五を計数しており、１１１！堰
ｂデータｊが１バイトに違するとノ（イトカウント信号
りを出力する。一方、制御ピッ）ｓが％Ｏ１の場合には
比較動作は行なわれない。いずれにしても比較動作の毎
にバイトカウント信号ｔに同期してカウントアツプ葡場
Ｏが出力され、アドレスレジスタ２が更新される。

この比較動作において検出・信号Ｓが′０′の伏線で一
致すれば一致信号ｑが出力され、前記バイトカウンタ１
０及びフリップフロシブ５に送られる。この一致信号ｑ
によってバイトカウンタ１０はイニクヤライズされると
共に、フリップフロップ５かセット嘔れる。７リツプフ
ロツプ５は、セクタの配録フォーマット中のＩＤ部及び
ＤＡｉ’Ａ部の先頭である５ＹＮ１．５ＹＮ２が検出さ
れたことを示しそのための信号として検出信号Ｓを出力
する。この信号Ｓは前記バスインタフェース制御回路８
に送られる他、マルチプレクサ１１、及び比較回路４に
送られる。パスインタフェース制御回路８け信号Ｓを監
視し、　５ＹＮ１，５ＹＮ２が検出されたら、次の処理
を実行するための制御信号を出力する。マルチプレクサ
１１は信号５によって制御情報ｍか内部バスα上のデー
タかを選択する。

さて、前記比較動作において、不一致であれば、不一致
信号ｒが出力され、これによってフリップフロップ６が
セットされる。そして、フリップフロップ６からは検出
信号（５ｋｉｐ信号）ｔが出力され、この信号ｔは前記
パスインタフェース制御回路８に入力される。パスイン
タフェース制御回路８において、信号ｔの信号有ｐ％１
１状態が入力されると、目的とするセクタが検索されな
かったものと見なし、直ちに以降の動作を中断し、アド
レス検索動作の先１１に戻る。

一方、信号ｔの無し％ＱＩ状態が入力されるとこの制御
回路８ｔｊ目的のセクタが検出されたものとして、以降
の動作を継続する。

この比較回路４において制御ビットｎが１０′で、かつ
制御情報講がＸ’　ＦＦ’であることが検出されると、
デバイス側インタフェースの変化点であることを検出し
、タイミング信号Ｐを出力する。このタイミング信号Ｐ
けデバイスインタフェース回路９及びバスインタフェー
ス回路８に人力される。このタイミング信号ｐにより、
デバイスインタフェース回路９からのＲ−αｔＬＱａｔ
ｇ信号Ｃはリセ信号名れる。また、バスインタフェース
回路８においてはフリップフロッグ６の出力信号の状態
を検出する動作が開始される。

次に、第４図、５図のタイムチャートを参照して上記構
成の動作について説明する。ここで、磁気ディスクｔｉ
ＩＨ図に示す如き、セクタの記録フォーマットを有して
いるものとする。この磁気ディスクに対する読取シ及び
書込み動作いずれの場合にも、ｔず、上位装置からバス
１００゜バスインタフェース回路７．内部バスａｆ介し
てパスインタフェース制御回路８にコマンド情報、及び
セクタに関するアドレス情報が転送される。ここでアド
レス情報は、第１図に示された記録フォーマットに対応
したものが転送されることになる。これらの制御情報の
転送が終了した後、パスインタフェース回路７よシタグ
バスＵを介して動作起動信号がバスインタフェース制御
回路８に与えられてアドレス検索動作が行なわれ、読取
り又は書込み動作が行なわれる。

この場合ｒ−αｄコマンドがバスインタフェース制御回
路８に与えられていれば磁気ディスクの読取り動作が行
なわれる。

そこでまず、第４図のタイミングチャートを参照して読
取り動作について説明する。前記タグパス信号Ｕによっ
′Ｃまずアドレス検案動作に入る。しかし、それに先立
ち、バスインタフェース制御回路３よりアドレスセット
信号シ、メ七りｊ込み信号Ｗが発ｔられる。これによっ
て西部バスαよりアドレスレジスタ２に先頭アトしノス
がセットされると共に、このアドレスが順次更新され、
メモリ１上のアドレスを指定する。

そして、上位装置よシ内部バスαを介して送られるシリ
ンダアドレスＨＣＡ（Ｂ）　、ＨＣＡ（Ｌ）ヘッドアド
レスＨＡ、セクタアドレスＨ５Ａ等のアドレスに関する
制御情報が第５図（イ）に示す如くメモリ１に格納され
る。尚、上記アドレスに関する制御情報以外の制御情報
例、ｔ　ｔｆ　５ＹＮｔ　、Ｘ′ＦＦ′、５ＹＨ２等は
バスインタフェース制御回路８の制御によって、該当す
るアドレスに予め記憶されている。

＃！５図（イ）の如くすべての制御情報がメモリ１に記
憶されると、バスインタフェース制御回路８は、デバイ
スインタフェース回路９及びアドレスレジスタ２にアド
レス検索動作開始信号１を発する。この信号ｋによって
アドレスレジスタ２はリセットされ、メモリ１０％Ｏ１
番地に格納されている制御情報即ち５ＹＮ１が信号層と
して読み出され、比較回路４に入力される。

一方、上記開始信号りによってデバイスインタフェース
回路９の動作が開始される。勿論この状態では既に磁気
ディスクは回転動作をしており、磁気ディスクよりセク
タの先頭を示すセクタパルス信号−がこのインタフェー
ス回路９に入力される。この時点より、磁気ディスクに
記録された情報を読取るためのリードゲート信号Ｃが磁
気ディスクに出力される。この信号Ｃによって磁気ディ
スクからは、読取りデータノ゛が１１次出力され、シフ
トレジスタ３に入力されると共にこのリードデータｊに
同期したタイミング信号（リードクロック）ｆがデバイ
スインタフェース回路９に入力される。またリードゲー
ト信号ｔ’がデバイスインタフェース回路９から出力さ
れている間、との゛リードクロックｆに同期してシフト
クロックルがデバイスインタフェース回路９よシ出力さ
れてシフトレジスタ３及びバイトカウンタ１０に入力さ
れる。磁気ディスクの各セクタＫｔ′ｉ第１図に示した
フォーマットでデータが記録されておりこの読取りデー
タノ°は第４図に示す如くシリアルにシフトレジスタ５
に転送され、シフトクロックｈに同期してシフトレジス
タｓ内をシフトされる。そしてシリアル／パラレル変換
されて所定のバイト長になったデータはデータ信号ｙと
して出力され比較回路４及びレジスタ１２に転送される
。

また、デバイスインタフェース回路９におい−〔は、リ
ードゲート信号Ｃが出力された後、所定の時間７ｏ（第
４図）後比較動作期間を示すチェックイネーブル信号ｔ
が比較回＠４に出力される。尚この所定時間’ｆｏｌｄ
磁気ディスクにおける読取多動作開始後の動作不確定期
間を示している。

このチェックイネーブル信号ｔが出力されたとき、アド
レスレジスタ２け％Ｏ＃番地を示している。よって、メ
モリ１より制御情報としてまず５ＹＮ１及び制御ビット
が信号層及びｎとして比較回Ｍ４４Ｃ出力される。この
とき制御ピットルが町Ｉなので、制御情報である信号ｍ
とシフトレジスタ５からのリードデータ信号ｙが比較さ
れる。この間、フリップフロップ５の出力信号ｓ／１ｉ
ｓａｔｔであり％比較回路４においてはシフトクロック
ルによシミ気ディスクから１ビットデ−タが転送される
毎に比較動作が行なわれるこの比較の結果、一致すると
ＩＤの先頭を検出したことを示す信号ｑ（第４図）が７
リツプ７０ツブ５に出力される　この信号によって７リ
ツプフロツプ５はセットされ、　ＩＤの先頭を検出した
旨を示す信号５（ＳＹＮＣＩＪＩ’Ｃｒ）が出力される
。

これと同時に、比較回路４よシアドレスカウントアツプ
信号０がアドレスレジスタ２に与えられ、アドレスレジ
スタ２の内容は＋１加算される。そしてメモリーのアド
レス％１１がアク七スされる。

所で、前記一致信号ｑはバイトカウンターｏにも与えら
れており、この信号ｑＫ、よってこのカウンター０はイ
ニシャライズされる。これ以降。

このカウンターＱからはリードデータｙの１バイト単位
にバイトカウンタ信号ｔが比較回路４に出力される。以
後第４図の時間ｔ！の間は比較回路４においてｉｉ信信
号跡入力される毎に１バイト単位で比較動作が行なわれ
る。

すなわち、メモリーからの信号路が％ａｌの場合、信号
罵と信号ｙとの比較動作は行なわず。

バイトカウント信号ｔに同期してカウントアツプ信号Ｏ
のみが出力されアドレスレジスタ２０更新が行なわれる
。一方、信号ルが％１１の場合。

信号ｍと信号ｙとの比較が行なわれ、比較動作終了時に
アドレスアップ信号０によす、アドレスレジスタ２が更
新される。この時比較動作の結果不一致を検出した場合
には、アドレスレジスタ２０更新と同時に不一致検出信
号ｒが出力され、この信号ｒＪｉよシフリップフロップ
６がセットされる 以降、これらの比較動作が繰返され、信号ルが％０１．
かつ信号島の内容がＸ’　ＦＦ’となった時点即ちアド
レスレジスタ２がｌ　Ｂ１番地となった時点で比較回路
１は上記動作と同時にデバイス側インタフェースの変化
点であることを検出し。

タイミング信号Ｐを出力する。この信号ｐａｄデバイス
インタフェース回路９に入力されておｐこの信ｆｉｊｐ
によｆｉＲ−αｄＧａｔ−信号Ｃがリセットされる。ｔ
た信号Ｐはバスインタフェースコントロール回路８にも
入力されている。この時のｍ号ｐによｌ＞パスインタフ
ェースコントロール回路８においてはフリップフロップ
乙の出力信号ｔの状態を検出することにより、目的とす
るセクタを検索できたか否かを判別することができる。

すなわち、検出信号ｔが％１１ならば目的セクタではな
かったものとして、直ちに以降の動作を中断し、アドレ
ス検索動作の先頭に戻る。

一方、この信号ｔが蟻Ｏｌならば目的セクタを検出した
ものとして以降動作を継続する。

この場合、リードゲート信号Ｃがリセットされるため、
リードクロック信号ｆにかわり、磁気ディスクよυ書込
みデータ用のタイミング信号ｆが出力され、デバイスイ
ンタフェース回路９に人力される。これに同期してシフ
トクロック信号りが出力される。ζθ時比較回路４にお
いては第４図の期間ｔ２の動作と同じであるが。

この間の信号ルは１０１であるため、アドレスレジスタ
２１−ｔアドレスアップ信号Ｏによって更新されるのみ
である。この間の動作において、アドレスレジスタ２の
内容がｒ　Ｆｒとなった時点で比較回路４は信号ルが′
０゛かつ信号ｍがＸ・ＦＦ・であることを検出し、再び
タイミング信号Ｐが出力される（ｔ４４図中ｔ５にて示
す期間）。この時点での信号ＰＫよシチェックィネーブ
ル信号ｉかりセットもれる。この信号ｉがリセットされ
ると、デバイスインタフェース回路９よｐＲ−αｄＧα
を一信号Ｃが再び出力され、＃Ｉ４図の期間ｔ４の間５
ＹＮ２の検索動作が行なわれる。なお５ＹｉＶ２の検出
動作については５ＹＮ１を検出するまでの動作と同じで
あｌ）　、５ＹＮ２を検出した時点で一致信号ｑが出力
され、ＤＡＴ、４の先頭が検出された旨の信号Ｓが出力
された時点で、比較回路４の動作は完了する。

以後、５ＹＮ２以降のシフトレジスタ５０出方データｙ
はレジスタ１２に一時格納され、更Ｋ　／＜スインタフ
エース制御回路８の制御のもとに、内部ハス６、バスイ
ンタフ異−ス回Ｍ７．バス１００を経由して上位装置に
転送される。

以上、読取シ動作について説明したが、第５図（Ｃ’）
に示−「様に、アクセス先のセクタに欠陥が１りシ代替
先セクタが設定されている場合には、当該セクタが欠陥
であるとと即ちＦＬＧが有ることが判った時点で、バス
インタフェース制御回路８け代替先セクタのＡＣＡ（Ｈ
）　、ＡＣＡ（Ｌ）　、、イＳ−４を読み取シ、当該セ
クタのアクセスを中止し、代替先セクタのデータをｄｔ
、取る。この読取り動作自体は前述したものと同様であ
る。

久に、第５図に示したタイムチャートを参照して磁気デ
ィスクへの１込み動作について説明スル。ｗｒｉ　ｔ−
コマンドカバスインタフエース制御回路８に与えられて
書込み動作に入る。この書込み動作の場合においてもア
ドレス検索動作が完了するまでは前述した続出し動作と
同様であるので、ここではその説明は省略する。

さて、磁気ディスク上の目的とするセクタが検出されｂ
と、比較回路４よシタイミング信号Ｐが出力される。こ
の場合、チェックイネーブル信号番ハリセットされず、
デバイスインタフェース回路９より磁気ディスクにデー
タな書込むための制御信号即ちｔ’ｒｉｔｅＧａｔａ信
号ｄが出力される。以後メモリ１から読み出された制御
情報は信号罵としてマルチプレクサ１１に与えられる。

このとき、信号５によってマルチプレクサ１１は信号ｍ
＠を選択しており、メモリ１の出方溝はシフトレジスタ
５に入力され、ここでパラレルからシリアルへ変換嘔れ
書込みデータにとして出力されて磁気ディスクへ転送さ
れる。この間チェックイネーブル信号ｉは％ｊｌである
ため制両ビット信号ルがｔｏｐの間、アドレスレジスタ
２ｒｊ信号Ｏによってｊ−次更新され信号風の磁気ディ
スクへの曹込み動作が繰返される。そしてアドレスレジ
スタ２の内容がＸ’　ＩＡ’となった時点で信号ルが１
１／とな）、この時の信号屡の内容、即ち５ＹＮ２が！
ルナプレクサ１１を介してシフトレジスタＳに格納され
る。この時点で比較回路４よブー歇信号ｑが出力され、
フリッグ７ｕクプ５がセットされる。そしてフリップ７
０ツグ５よＩｐＳＹＮ２の検出信号Ｓが出力される。

この信号Ｓが出力された時点で比較回路４の動作は完了
すると共に、マルチプレクサ１１は内部バスα側を選択
゛ｆる様に切シ替えられる。以後、上位装置より転送さ
れて来るデータはバスインタフェース回路７．内部バス
α、マルチプレクサ１１ヲ介してシフトレジスタ５に格
納される。このシフトレジスタ３でデータハパラレルか
らシリアルに変換され、書込みデータｋＦｉ磁気ディス
クへ転送され、該尚するセクタに書き込まれる。

尚、第３図（勾の如く、代替先セクタがメモリ１に設定
されている場合には、動作が書込みとなるだけで、前述
したものと基本的には変らない。

以−ヒの様に、第１図に示した記録フォーマットのセフ
タケ有する磁気ディスクのルを出し書込み動作について
゛説明した。ここで、１ｇ１図とは異なる記録フォーマ
ットのセクタを有する磁気ディスクが第２図のデバイス
インタフェース回路９に接続でれた場合、絖出し、書込
み動作自体１ｌｉ１１述した動作と変らないが、メモリ
１１１Ｃ記憶される制御情報はその記録フォーマットに
対応して前記＃１１図のものとは異なってくる。

例えば、公知の固定ヘッド形式の磁気ディスクにおいて
をまシリンダアドレスＩＩｃＡ（１１）　、ＨＣＡ（Ｌ
）が無いので、この櫨の磁気ディスクが前記デバ−１ス
インタフエース回路９に接続されている場合にｒＪ上位
装薩からはヘッドアトし・スＨＡ（Ｈ）。

ｋｌＡ（Ｌ）　、セクタアドレスｌｌ５Ａ等のアｉ゛レ
ス情報を含む制＃情報がバス１００．バスインタフェー
ス１藏７、内部バスαを介して前記メモリ１の所定のア
ドレスに格納されることになる。

ここで、どの様な形式の記録フォーマットのセクタを有
する磁気ディスクがデバイスインタフェース回路９に接
続されているかは、バスインタフェース制御回路８によ
って判尾され、このヤＪ定結果に対応した制御情報が上
位装置よシ転送され、メモリ１に記憶される。

以上本発明の一実施例について説明したが本発明はこの
他にも種々変形して実施し得る。例えば、前記実施例に
おいて、制御情報Ｌｄｒ−αｄコマント、ｗｒｉｔ−コ
マンドが発せられる毎に上位（装置から転送されてメモ
リーＩＣ格納する様に１１１成されているが、予めすべ
ての制御情報なメ毫りに格納しておいても良い。勿論、
この場合でも、ディバイスインタフェース回路９に接続
される磁気ディスクのセクタの記録フォーマットが変る
毎に仁のメモリの内容が変更されることは説明するまで
もない。

また、他の変形例において例えばディバイスインタフェ
ース回路９に、セクタの記録フォーマットが異なる複数
の磁気ディスクか接続された場合であっても、夫々の磁
気ディスクのセクタの記録７＃−マットに対応したｌ！
ｌｌＩ御情報を前情報モリーに格納し、前述した実施例
の様に夫々の制御情報に基いて対象とするｉａ気ディス
ク・：［１ のセクタを検索する様にし゛〔もよい。

この他にも本発明の要旨を逸脱しない範囲て種々変形し
て実施し得る。

【図面の簡単な説明】

第１図は本発明の一実施例による磁気ディスク装置のセ
クタの記録フォーマットを示す図、第２図は本発明の一
実施例による磁気ディスｊの制御装置の一例を示すブロ
ック図、第５図れ本発明の一実施例による磁気ディスク
の制御装置における制御情報を格納するメモリ１の記憶
内容を示す図、第４図及び第５図は動作を説明するため
のタイムチャートｒ鼾等姻蓄幸嘴肩乃他−シ１ダ（１−
ｆｌｌモモーる＝鋤ト４ト妾１４）］］釦→杉−−ト唱
ｉｉき１−翔ト４ト弓〆ゼーｌ−り」麺。 １・・・メモリ、　　　　　２・・・アドレスレジスタ
。 Ｓ・・・シフトレジスタ、４・・・比較回路、８・・・
バスインタフェース制御回路、９・・・デバイスインタ
フェース回路。 代理人ｆＰｍ士　薄　１）利、夕゛、ムオ　　３ Ｔ（１，ト　　　　　　　　　　　　　　　　　　　　
　Ｔヒ゛−／ト（Ｂン （（））

Claims (1)

1. 【特許請求の範囲】 （１）所定の記＠７オーマツトを有する複数のエリアに
   分割され、該エリア毎にその記録フォーマットに関する
   制御情報及びデータを記憶する回転形日己１装置の制御
   装置において、＃エリアから読取られる１ｌｉＩＪ＃　
   ｉ’＃報を一時的に格納する記憶手段と１回転形記憶装
   置のあるエリアをアク　　Ｓセスするに除し、該記録フ
   ォーマットに関する制御情報を記憶するメモリと、該メ
   モリのアドレスを指定するアドレスレジスタと、該アド
   レスレジスタを順次更新して該メモリから続出される制
   御清報と前記記１産手段からの制御情報を比較する比較
   手段と、該比較手段の比較結果に応じて該エリアにデー
   タを書込み又は該エリアから読取られるゲータを転送す
   るｆｉ制御部を有することな特１とする回転形記庫装置
   の制御装置。 （２）　　メモリに格納される大々の１ｔｌｔ制御清報
   に対応し、該１１ｉＩｌｌ＃情報が比較手段で比較すべ
   き情報か否かを区別するために７ラグが付されてメモリ
   に格納されることを特徴とする第１項記載の回転形記憶
   装置の制御装置。 （５）　　該制御装置はパスを介して上位装置に接続さ
   れ中実装置は所定の記録フォーマットに対応した制御情
   報を該制御装置に転送することを特徴とする′ｉｇ１項
   又Ｆ！第２項記載の回転形記憶装置の制御装置。