JPH031267A - マルチcpuシステムの共通メモリアクセス方法 - Google Patents

マルチcpuシステムの共通メモリアクセス方法

Info

Publication number
JPH031267A
JPH031267A JP13561289A JP13561289A JPH031267A JP H031267 A JPH031267 A JP H031267A JP 13561289 A JP13561289 A JP 13561289A JP 13561289 A JP13561289 A JP 13561289A JP H031267 A JPH031267 A JP H031267A
Authority
JP
Japan
Prior art keywords
cpu
common memory
data
interrupt
allocated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13561289A
Other languages
English (en)
Inventor
Hiroyuki Wada
和田 宏行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP13561289A priority Critical patent/JPH031267A/ja
Publication of JPH031267A publication Critical patent/JPH031267A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は、複数のCPUと共通メモリとをハス(システ
ムハス)を介して結合してなるマルチCPUシステムに
おける共通メモリのアクセス方法に関するもので、 特に独立して動作する各CPUが共通メモリを介してデ
ータの授受を極力、時間の無駄なく行い得るようにした
マルチCPU システムの共通メモリアクセス方法に関
する。 なお、以下各図において同一の符号は同一もしくは相当
部分を示す。また論理もしくはレベル″lligh”、
 ”Low”は単に“Hm、“じと記すものとする。
【従来の技術】
第4図は従来のマルチCPUシステムにおける共通メモ
リを介するCPU間のデータ授受の説明図である。同図
においてl (1−0,1−1,1−2,・・・)はc
pu。 2は各CPUIがアクセスし得る共通メモリ、BSはこ
の各CP[11と共通メモリ2とを結合するバス(シス
テムバス)である。またBL (BLO,BLI 、肛
2.・・・)は共通メモリ2内においてそれぞれCPU
l−0,1−1゜l−2,・・・に対応して設けられた
データ変換用の所定の領域としてのブロック(領域)で
ある。そしてこの各ブロック領域BLにはそれぞれ領域
PLが設けられている。なおこのフラグの初期地はすべ
てOとする。ここで独立して動作する複数のCPUIの
間で共通メモリ2によるデータの授受をすることを考え
る。各CPUIは、それぞれ定周期プログラムPTの実
行によって定周期で、共通メモリ2内の自己に割当てら
れたブロック領域BL上のフラグl’Lを監視する。 ここで、例えばcput−oからCP[11−1に通信
する場合には、CPUl−0は、共通メモリ2内のCP
LII用のブロックBLIに伝達したいデータを書込み
、このブロックBLIのフラグPLを第4図のように1
にする。 他方、CPUI−1は前述のように定周期で自分のブロ
ック肛1のフラグPLをチエツクしている。そこでCP
Ul−1は、当8亥のフラグFLの(直が1になった事
をチエツクすると、ブロックBLIのデータを読込み、
当該のフラグPLを再び0とする。以上の操作テCPU
1−0とCPUI−1の間のデータ授受(データ通信)
が実現される。
【発明が解決しようとする課題】
しかしながら前述のような従来システムでは、CPUI
間でデータの授受を行うとき、データを受取るタイミン
グを知るためには、それぞれのCPUIが定周期で自分
のブロック肛のフラグPLをチエツクする必要があった
。そのため、定周期プログラムPTの実行時間分、各C
PUの動作は常に遅くなる。 また、データがブロックBLに書込まれてからそのデー
タを読出すまでの時間が、定周期でフラグPLをチエツ
クしに行く時間分だけ、余分にかがるという問題があっ
た。 そこで本発明は、前記の問題を解消するマルチCPUシ
ステムの共通メモリアクセス方法を提供することを課題
とする。
【課題を解決するための手段】
前記の課題を解決するために本発明の方法は、r複数の
CPU(1など)と、この各cPuによってアクセスさ
れ得る共通メモリ (2など)とをバス(BSなど)を
介して結合してなるマルチcPU システムにおいて、 前記の各CPUにそれぞれ対応する割込発生手段(書込
検出器31割込発生器4など)を前記共通メモリと各対
応のCPUとの間に設け、前記割込発生手段は前記共通
メモリにおける当該のCPt1に割当てられた所定の領
域(ブロック肚なと)へのデータの書込を検出して当該
のcPUへ割込要求(INTなと)を与え、 この割込要求を入力したCPUは(割込処理プログラム
Piの実行などによって)前記共通メモリ内の自己に割
当てられた前記の領域の書込内容を読取るように1する
ものとする。
【作 用】
あるCPU甲がCPU乙にデータを送りたいとき、甲は
共通メモリ内の乙へ割当てられたブロック領域に、送り
たいデータを書込めば、乙への割込発生手段は乙の前記
のブロック領域への書込みを検知し、直ちに乙を割込み
先とする割込要求信号をバス上に発する。この割込要求
信号に呼応して乙の割込処理ルーチンが作動し、乙はこ
のタイミングにより、自分のブロック領域からのデータ
読出し等の作業を行う。このようにして、CPU間のデ
ータ授受が可能となる。
【実施例】
以下第1図ないし第3図に基づいて本発明の詳細な説明
する。 第1図は本発明の一実施例としての全体システムの構成
を示すブロック図である。複数個のCPUI(1−0,
1−1,1−2,・・・)と共通メモリ2とはバスBS
で結ばれており、かつ各CPUIへの割込要求線INT
(INTO,lNTl、 tNT2.・・・)が存在す
る。 R((ROI、 RO2)、 (R11,R12) 、
 (R21,R22) 、・・・)はそれぞれ共通メモ
リ2内の各CP111(1−0,1−1,1−2,・)
への割当領域としてのブロック領域BL (BLO,B
LI 。 BL2.・・・)の上、下限アドレスが設定される範囲
指定レジスタである。 即ち範囲指定レジスタRot、RO2にアドレスをセッ
トすると、CPUl−0への割当領域としてのブロック
BLOの範囲を指定できる。同様にして、範囲指定レジ
スタR11,R12によりCPUl−1への割当領域と
してのブロックBLIの範囲を、同じくレジスタR21
,R22によりCPUl−2への割当領域としてのブロ
ックBL2の範囲を指定できる。 3 (3−0,3−1,3−2,・・・)はそれぞれC
IILII−0,1−1゜1−2.・・・)に対応して
設けられた書込検出器で、後述のようにそれぞれブロッ
クBLO,BLI、BL2.・・・へのデータの書込を
検出する。また4 (4−0,4−1゜4−2. ・)
は同じくそれぞれCI’U1−0.1−1.1−2. 
・4.:対応して設けられた割込発生器で、それぞれ対
応する書込検出器3−0.3−1.3−2.・・・の検
出信号に基づいて、対応する割込要求線INTO,lN
Tl、 INT2.・・・を介し対応するCI’U1−
0.1−1 、 l−2,・・・へSり込要求信号IN
T(INTO,lNTl、 INT2.・・・)を与え
る。各CPUI (1−0゜1−1.1−2.・・・)
は独立して動作し、それぞれ通常処理のプログラム、 
 P(PO,Pi、R2,・・・)を実行しているが、
この通常処理プログラムPの他に各CIIUIはおのお
の割込処理プログラムPi(PiO,Pil、Pi2+
・・・)を持つ。これらの割込処理プログラムPiは、
割込要求信号IN↑と同時に動作を開始するものとする
。 ここで、各cput間でのデータ授受の例としてCPU
I−0からCPt1l−,1へ、CPUl−10)通常
処理プログラムPLの動作の変更のためのデータを送る
場合を考える。 cput−oは共通メモリ2内のCP
Ul−1に割当てられたブロック8L1にデータを書込
む。このとき、書込検出器3−1はブロックBLIにデ
ータが書込まれた事を検出し、割込発生器4−1に“1
1″の検出信号を出す。 第2図は書込検出器3の構成と動作とを、書込検出器3
−1を例にとって説明する図である。同図において、6
 (6−1)はCPUIによるメモリブロックBLへの
データの書込時に書込信号Wに基づいてそのアドレスA
Dを一時記憶するバッファ、7(7〜1)はこのバッフ
ァ6−1内のアドレス値と前記範囲1旨定レジスタR1
1内のアドレス値とを比較する比較器、8 (8−1)
は前記バッファ6−1内のアドレス値と前記範囲指定レ
ジスタR12内のアドレス値とを比較する比較器、9 
(9−1)はこの2つの比較器?−1,8−1の比較出
力のAND条件を求めて、その出力を割込検出器4−1
に与えるANDゲートである。 なお図示してないが他の書込検出器3−0.3−2も3
−1 と同様に構成されており、書込検出器3−Qはバ
ッファ6 (6−0) 、範囲指定レジスタR(ROI
 、 +102) 。 比較器7 (7−0) 、 8 (8−0) 、AND
ゲート9 (9−0)を備え、また書込検出器3−2は
バッファ6(6−2)、範囲指定レジスタR(R21,
R22) 、比較器7 (7−2) 、 (8−2)へ
NOゲー) 9 (9−2>を備えている。 ここで再び第2図に戻り、書込信号Wは、すべてのCP
ULから共通に出力される書込信号であり、通に出力さ
れる書込信号であり、バスBS上に存在する。バッファ
6−1はこの割込信号Wをその端子UNに入力し、この
端子ENへの入力値が“し#なら、入力データ値として
のメモリアドレスADをそのまま出力する。比較器?−
1は、バッファ6−1に入力されたアドレスADの値を
範囲指定レジスタl? l l内のアドレス値と比較し
、その値がレジスタR11O値より小さければ“°真″
”として“11″の信号を出力する。同様に比較器8−
1はバッファ6−1に入力されたアドレスADO値を範
囲指定レジスタR12内のアドレス値と比較し、その値
がレジスタR12より大きければ°゛真′として“11
″の信号を出力する。 今、cput−oからブロックBLが書込まれると、書
込信号Wにより、そのアドレスADは、バッファ6−1
から取込まれ、比較に7−L8−1に入力される。 このアドレスADO値Xがブロック肛lの範囲(R11
> x >R12)なら、へNDゲート9−1を介して
割込発生器4−1の割込要求入力端子IRQへ“H“の
信号が送られる。そこで割込発生器4−1 は端子IR
Qの入力信号の立上りエツジによって、1パルスの割込
要求信号lNTlをそのINT端子から出す。これによ
り割込要求線lNTlを介して、CPUl−1へ別込み
が行われる。 第3図は、CPUIに割込が発生したときの処理動作の
例をcput−tを例にとって示す。即ち割込要求lN
Tlが発生すると、割込処理プログラムPi(Pi1)
が作動し、CPUl−1はその通常処理プログラムP(
P1)の処理を中断してブロックBLIからデータを読
込み、プログラムptに対するデータの変更をする。 このようにして、CP[11−0とCPUl−1との間
のデータ授受が、時間の無駄なく実現可能となる。上記
の説明かられかるとおり、他のCP旧聞のデータ授受も
同様に実現される。 【発明の効果] 本発明によれば、複数のcpu tと、この各CIIU
Iによってアクセスされ得る共通メモリ2とをバスBS
を介して結合してなるマルチCPU システムにおいて
、 前記の各CPUIにそれぞれ対応する割込発生手段とし
ての書込検出器35割込発生器4を前記共通メモリ2と
各対応のCPt1lとの間に設け、前記割込発生手段3
,4は前記共通メモリ2における当該のcpuiに割当
てられた所定のブロック領域BLへのデータの書込を検
出して当該のcpuiへ割込要求INTを与え、 この割込要求INTを入力したCPUは前記共通メモリ
2内の自己に割当てられた前記のブロック領域BLの書
込内容を読取るようにしたので、各CPUIは、従来の
定周期メモリ監視方式のように実行時間を無駄にするこ
となく、他のCPt1lからのデータ送信があれば、直
ちにデータ受取ることが可能である。また本発明ではソ
フトウェアによるメモリ監視によってcpui間の交信
、同期を行う従来方式より、ハードウェアによるロジッ
ク回路からの割込みを利用している分、システム全体の
信頼性も向上する。
【図面の簡単な説明】
第1図は本発明の一実施例としてのシステム構成図。 第2図は第1図における書込検出器の構成と動作例を示
す図。 第3図は第1図におけるCPt1の割込時の動作例の説
明図。 第4図は従来のcpu間のデータ授受の説明図である。 1 (1−0,1−1,1−2):CPU 、 2 :
共通メモリ、BS:バス、INT(INTO,lNTl
、 INT2) ;割込要求線(割込要求信号) 、B
L(BLO,BLI、BL2)ニブロック、R((RO
I。 RO2) 、 (R11,R12) 、 (1?21.
 R22)) :範囲指定レジスタ、3 (3−0,3
−1,3−2) :書込検出器、4 (4−0,4−1
,4−2):割込発生器、W:書込信号、AD:共通メ
モリのアドレス、6(6−1):バッファ、7 (7−
1) 、 8 (8−1);比較器、9 (9−1) 
:ANDゲート、P(PL):通常処理プログラム、P
i(Pi1):割込処理プログラム。

Claims (1)

  1. 【特許請求の範囲】 1)複数のCPUと、この各CPUによってアクセスさ
    れ得る共通メモリとをバスを介して結合してなるマルチ
    CPUシステムにおいて、 前記の各CPUにそれぞれ対応する割込発生手段を前記
    共通メモリと各対応のCPUとの間に設け、前記割込発
    生手段は前記共通メモリにおける当該のCPUに割当て
    られた所定の領域へのデータの書込を検出して当該のC
    PUへ割込要求を与え、この割込要求を入力したCPU
    は前記共通メモリ内の自己に割当てられた前記の領域の
    書込内容を読取るようにしたことを特徴とするマルチC
    PUシステムの共通メモリアクセス方法。
JP13561289A 1989-05-29 1989-05-29 マルチcpuシステムの共通メモリアクセス方法 Pending JPH031267A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13561289A JPH031267A (ja) 1989-05-29 1989-05-29 マルチcpuシステムの共通メモリアクセス方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13561289A JPH031267A (ja) 1989-05-29 1989-05-29 マルチcpuシステムの共通メモリアクセス方法

Publications (1)

Publication Number Publication Date
JPH031267A true JPH031267A (ja) 1991-01-07

Family

ID=15155882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13561289A Pending JPH031267A (ja) 1989-05-29 1989-05-29 マルチcpuシステムの共通メモリアクセス方法

Country Status (1)

Country Link
JP (1) JPH031267A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731638A (en) * 1994-11-22 1998-03-24 Nippondenso Co., Ltd. Starter motor having a two stage magnetic switch and current limiting member

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731638A (en) * 1994-11-22 1998-03-24 Nippondenso Co., Ltd. Starter motor having a two stage magnetic switch and current limiting member

Similar Documents

Publication Publication Date Title
US7949863B2 (en) Inter-port communication in a multi-port memory device
KR900004006B1 (ko) 마이크로 프로세서 시스템
US6928523B2 (en) Synchronous signal producing circuit for controlling a data ready signal indicative of end of access to a shared memory and thereby controlling synchronization between processor and coprocessor
JPS5924462B2 (ja) 共有メモリのアクセス制御方式
WO2023221753A1 (zh) 串口通信方法及相关装置
JPH09185578A (ja) 拡張/ブリッジpciバスにおいてpci割込みバインディングおよびそれに関連した待ち時間を最適化するための方法および装置
JPH0479026B2 (ja)
JPS62226257A (ja) 演算処理装置
JPH05324348A (ja) シングルチップマイクロコンピュータ
US4864533A (en) Data transfer control unit permitting data access to memory prior to completion of data transfer
JPH031267A (ja) マルチcpuシステムの共通メモリアクセス方法
JPH04332063A (ja) ローカルコンピューティングシステムによるホストコンピューティングシステムへのアクセス制御を調整するためのローカルコンピューティングシステムとともに使用される装置
US20050223130A1 (en) Data transfer between an external data source and a memory associated with a data processor
CN110221861B (zh) 一种cpu寄存器体系结构及其中断处理方法
US20030018842A1 (en) Interrupt controller
JPH0283736A (ja) バッファ記憶制御装置のosc検出方式
JPH06274462A (ja) 共有メモリの非同期書込み方式
JP3103174B2 (ja) メモリアクセス装置
JPS603049A (ja) バスインタ−フエ−ス装置
JPH03232052A (ja) 共有データの排他アクセス方式
JP2781999B2 (ja) マルチプロセツサシステムにおける共通データチヤネル装置起動方式
JPH06231032A (ja) アクセス制御装置
JPS59177631A (ja) Dma制御方式
JP3219422B2 (ja) キャッシュメモリ制御方式
JP2847729B2 (ja) 情報処理装置