JPH03125595A - 時間スイッチ - Google Patents

時間スイッチ

Info

Publication number
JPH03125595A
JPH03125595A JP26477389A JP26477389A JPH03125595A JP H03125595 A JPH03125595 A JP H03125595A JP 26477389 A JP26477389 A JP 26477389A JP 26477389 A JP26477389 A JP 26477389A JP H03125595 A JPH03125595 A JP H03125595A
Authority
JP
Japan
Prior art keywords
time switch
data
memory
call
highway
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26477389A
Other languages
English (en)
Inventor
Koichi Murata
村田 幸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26477389A priority Critical patent/JPH03125595A/ja
Publication of JPH03125595A publication Critical patent/JPH03125595A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電話呼およびデータ呼の回線交換を行う時間
スイッチに利用する。
〔概要〕
本発明はランダムライトシーケンシャルリード方式の時
間スイッチにおいて、 書込制御メモリに入力ハイウェイの各タイムスロット番
号に対応するアドレスに入力ハイウェイのタイムスロッ
ト番号に対応する出力ハイウェイのタイムスロット番号
に合わせて1ビットの電話呼またはデータ呼の識別情報
を格納しておき、時間スイッチメモリへの入力データの
書込時にこの識別情報が電話呼を指示する場合には入力
データの最下位をランダムに反転させることにより、電
話呼とデータ呼との種別によって課金度数を変えること
ができる。
〔従来の技術〕
第3図は従来例の時間スイッチのブロック構成図である
。第4図は他の従来例の時間スイッチのブロック構成図
である。
従来、ランダムライトシーケンシャルリード方式の時間
スイッチは、第3図に示すような構成であった。第3図
において、時間スイッチメモリ31には、アドレスバス
34を介して書込制御メモリ32および順番読出カウン
タ33が接続されている。入力ハイウェイ35の8ビッ
ト並列のデータは、時間スイッチメモリ31へのデータ
入力となり、時間スイッチメモリ31のデータ出力は、
8ビット並列の出力ハイウェイ36に出力される。書込
制御メモリ32のアドレス値がrtj」の位置にスイッ
チング情報としてTk  (出力ハイウェイのタイムス
ロット番号)を設定すると、時間スイッチメモリ31の
アドレスの値が「Tk」の位置には入力ハイウェイ35
のタイムスロット番号tJの8ビットの並列データ(b
7 be ’bs t)a l):+ b21)+  
bo)が書込まれ、順番読出カウンタ33により時間ス
イッチメモリ31の内容は順次読出されるために出力ハ
イウェイ36のタイムスロット番号T、には8ビットの
並列データ「b7 b6 b5 b、b3b2b1 b
o」が出力される。
さらに、従来、シーケンシャルライトランダムリード方
式の時間スイッチは、第4図に示すような構成であった
。第4図において、時間スイッチメモリ41には、アド
レスバス44を介して続出制御メモリ42および順番書
込カウンタ43が接続されている。入力ハイウェイ45
の8ビット並列のデータは、時間スイッチメモリ41へ
のデータ入力となり、時間スイッチメモリ41のデータ
出力は8ビット並列の出力ハイウェイ46に出力される
。時間スイッチメモリ41には、順番書込カウンタ43
により順次入力ハイウェイ45の8ビットの並列データ
が書込まれる。すなわち、入力ハイウェイ45のタイム
スロット番号t」の8ビットの並列データrb、b6b
、b4 b3 b2 bl b。」は時間スイッチメモ
リ41のアドレスの値がrtj」の位置に書込まれ、続
出制御メモリ42のアドレスの値が「T、l」の位置に
スイッチング情報としてrtj」(入力ハイウェイのタ
イムスロット番号)を設定すると、出力ハイウェイ46
のタイムスロット番号T8には8ビットの並列データ「
b7be bs ba ba b2b1)oJが出力さ
れる。
〔発明が解決しようとする問題点〕
しかし、このような従来例の時間スイッチでは、時分割
回線交換機で電話呼およびデータ呼の交換を行う場合に
、−律に透過的にスイッチングを行うために、電話呼と
データ呼との種別によって課金度数を変えることができ
ない欠点があった。
本発明は上記の欠点を解決するもので、電話呼とデータ
呼との種別によって課金度数を変えることができる時間
スイッチを提供することを目的とする。
〔問題慮を解決するた必の手段〕
本発明は、入力ハイウェイに入力が接続され、出力ハイ
ウェイに出力が接続された時間スイッチメモリと、上記
入力ハイウェイの各タイムスロット番号に対応するアド
レスに上記出力ハイウェイのタイムスロット番号が設定
され、上記時間スイッチメモリの書込制御を行う書込制
御メモリと、上記時間スイッチメモリの内容を順番に読
出す順番読出カウンタとを備えた時間スイッチにおいて
、上記書込制御メモリは、上記設定されたタイムスロッ
ト番号に合わせて1ビットの電話呼かまたはデータ呼か
を示す識別情報を格納する手段を含み、上記時間スイッ
チメモリに入力データを書込むときに上記識別情報が電
話呼を示す場合にはこの入力データの最下位をランダム
に反転させる手段を備えたことを特徴とする。
また、本発明は、入力ハイウェイに入力が接続され、出
力ハイウェイに出力が接続された時間スイッチメモリと
、上記出カッ1イウエイの各タイムスロット番号に対応
するアドレスに上記入力ハイウェイのタイムスロット番
号が設定され、上記時間スイッチメモリの読出制御を行
う読出制御メモリと、上記時間スイッチメモリに順番に
入力デー夕を書込む順番書込カウンタとを備えた時間ス
イッチにおいて、上記読出制御メモリは、上記設定され
たタイムスロット番号に合わせて1ビットの電話呼かま
たはデータ呼かを示す識別情報を格納する手段を含み、
上記時間スイッチメモリの内容を読出すときに上記識別
情報が電話呼を示す場合にはこの読出されたデータの最
下位をランダムに反転させる手段を備えることができる
〔作用〕
書込制御メモリは、設定された出力ハイウェイのタイム
スロット番号に合わせて1ビットの電話呼かまたはデー
タ呼かを示す識別情報を格納する。
反転させる手段は時間スイッチメモリへの入力データの
書込時に上記識別情報が電話呼を指示する場合にはこの
入力データの最下位をランダムに反転させる。以上の動
作により電話呼とデータ呼との種別によって課金度数を
変えることができる。
〔実施例〕
本発明の実施例について図面を参照して説明する。第1
図は本発明一実施例時間スイッチのブロック構成図であ
り、ランダムライトシーケンシャルリード方式の時間ス
イッチを示す。第1図において、時間スイッチは、入力
ハイウェイ15に入力が接続され、出力ハイウェイ16
に出力が接続された時間スイッチメモリ11と、入力ハ
イウェイ15の各タイムスロット番号tjに対応するア
ドレスに出力ハイウェイ16のタイムスロット番号T6
が設定され、アドレスバス24を介して時間スイッチメ
モリ11の書込制御を行う書込制御メモリ12と、アド
レスバス24を介して時間スイッチメモ1月1の内容を
順番に読出す順番読出力ランク13とを備える。
ここで本発明の特徴とするところは、書込制御メモ1月
2は、上記設定されたタイムスロット番号に合わせて1
ビットの電話呼かまたはデータ呼かを示す識別情報Sk
を格納する手段を含み、時間スイッチメモリ11に入力
データを書込むときに識別情報Skが電話呼を示す場合
にはこの入力データの最下位をランダムに反転させる手
段としてランダムバタン発生回路17、論理積回路18
および論理和回路19を備えたことにある。
このような構成の時間スイッチの動作について説明する
第1図において、入力ハイウェイ15のタイムスロット
番号tJのデータを出力ハイウェイ16のタイムスロッ
ト番号Tkに出力する場合について説明する。書込制御
メモリ12のアドレスがrtj」の位置にスイッチ情報
として「Tk」 (出力ハイウェイ16のタイムスロッ
ト番号)と電話呼またはデータ呼の識別情報8つとを設
定する。入力ハイウェイ15のタイムスロット番号t」
の8ビット並列データrb7 b6b5 b、b3 b
2b、bo」とした場合に、時間スイッチメモ1月1の
アドレスが「Tk」の位置には識別情報Skが「0」の
とき「b7b6b5b4 b3 b2b1 bo」が透
過的に書込まれ、識別情報Skが「1」のときには、ラ
ンダムバタン発生回路17によりランダムに最下位ビッ
トを反転させたデータrb7bs b5 b、b、b2
b。
2」が書込まれる。順番読出しカウンタ13により時間
スイッチメモリ11の内容は順次読出され、出力ハイウ
ェイ16のタイムスロット番号Tkには識別情報S、の
値に応じてrb、b6b5b、b3b21)+  bo
 Jまたは「b7 b6 b5 b、b3b2b、z」
が出力される。
第2図は本発明他の実施例時間スイッチのブロック構成
図であり、シーケンシャルライトランダムリード方式の
時間スイッチを示す。時間スイッチメモリ21にはアド
レスバス24を介して読出制御メモリ22および順番書
込カウンタ23が接続されている。入力ハイウェイ25
の8ビット並列のデータは、時間スイッチメモリ21へ
のデータ入力となり、時間スイッチメモリ21のデータ
出力は8ビット並列の出力ハイウェイ26に出力される
が、最下位ビットの出力ハイウェイのみは論理和回路2
9を経由して出力される。読出制御メモリ22の出力の
1ビットとランダムバタン発生回路27の出力とは論理
積回路28に入力され、その出力は論理和回路29の片
方の入力に接続されている。
第2図において、入力ハイウェイ25のタイムスロット
番号tjのデータを出力ハイウェイ26のタイムスロッ
ト番号Tkに出力する場合について説明0 する。入力ハイウェイ25のタイムスロット番号tJの
8ビット並列データを第1図に示す場合と同様にrb7
 b6 bs  b4 bs  b21)+  1)o
 Jとすると、順番書込カウンタ23により時間スイッ
チメモIJ21には、入力ハイウェイ25のデータが順
次書込まれ、アドレスの値が「tj」位置には「b7b
6bs b<  b+ b2b+  bo Jがそのま
ま書込まれる。ここで、読出制御メモリ22のアドレス
値が「TkJの位置にスイッチング情報として「tJ」
(入力ハイウェイのタイムスロット番号)と電話呼また
はデータ呼の識別情報S、とを設定した場合に、識別情
報Sjが「0」のどきには出力ハイウェイ26のタイム
スロット番号Tkには8ビットの並列データ”b7 b
s bs ba ba b2b+  bo Jが透過的
に出力され、識別情報S」が「1」のときにはランダム
バタン発生回路27によりランダムに最下位ビットを反
転させた並列データが出力される。
上述のように、書込制御メモリまたは読出制御メモリに
電話呼またはデータ呼の識別情報を設け、その情報が電
話呼を指示する場合に、データの最下位ビットをランダ
ムに反転させることにより、データ呼の透過通信を不可
能にする。このために、データ呼の課金度数を電話呼よ
り大きく設定して区別を設けることも可能となり、この
ときに電話呼で契約してデータ呼を使用するような悪意
加入者を排除できる。また、電話呼の場合に、−船釣に
公知のPCMコードが使用されるために最下位ビットを
ランダムに反転させても通話品質を大幅に劣化させるこ
とはなく、問題にはならない。
〔発明の効果〕
以上説明したように、本発明は、電話呼とデータ呼との
種別により課金度数を変えることができる優れた効果が
ある。
【図面の簡単な説明】
第1図は本発明一実施例時間スイッチのブロック構成図
。 第2図は本発明他の実施例時間スイッチのブロック構成
図。 1 2 第3図は従来例の時間スイッチのブロック構成図。 第4図は他の従来例の時間スイッチのブロック構成図。 11.21・・・時間スイッチメモリ、12・・・書込
制御メモリ、13・・・順番読出カウンタ、14.24
・・・アドレスバス、15.25・・・入力ハイウェイ
、16.26・・・出カッ1イウエイ、17.27・・
・ランダムバタン発生回路、18.28・・・論理積回
路、19.29・・・論理和回路、22・・・読出制御
メモリ、23・・・順番書込カウンタ、Sk、SU・・
・識別情報、土、・・・入力ハイウェイのタイムスロッ
ト番号、T6・・・出力ハイウェイのタイムスロット番
号。 3

Claims (1)

  1. 【特許請求の範囲】 1、入力ハイウェイに入力が接続され、出力ハイウェイ
    に出力が接続された時間スイッチメモリと、上記入力ハ
    イウェイの各タイムスロット番号に対応するアドレスに
    上記出力ハイウェイのタイムスロット番号が設定され、
    上記時間スイッチメモリの書込制御を行う書込制御メモ
    リと、上記時間スイッチメモリの内容を順番に読出す順
    番読出カウンタとを備えた時間スイッチにおいて、 上記書込制御メモリは、上記設定されたタイムスロット
    番号に合わせて1ビットの電話呼かまたはデータ呼かを
    示す識別情報を格納する手段を含み、 上記時間スイッチメモリに入力データを書込むときに上
    記識別情報が電話呼を示す場合にはこの入力データの最
    下位をランダムに反転させる手段を備えた ことを特徴とする時間スイッチ。
JP26477389A 1989-10-11 1989-10-11 時間スイッチ Pending JPH03125595A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26477389A JPH03125595A (ja) 1989-10-11 1989-10-11 時間スイッチ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26477389A JPH03125595A (ja) 1989-10-11 1989-10-11 時間スイッチ

Publications (1)

Publication Number Publication Date
JPH03125595A true JPH03125595A (ja) 1991-05-28

Family

ID=17407989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26477389A Pending JPH03125595A (ja) 1989-10-11 1989-10-11 時間スイッチ

Country Status (1)

Country Link
JP (1) JPH03125595A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003536300A (ja) * 2000-06-06 2003-12-02 ビテッセ セミコンダクター コーポレイション スイッチマトリクスモジュールを備えたクロスポイントスイッチ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003536300A (ja) * 2000-06-06 2003-12-02 ビテッセ セミコンダクター コーポレイション スイッチマトリクスモジュールを備えたクロスポイントスイッチ
JP2011045136A (ja) * 2000-06-06 2011-03-03 Vitesse Semiconductor Corp スイッチマトリクスモジュールを備えたクロスポイントスイッチ

Similar Documents

Publication Publication Date Title
CA1090909A (en) Communication system using intelligent network processor
US4561072A (en) Memory system handling a plurality of bits as a unit to be processed
JPH03125595A (ja) 時間スイッチ
US4719592A (en) Sequence generator
SU1624526A2 (ru) Запоминающее устройство с многоформатным доступом к данным
SU1355997A1 (ru) Запоминающее устройство с многоформатным доступом к данным
JPS6198441A (ja) 半導体集積回路
US6081869A (en) Bit-field peripheral
JPH06252981A (ja) パラレルデータ転送回路
JPH05289938A (ja) メモリアクセス装置
SU1164688A1 (ru) Устройство дл параллельного обмена информацией
RU2037269C1 (ru) Преобразователь четырехразрядного кода грея в двоично-десятичный код
SU1126957A1 (ru) Устройство дл обработки прерываний
SU864336A1 (ru) Логическое запоминающее устройство
SU750567A1 (ru) Буферное запоминающее устройство
SU1184009A1 (ru) Запоминающее устройство
JPS5927937B2 (ja) 情報処理回路
SU1370766A1 (ru) Устройство неординарной разовой коммутации
SU682949A1 (ru) Посто нное запоминающее устройство с последовательной выборкой
SU1265780A1 (ru) Устройство дл сопр жени ЦВМ и накопител информации
JPH06133380A (ja) 時間スイッチのアクセス方法、時間スイッチ、時間スイッチマトリックス、時分割通話路および時分割ディジタル電子交換機
JPS6379133A (ja) プログラムの不正使用防止方式
JPS585128U (ja) エンコ−ド回路
JPH0445608A (ja) 制御信号発生回路
JPS59219780A (ja) グラフイツクメモリ・アクセス回路