SU682949A1 - Посто нное запоминающее устройство с последовательной выборкой - Google Patents

Description

а б лип а 1Из табл. 1 ВИДНО, что числа с п того по

восьмое в разр дах от (т+1) до (т + п) имеют монотонные группы символов, т. е. с избыточную информацию.

Дл  определени  числа запоминающих элементов эту избыточную информацию устран ют применением кода позиций переходов, при котором запись в накопителе производитс  только один раз, а остальна  повтор юща с  ипформаци  из числа в число описываетс  с одних и тех же запомиJ5 нающих элементов при помощи управл ющего разр да 12, накопител  3, триггера И режима считывани  и ключа 10.

Табл. 2 содержит преобразованную мат20 рицу информации дл  записи в накопителе.

Таблица 2

где «- - записанные в коде позиции переходов символы;

УР - управл ющий разр д накопител , хран щий признак смены вида кодировани  информации.

Эффективность применени  кода позиций переходов дл  разр дной информации накопител  3 определ етс  из услови 

1«Р(I)

где /(- число «1 в /-ОМ столбце при его кодировании в коде позиций переходов; Р - число «1 в /-ОМ столбце при его

кодировании в двоичном коде. Условие (1) выполн етс  дл  числе от п того до восьмого в разр дах от (т + 1) до (т + п), которые записывают в коде позиций переходов (см. табл. 2). Оставшуюс  информацию записывают в накопитель в

двоичном коде. Все числа в разр дах от 1 до m записывают в массив 13 запоминающих элементов накопител  3, а считывание осуществл етс  первым регистром 14 из триггеров с раздельными входами регистра числа 6. Все числа в разр дах от (т+1) до (т + п) записывают в подмассив 15 запоминающих элементов накопител  3 и считывают вторым регистром 16 из триггеров со счетными входами регистра 6.

В исходном состо нии ПЗУ, когда хранима  информаци  записана в этом устройстве , регистр 1 адреса, дешифратор 2, триггер 11 режима считывани  установлены в «О. При этом с триггера 11 режима считывани  подаетс  разрешающий потенциал на второй вход ключа 10.

В первом цикле работы ПЗУ на шину 8 нодаетс  сигнал «сброс, который непосредственно сбрасывает в «О регистр 14 из триггеров с раздельными входами, а через открытый ключ 10 осуществл етс  сброс триггеров регистра 16.

В следующем цикле работы поступающий код адреса обеспечивает подачу на выход устройства кода числа, соответствуюп1его адресу.

В следующем цикле работы поступающий код адреса обеспечивает подачу на выход устройства кода числа, соответствующего адресу. Когда условие (1) не выполн етс , ПЗУ работает как обычное, запомина  поступивщую информацию в двоичном коде в массивах 13 и 15 накопител . При этом в управл ющий разр д 12 накопител  ничего не записываетс , так как записи в коде позиции переходов не произощло .

С выхода разр да 12 накопител  3 на вход триггера 11 режима считывани  сигнал не поступает, и очередным сигналом «сброс регистры 14 и 16 зстанавливаютс  в состо ние «О (сигнал «1 ка выходе триггера И).

При выполнении услови  (1) дл  последующих чисел в последнем числе, записанном в двоичном коде, в разр де 12 запоминаетс  «1, указывающа  на нризнак кодироваии  последующих чисел (в числах с п того по восьмое дл  разр дов (т + 1, т. + 2, ..., пг + п) в коде позиций переходов. В этом случае на выходе разр да 12 накопител  3 формируетс  управл ющий сигнал , устанавливающий триггер 11 во второе устойчивое состо ние. При этом выходной нулевой потенцнал триггера 11 запрещает по второму входу ключа 10 поступлепие сигнала «сброс на вход регистра 16 в очередном цикле выборки информации из накопител  3. В этом случае при считывании очередного числа с регистра 14 считываетс  информаци  в двоичном коде согласно коду адреса, а с регистра 16 считываетс  информаци , записанна  в последнем числе до переключени  триггера 11. Когда подмассив 15 запоминающих

элементов накопител  3 дл  хранени  информации в коде позиций переходов заканчиваетс , и последующее число записано в двоичном коде, то в разр д 12 накопител  3 последнего восьмого числа данного подмассива записываетс  «1 и при его считывапии на выходе разр да 12 накопител  3 по вл етс  сигнал, устанавливающий триггер 11 в исходное состо ние. Сброс

всех разр дов регистра 16 в нулевое состо ние перед каждой записью информации , выбранной из подмассива 15 запоминающих элементов накопител  3 дл  записанных в двоичном коде чисел, обеспечиваетс  ключом 10.

Claims (2)

1.Крайзмер Л. П. Быстродействующие ферромагнитные запоминающие устройства . М.-Л., 1964, с. 315.

2.Дроздов Е. А., Комарницкий В. А., П тибратов А. П. Многопрограммные цифровые вычислительные машины. М., Воениздат , 1974, с. 213.

Г /J т S //

ii-4

IT

-t

Л

P да t.

FT

и