SU1536440A1 - Функциональный синхрогенератор дл доменной пам ти - Google Patents

Функциональный синхрогенератор дл доменной пам ти Download PDF

Info

Publication number
SU1536440A1
SU1536440A1 SU884392841A SU4392841A SU1536440A1 SU 1536440 A1 SU1536440 A1 SU 1536440A1 SU 884392841 A SU884392841 A SU 884392841A SU 4392841 A SU4392841 A SU 4392841A SU 1536440 A1 SU1536440 A1 SU 1536440A1
Authority
SU
USSR - Soviet Union
Prior art keywords
functional
output
decoder
clock
generator
Prior art date
Application number
SU884392841A
Other languages
English (en)
Inventor
Геннадий Евгеньевич Аникеев
Елена Юрьевна Коростелева
Original Assignee
Московский энергетический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский энергетический институт filed Critical Московский энергетический институт
Priority to SU884392841A priority Critical patent/SU1536440A1/ru
Application granted granted Critical
Publication of SU1536440A1 publication Critical patent/SU1536440A1/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах пам ти на цилиндрических магнитных доменах (ЦМД). Целью изобретени   вл етс  упрощение и повышение надежности синхрогенератора. Синхрогенератор содержит генератор 1 тактовых импульсов, двоичный счетчик 2, блок 3 посто нной пам ти, дешифраторы 4 сигналов переключени , формирователь 5 строба дешифраторов, формирователи функциональных сигналов в виде Д-триггеров 6. Функциональный синхрогенератор экономно расходует пам ть блока посто нной пам ти. 2 ил.

Description

Изобретение относитс  к вычисли- тельной технике и может быть использовано в устройствах пам ти на цилиндрических магнитных доменах (ЦМД). Цель изобретени  - упрощение и повышение надежности синхрогенератора
На фиг. 1 изображена блок-схема синхрогенератора; на фиг. 2 - пример выполнени  синхрогенератора, имеющего одну группу из семи функциональных сигналов.
Функциональный синхрогенератор (фиг. 1) содержит генератор 1 тактовых импульсов, двоичный счетчик 2, блок 3 посто нной пам ти (БПП), дешифраторы 4 сигналов переключени , формирователь 5 строба дешифраторов, формирователи функциональных сигналов в виде D-триггеров 6.
Функциональный синхрогенератор работает следующим образом.
Тактовые импульсы с выхода генератора 1 поступают на счетный вход счетчика 2, в результате на выходе последнего имеетс  посто нно и циклически мен ющийс  код. Частоту тактовых импульсов выбирают из услови , чтобы полный цикл счетчика 2 был равен периоду вращающегос  пол  доменной микросборки. Поэтому период генератора 1 тактовых импульсов представл ет собой минимальный дискрет приращени  времени, а содержимое счетчика 2  вл етс  двоичным представлением развертки периода пол  управлени  в единицах периода генератора 1 тактовых импульсов. Двоичный код с выхода счетчика 2 поступает на. вход 7 адресных разр дов БПП 3, в который занесена информаци  о моментах переключени  состо ни  функциональных сигналов (ФС) ,
Информаци  кодируетс  следующим образом. Выходные разр ды данных БПП разбиваютс  на группы 8 независимо декодируемых ФС. Внутри группы выходы соответствующих разр дов рассматриваютс  как код, имеющий 2м состо ний , где и - число разр дов в данной группе. Этот код дешифрируетс  дешифратором 4 сигналов переключени , который выдает сигнал на одном из своих выходов в зависимости от входного кода данной группы. Эти выходы используютс  следующим образом. Один из выходов 9 (удобнее всего соответствующий нулевому коду) не подключаетс , остальные выходы разбиваютс 
5
0
5
0
5
0
5
0
5
на пары, причем один из выходов 10 пары соединен с синхровходом D-триг- гера 6, а другой выход 11 подключен к входу сброса D-триггера 6. Кажда  пара управл ет формированием на выходах 12 D-триггеров соответствующих функциональных сигналов (например, генерации, переключени  и копировани  доменов в доменной микросборке), На информационный вход D-триггера поступает разрешение формировани  данного ФС в виде сигнала высокого уровн . Во врем  работы счетчика 2 происходит последовательное считывание из всех  чеек пам ти БПП 3. Если в соответствующий момент цикла доменной микросборки (т.е. при определенном содержании счетчика 2) необходимо подать некоторый функциональный сигнал, то в  чейку пам ти БПП по данному адресу записываетс  двоичный код, который при дешифрации вызывает сигнал установки на соответствующем выходе 10 дешифратора 4. Если одновременно с по влением этого сигнала на соответствующем входе 13 разрешени  имеетс  разрешающий сигнал высокого уровн , то данный триггер 6 устанавливаетс  в 1, а на его выходе по вл етс  нужный функциональный сигнал . Этот сигнал удерживаетс  до тех пор, пока код в счетчике 2 не измен етс  до состо ни , соответствующего моменту сброса данного функционального сигнала. По адресу, соответствующему этому коду счетчика 2, в БПП записываетс  двоичный код, который после дешифрации соответствующих разр дов в дешифраторе 4 вызывает на выходе 11 сигнал сброса функционального сигнала, поступающий на вход сброса данного D-триггера 6. Таким образом , момент по влени  на входе одного из дешифраторов 4 кода установки или сброса определ ет изменение состо ни  соответствующего ФС. Формирователь 5 строба дешифратора подает сигнал 14 стробировани  дешифратора 4 с задержкой, достаточной дл  завершени  переходных процессов переключени  счетчика 2 и БПП 3. Этим исключаетс  по вление коротких импульсов помех на выходах дешифратора, которые могут вызвать ложное переключение D-триггеров 6. Внутри одной группы ФС переключение может происходить только последовательно, в то врем  как переключение ФС, принадлежащих
разным группам, может происходить в один и тот же момент времени. Дбмен- ные микросборки имеют большой допуск на момент переключени  ФС. Кроме того , как правило, ФС не перекрываютс  во времени. Это позвол ет в большинстве случаев использовать одну группу ФС. Можно также задублировать сигналы установки и сброса ФС в БПЦ по соседним адресам, что позвол ет дополнительно повысить надежность работы синхрогенератора.
Предлагаемый функциональный синх- рогенератор экономно расходует пам ть БПП.
На фиг. 2 показан пример выполнени  синхрогенератора, вырабатывающего одну группу функциональных сигналов . Счетчик 2 может быть выполнен на микросхемах К155ИЕ7, дешифратор
4- на К155ИДЗ, триггеры 6 - нд К155ТМ2, генератор I и формирователь
5- на логических элементах 155 серии и микросхеме К155АГЗ. В качестве БПП использована микросхема КР556РТ4. При частоте управл ющего пол  доменных микросборок 100 кГц частота генератора составл ет 6,4 НГц, дискретность установки сигналов и сброса - 160 не. Синхрогенератор формирует семь функциональных сигналов.
В БПП записываютс  лишь коды переключени , причем число  чеек пам ти, которых записана эта информаци , авно 2g, где g - число ФС. В остальных  чейках сохран етс  исходна  (обычно нулева ) информаци . В известном устройстве информаци  записыватс  во все  чейки пам ти, соответствующие активному уровню ФС. Поэтому еро тность искажени  информации (на- пример, в результате самовосстановлеи  перемычек) в нем существенно выше. Кроме того, в предлагаемом устройстве можно использовать дублироание сигналов установки и сброса ункциональных сигналов. Из схемы
0
5
0
5
0
5
0
5
синхрогенератора исключены -управл ющие триггеры, логические схемы и вентильна  схема, что также повышает надежность устройства. Возрастает также выход годных запрограммированных БПП за счет существенного уменьшени  числа программируемых  чеек пам ти, что снижает стоимость устройства . Хранение информации в закодированном виде существенно уменьшает требуемый объем БПП.

Claims (1)

  1. Формула изобретени 
    Функциональный синхрогенератор дл  доменной пам ти, содержащий генератор тактовых импульсов, выход которого подключен к счетному входу двоичного счетчика, блок посто нной пам ти , адресный вход которого соединен с выходом двоичного счетчика, отличающийс  тем, что, с целью упрощени  и повышени  надежности синхрогенератора, он содержит дешифраторы сигналов переключени  по числу независимо декодируемых групп функциональных сигналов, информационные входы дешифраторов сигналов переключени  соединены с соответствующим выходом разр дов данных блока посто нной пам ти, формирователь строба дешифраторов, вход которого подключен к выходу генератора тактовых импульсов, а выход - к входам стробировани  дешифраторов сигналов переключени , формирователи функциональных сигналов в виде D-триггеров, синхровходы которых подключены к соответствующим выходам установки функционального сигнала дешифраторов сигналов переключени , информационные входы  вл ютс  входами разрешени  формировани  данного функционального сигнала, входы сброса соединены с соответствующими выходами сброса функционального сигнала дешифраторов сигналов переключени , а выходы  вл ютс  выходами синхрогенератора.
    ФС
    Фм.1
SU884392841A 1988-03-16 1988-03-16 Функциональный синхрогенератор дл доменной пам ти SU1536440A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884392841A SU1536440A1 (ru) 1988-03-16 1988-03-16 Функциональный синхрогенератор дл доменной пам ти

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884392841A SU1536440A1 (ru) 1988-03-16 1988-03-16 Функциональный синхрогенератор дл доменной пам ти

Publications (1)

Publication Number Publication Date
SU1536440A1 true SU1536440A1 (ru) 1990-01-15

Family

ID=21361457

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884392841A SU1536440A1 (ru) 1988-03-16 1988-03-16 Функциональный синхрогенератор дл доменной пам ти

Country Status (1)

Country Link
SU (1) SU1536440A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Electronic Engineering, 1979, № 625, p. 39. Electronic Design, v. 27, 1979, 10, p. 60. *

Similar Documents

Publication Publication Date Title
SU1536440A1 (ru) Функциональный синхрогенератор дл доменной пам ти
JPS5532270A (en) Read control circuit for memory unit
SU951401A1 (ru) Запоминающее устройство
SU1658190A1 (ru) Устройство дл контрол монотонно измен ющегос кода
SU1695266A1 (ru) Многоканальное устройство дл программного управлени
SU1732349A1 (ru) Устройство дл вывода информации
SU1541669A1 (ru) Программатор
SU1335968A1 (ru) Генератор сигналов
SU1619341A2 (ru) Функциональный синхрогенератор дл доменной пам ти
SU1437974A1 (ru) Генератор псевдослучайных сигналов
SU1508287A1 (ru) Запоминающее устройство с контролем
SU1126951A1 (ru) Генератор цепи Маркова
SU1735861A1 (ru) Устройство дл сопр жени ЭВМ с внешней пам тью
SU1499407A1 (ru) Устройство управлени дл доменной пам ти
SU1368880A1 (ru) Устройство управлени
SU1013954A1 (ru) Генератор псевдослучайной последовательности
SU610175A1 (ru) Ассоциативное запоминающее устройство
SU1215137A1 (ru) Запоминающее устройство с коррекцией информации
SU743031A1 (ru) Запоминающее устройство
SU1264174A1 (ru) Устройство дл обслуживани запросов
SU682949A1 (ru) Посто нное запоминающее устройство с последовательной выборкой
SU1640827A1 (ru) Устройство дл преобразовани последовательного кода
SU1188784A1 (ru) Запоминающее устройство с самоконтролем
SU1624527A2 (ru) Посто нное запоминающее устройство
SU1370766A1 (ru) Устройство неординарной разовой коммутации