JPH03125457A - 半導体ウェハ支持キャリア - Google Patents

半導体ウェハ支持キャリア

Info

Publication number
JPH03125457A
JPH03125457A JP1263440A JP26344089A JPH03125457A JP H03125457 A JPH03125457 A JP H03125457A JP 1263440 A JP1263440 A JP 1263440A JP 26344089 A JP26344089 A JP 26344089A JP H03125457 A JPH03125457 A JP H03125457A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
dust
semiconductor
liquid phase
liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1263440A
Other languages
English (en)
Other versions
JPH06103720B2 (ja
Inventor
Masako Kodera
雅子 小寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1263440A priority Critical patent/JPH06103720B2/ja
Priority to KR1019900015932A priority patent/KR910008819A/ko
Priority to US07/594,308 priority patent/US5131546A/en
Publication of JPH03125457A publication Critical patent/JPH03125457A/ja
Priority to KR2019940015682U priority patent/KR950010445Y1/ko
Publication of JPH06103720B2 publication Critical patent/JPH06103720B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67313Horizontal boat type carrier whereby the substrates are vertically supported, e.g. comprising rod-shaped elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体ウェハ支持キャリアに係り、特に、半
導体ウェハを液相中において液相処理する際に、この半
導体ウェハを支持するようにした半導体ウェハ支持キャ
リアに関する。
(従来の技術) 半導体装置の製造工程において、半導体ウエノ1は種々
の液相処理を受ける。例えば、半導体ウェハ表面の不純
物による汚染を除去するために洗浄液による洗浄処理を
受けたり、あるいは過飽和溶液からの析出反応により半
導体ウェハの表面にシリコン酸化物の膜を形成する処理
(LPD法)を受けたりする。
このような液相処理は、半導体ウェハを半導体ウェハ支
持キャリアによって支持し、この半導体ウェハを支持し
たまま支持キャリアを半導体ウェハとともに各種処理液
内に出入れすることにより行なわれている。
ここに、従来の一般的な半導体ウェハ支持キャリアにあ
っては、液相処理を施す際、半導体ウェハの表面にゴミ
が付着してしまうことを防止するための手段は、何等備
えられていなかった。
即ち、第9図及び第10図に示すように、液相処理装置
1の処理槽2内を処理液3で満たしておき、一方半導体
つエバ4をその下端部等において、半導体ウェハ支持キ
ャリア5の下部支持台6で支持しておく。そして、液相
処理装置1の処理液3内に半導体ウェハ4を半導体ウェ
ハ支持キャリア5で支持したまま浸し、これによって半
導体ウェハ4に液相処理を施した後、半導体ウェハ支持
キャリア5を半導体ウェハ4とともに引き上げるように
したものであった。
ここに、上記半導体ウェハ支持キャリアは、般に10ッ
ト25枚程度の半導体ウェハを前後方向に所定間隔離間
させて配列して支持するようなされている。
ところで、上記処理槽2内に満たした処理液3の液面に
は、一般に多数のゴミ7が浮遊している。
そして、液相処理終了後に、この半導体ウェハ4を半導
体ウェハ支持キャリア5によって処理液3から引き上げ
ると、この引上げの際にこの液面に浮遊しているゴミ7
が半導体ウェハ4の表面に付着してしまう。
即ち、液相処理が処理液の洗浄度を確保しやすい半導体
ウェハ洗浄処理の場合、液面で半導体ウェハ4の表面に
付着するゴミ7の数は、例えば径0.3μm以上のもの
が5インチ半導体ウェハ1枚当たり数十個から300個
程度にも達しく第7図参照)、更に液相処理が処理液中
にゴミ7か発生しやすい、例えばレジスト剥離やLPD
法の場合、この半導体ウェハ4の表面に付着するゴミ7
の数は100〜1000個にもなることがある(第8図
参照)。
このような半導体ウェハ4の表面に付着したゴミ7は、
それ以後の半導体装置の微細パターン形成において顕著
な不都合を生じさせてしまう。
これを第11図乃至第13図に基づいて説明する。
即ち、第11図に示すように、半導体ウェハ4を液相処
理した際、この下地膜8の表面にゴミ5が付着している
とし、この全表面に配線物質9′を積層したとする。
この状態で、配線物質9′をエツチングすることにより
、下地膜8の表面に所定形状の配線パターン9を形成し
ようとすると、例えばこのゴミ7がこの形成すべき配線
パターン9の内部に位置し、このゴミ7の上部に位置す
る導電物質が完全にエツチングされてしまい、第12図
に示すように、本来連続すべき配線パターン9に欠落部
と生じて、配線パターン9aと9bとが接続しなくなる
場合があり、これにより配線パターン9aと9bとの間
の導通がなくなり、この半導体装置の配線パターンの形
成が良好に行われなくなってしまう。
また、このゴミ7が隣り合う配線パターン9゜9の間に
位置し、エツチングの際にゴミの下側に回り込んだ導電
物質がエツチングされずに残って、第13図に示すよう
に、ゴミ7の部分において配線物質のエツチング残り9
cが発生してしまい、本来非接続であるべき配線パター
ン9dと9eとが接続してしまう場合もあり、このこと
により配線パターン9dと9eとの間で短絡が発生し、
やはりこの半導体装置の配線パターンの形成に不都合が
生じてしまう。
このため、半導体ウェハ4の表面にゴミ7が付着してし
まうことを極力防止する必要があるが、従来、一般に液
面に浮遊しているゴミを低減することによってこれに対
処するようなされていた。
即ち、第14図に示すように、液相処理装置1の処理槽
2の内部に、この下方から処理液3を導くことにより、
処理液3を処理槽2の上面がら四方にオーバーフローさ
せ、このオーバーフローする処理液3とゴミ7とを一緒
に外部に流出させるようにすることが一般的に行なわれ
ていた。
(発明が解決しようとする課題) しかしながら、上記処理液をオーバーフローさせること
によって、ゴミの数はある程度低減するものの、液面下
の部分の処理液3は流れ去るが、液面に浮遊しているゴ
ミ7は残ることが多く、特に処理檜2のほぼ中央部に存
在するゴミ7はその大部分か残ってしまうため、その効
果は顕著ではない。
このように、液面に浮遊しているゴミをなくすることは
一般にかなり困難であり、このため従来の液相処理にお
いては、処理液3から半導体ウェハ支持キャリア5によ
って半導体ウェハ4を引き上げる際に、処理液3の液面
に浮遊しているゴミ7が半導体ウェハ4の表面に付着し
てしまい、それ以後の半導体装置の微細パターン形成に
顕著な悪影響を及ぼしていたのが現状であった。
一方、第7図及び第8図から明らかなように、例えば2
5枚の半導体ウェハを立てた状態で前後方向に所定間隔
離間させて配列して半導体ウェハ支持キャリアで保持し
た状態で液相処理を施し、これを引上げた時、一番手開
側に配置された半導体ウェハ(1枚目の半導体ウェハ)
の表面には、かなり多数のゴミが付着してしまうが、こ
れより後方に配置された半導体ウェハ(2枚目以降の半
導体ウェハ)の表面にはそれ程ゴミは付着しない。
これは、1枚目の半導体ウェハには、この前方に浮遊し
ているゴミが引き寄せられてこれに付着してしまうが、
2枚目以降の半導体ウェハは前に位置する半導体ウェハ
に邪魔されて、それ程のゴミを引き寄せることがないた
めであると考えられる。
本発明は上記に鑑み、液面に浮遊するゴミを無くすこと
よりも、半導体ウェハ以外の部分にゴミを集めることの
方が、半導体ウェハの表面へのゴミの付着を防止する上
で実用的かつ効果的であるとの判断に基づき、液相処理
において、半導体ウェハを処理液から引き上げる時に、
液面に浮遊しているゴミを半導体ウェハ以外の他の部利
に積極的に付着させてしまうことにより、半導体ウェハ
の表面にゴミが極力付着しないようにしたものを提供す
ることを目的とする。
〔発明の構成〕
(課題を解決するための手段) 上記目的を達成するため、本発明に係る半導体ウェハ支
持キャリアは、複数の半導体ウェハを立てた状態で前後
方向に所定間隔離間させて配列して支持し、半導体ウェ
ハとともに液相中に浸して半導体ウェハを液相処理する
ようにした半導体ウェハ支持キャリアにおいて、上記半
導体ウェハの表面側に半導体ウェハの上端より上方に突
出して引き上げる時に半導体ウェハより先に液面から出
るようにした防塵板を配置したものであり、上記液相処
理としては、例えば過飽和溶液からの析出反応により半
導体ウェハの表面にシリコン酸化膜を形成する処理(L
PD法)が挙げられる。
(作 用) 上記のように構成した本発明によれば、処理液中から半
導体ウェハ支持キャリアを引上げる場合、先ず防塵板が
引上げられ、これによってこの防塵板の周囲に存在する
ゴミはこれに引寄せられてここに(’J’=Iすること
になる。従って、この防塵板に表面を対面させてこの後
方に配置された半導体ウェハの表面には、それ程ゴミか
引寄せられず、この表面へのゴミの付着を極力低減させ
て、半導体装置のそれ以降の微細パターンの形成に不都
合を生じさせることを防11二することができる。
(実施例) 以下、図面を参照して本発明の実施例について説明する
第1図は、本発明による半導体ウェハ支持キャリアの第
1の実施例を示すもので、本実施例における半導体ウェ
ハ支持キャリア10には、複数の半導体ウェハ4を立て
た状態で前後方向に所定間隔させて配列してその側部に
おいて支持するようにした支持台11が、一対の正面壁
12にその両端が連結されて備えられている。これによ
って、各半導体ウェハ4は、この支持台11の内部に所
定間隔離間させた状態で格納され、これと−緒に搬送さ
れるようなされている。
この支持台11には、この内部に半導体ウェハ4を格納
した時、この再前方に位置する半導体ウェハ(1枚目の
半導体ウェハ)4′の表面の前方に位置して、更に最後
方に位置する半導体ウェハ(10ツトが25枚の場合に
は、25枚目の半導体ウェハ)4″の後方に位置して、
夫々防塵板13が一体に固着されている。
この各防塵板13の高さは、この上部が支持台11の内
部に格納した各半導体ウェハ4の上端の上方に突出する
よう十分高く形成され、これによって、支持台11を半
導体ウェハ4とともに処理液内から引上げた時、まずこ
の防塵板13の上端が先ずこの液面から出るようなされ
ている。
而して、この半導体ウェハ支持キャリア10の内部に複
数(例えば25枚)の半導体ウェハ4を格納した状態で
、第9図に示すような内部に処理液3を満たした処理槽
2内に浸し、これによって、例えば半導体ウェハ1の表
面の不純物等による汚染を除去するための半導体ウェハ
の洗浄処置、または過飽和溶液からの析出反応により半
導体ウェハ上にシリコン酸化膜を形成する処理(LPD
法)等の液相処理を施す。
そして、この液相処理終了後、支持台11を弓上げるこ
とにより、半導体ウェハ4もこれと一緒に引上げるので
ある。この時、通常は第7図及び第8図から明らかなよ
うに、1枚目の半導体ウェハ4′にかなり多くのゴミが
付着してしまうのであるが、上記のようにこの前方に防
塵板13が備えられ、しかもこの防塵板13は半導体ウ
ェハ4に先立って液面から引上げられるため、この防塵
板13の周囲に存在するゴミはこれに引寄せられてここ
に付着することになり、これによってこの半導体ウェハ
4へのゴミの付着を大幅に減少させることができる。
第2図は、上記第1図に示す実施例の変形例を示すもの
で、第1図に示す正面壁12を取り除くとともに、防塵
板]3をこの正面壁12としての役割も兼用するように
して半導体ウェハ支持キャリア10′を構成したもので
ある。
この実施例の場合も、上記実施例と同様に、特に1枚目
の半導体ウェハ4′へのゴミの付着を大幅に減少させる
ことができる。
第3図は、第2の実施例を示すもので、上記実施例と異
なる点は、支持台11の内部に複数の防塵板13を着脱
自在に装着し、この隣り合う防塵板13.13間に1ま
たは複数の半導体ウェハ41 2 を配置するようにして、半導体ウェハ支持キャリア20
を構成したものである。
この実施例の場合、1枚目の半導体ウェハ4′の後方に
位置する2枚目以降の半導体ウェハ4へのゴミの付着を
低減させるようにすることができ、更に細かい間隔で防
塵板13を備えるようにすることにより、液面のゴミの
防塵板13への収集効果を一段と向上させ、半導体ウェ
ハ4へのゴミの付着を更に減少させることができる。
第4図は、第3の実施例を示すもので、防塵板13を細
かいピッチで支持台11の内部に配置すし、この各隣り
合う2枚の防塵板13.13間に夫々半導体ウェハ4が
位置するようなすとともに、上記各防塵板13の上端を
連結板14で連結し、更にこの連結板14の上面に把手
15を取付けて、半導体ウェハ支持キャリア30を構成
したものである。
この実施例の場合、防塵板13のゴミ収集機能の他に、
半導体ウェハ4をこのキャリア30に出し入れする際に
、連結板14を介して防塵板13を全部−度に取外すこ
とができ、これによって半導体ウェハ4を簡便に移動さ
せるようにすることができるとともに、更に把手15に
よって防塵板13の取外しを一層容品となすことができ
る。
第5図及び第6図は第4の実施例を示すもので、半導体
ウェハ支持キャリア40には、上端に外方に屈曲させた
把手部16aを形成した枠材16と、各半導体ウェハ4
の上端部を支持する上部支持枠17及び下端部を支持す
る下部支持台18とが備えられ、この上部支持枠17に
は、複数の把持部17aが設けられているとともに、枠
材16の鉛直部に摺動自在に連結されている。
更に上記枠材16の底部には、上方に開口した横断面コ
字形で各半導体ウェハ4の下部及び両側部を覆うととも
に、半導体ウェハ4の高さよりも高くして、半導体ウェ
ハ4を引上げる時にこの上端が先に液面より出るように
した防塵板19が備えられている。
そして、第5図に示すように、処理槽2に満たした処理
液3内に半導体ウェハ4を浸す時には、上部支持枠17
の把持部17gで半導体ウェハ4の上部を夫々把持し、
防塵板19を下方に位置させた状態でこれを行う。
そして、半導体ウェハ4を引上げる時に、上部支持枠1
7を摺動させつつ、把手16aを介して枠材]6、ひい
ては防塵板1つを引上げ、防塵板]9の底部が下部支持
台18に当接する所定の位置まで引上げられた時、上部
支持枠17による半導体ウェハ4の把持を解き、これを
下部支持台18で保持する(第6図)。この状態で、更
に半導体ウェハ保持キャリア40を引上げることにより
、防塵板19の上端を半導体ウェハ4に先立って処理液
3の液面より出すようなされている。
即ち、液相処理中、防塵板19は処理槽2の底部にあり
、液相処理が終了して半導体ウェハ4を引上げる時のみ
、この半導体ウェハ4は防塵板19の内部に包囲された
状態で引上げられる。
従って、半導体ウェハ4を包囲する防塵板19によって
ゴミの収集効果を一段と向上させることができるととも
に、液相処理の間に防塵板19を処理槽の底部に位置さ
せることにより、液相処理は防塵板による影響を全くう
けず、従来通り行うことができる。
次に上記第4図に示す第3の実施例と、防塵板13を設
けてない従来例との防塵効果の比較した実験結果、即ち
5インチ径の25枚の半導体ウェハ4を前後に配列して
用い、この表面に付着した0、3μm径以上のゴミ数を
測定した測定結果を第7図および第8図に示す。
ここに、横軸に所定離間させて配置した25枚の半導体
ウェハ4の内、最も手前に位置する半導体ウェハを1と
して、順次連続番号を付した半導体ウェハ4の前後方向
の位置を、縦軸にゴミ数をとっている。
第7図は液相処理として、半導体ウェハ表面の不純物に
よる汚染を除去する半導体ウェハ洗浄処理を行なった場
合の結果を示す。
この図より、防塵板13を備えることにより、防塵板1
3がない時には最高300個あったゴミの数を、平均2
0個程度に減少させることができ5 6 ることか判る。
第8図は液相処理として、過飽和溶液からの析出反応に
より半導体ウェハの表面にS iO2膜を形成する処理
(LPD法)を行なった場合の効果を示す。
この図より、防塵板13がない場合に数百例あったゴミ
を、やはり防塵板13の存在によって数十個と大幅に減
少させることができることが判る。
〔発明の効果〕
本発明は上記のような構成であるので、処理液中から半
導体ウェハ支持キャリアを引上げる場合、液相の表面に
浮遊しているゴミは、先ず防塵板に引寄せられここに付
着することになり、これにより半導体ウェハ表面へのゴ
ミの(−J着を極力防止することができ、それ以降の半
導体装置の微細パターンの形成に支障を来すことがない
といった効果がある。
第2図はその変形例を示す側面図、第3図は第2の実施
例を示す側面図、第4図は第3の実施、例を示す側面図
、第5図及び第6図は第4の実施例を示し、第5図は液
相処理中の、第6図は液相処理終了後に半導体ウェハを
引上げる直前の夫々の状態を示す側面図、第7図および
第8図は防塵板の有無によって生じる半導体ウェハの表
面に111着するゴミの数の相違を示すグラフ、第9図
および第10図は従来例を示す側面図、第11図はゴミ
が付着した半導体ウェハの側断面図、第12図および第
13図はゴミが付着した半導体ウェハに配線を施した際
の問題点の説明に付する平面図、第14図は従来のオー
バーフローによるゴミの排出状態を示す側面図である。
2・・・処理槽、3・・・処理液、4・・・半導体ウェ
ハ、10.20,30.40・・・半導体ウェハ支持キ
ャリア、11・・・支持台、13.19・・・防塵板。
【図面の簡単な説明】

Claims (1)

  1. 【特許請求の範囲】 1、複数の半導体ウェハを立てた状態で前後方向に所定
    間隔離間させて配列して支持し、半導体ウェハとともに
    液相中に浸して半導体ウェハを液相処理するようにした
    半導体ウェハ支持キャリアにおいて、上記半導体ウェハ
    の表面側に半導体ウェハの上端より上方に突出して液相
    から引き上げる時に半導体ウェハより先に液面から出る
    ようにした防塵板を配置したことを特徴とする半導体ウ
    ェハ支持キャリア。 2、前記液相処理が、過飽和溶液からの析出反応により
    半導体ウェハの表面にシリコン酸化膜を形成する処理(
    LPD法)であることを特徴とする請求項1記載の半導
    体ウェハ支持キャリア。
JP1263440A 1989-10-09 1989-10-09 半導体ウェハ支持キャリア Expired - Fee Related JPH06103720B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1263440A JPH06103720B2 (ja) 1989-10-09 1989-10-09 半導体ウェハ支持キャリア
KR1019900015932A KR910008819A (ko) 1989-10-09 1990-10-08 반도체웨이퍼 지지캐리어
US07/594,308 US5131546A (en) 1989-10-09 1990-10-09 Semiconductor wafer support carrier
KR2019940015682U KR950010445Y1 (ko) 1989-10-09 1994-06-29 반도체웨이퍼 지지캐리어

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1263440A JPH06103720B2 (ja) 1989-10-09 1989-10-09 半導体ウェハ支持キャリア

Publications (2)

Publication Number Publication Date
JPH03125457A true JPH03125457A (ja) 1991-05-28
JPH06103720B2 JPH06103720B2 (ja) 1994-12-14

Family

ID=17389536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1263440A Expired - Fee Related JPH06103720B2 (ja) 1989-10-09 1989-10-09 半導体ウェハ支持キャリア

Country Status (3)

Country Link
US (1) US5131546A (ja)
JP (1) JPH06103720B2 (ja)
KR (1) KR910008819A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102056A (ja) * 1991-10-11 1993-04-23 Rohm Co Ltd ウエハー支持具
US6090726A (en) * 1996-07-05 2000-07-18 National Science Council Pretreatment method of a silicon wafer using nitric acid
US5759273A (en) * 1996-07-16 1998-06-02 Micron Technology, Inc. Cross-section sample staining tool
US6520191B1 (en) 1998-10-19 2003-02-18 Memc Electronic Materials, Inc. Carrier for cleaning silicon wafers
WO2004049430A1 (ja) * 2002-11-26 2004-06-10 Disco Corporation 複数枚の半導体ウエーハを収容するためのカセット
KR100655431B1 (ko) * 2005-03-23 2006-12-11 삼성전자주식회사 웨이퍼와의 접촉 면적을 최소화할 수 있는 웨이퍼 캐리어 및 이를 이용한 웨이퍼 세정방법
KR100746645B1 (ko) * 2006-02-06 2007-08-06 삼성전자주식회사 지지 부재, 이를 포함하는 기판 세정 장치, 그리고 기판세정 방법.

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3534862A (en) * 1968-09-13 1970-10-20 Rca Corp Semiconductor wafer transporting jig
US3926305A (en) * 1973-07-12 1975-12-16 Fluoroware Inc Wafer basket
US4088254A (en) * 1976-12-08 1978-05-09 Hooper Joel Ray Magnetic holding apparatus and methods of constructing and utilizing same
DE3440111C1 (de) * 1984-11-02 1986-05-15 Heraeus Quarzschmelze Gmbh, 6450 Hanau Traegerhorde
US4669612A (en) * 1985-02-20 1987-06-02 Empak Inc. Disk processing cassette
US4841906A (en) * 1986-11-12 1989-06-27 Heraeus Amersil, Inc. Mass transferable semiconductor substrate processing and handling full shell carrier (boat)
US4949848A (en) * 1988-04-29 1990-08-21 Fluoroware, Inc. Wafer carrier
JPH0278246A (ja) * 1988-09-14 1990-03-19 Kakizaki Seisakusho:Kk 薄板処理用バスケット
JPH02113331U (ja) * 1989-02-27 1990-09-11

Also Published As

Publication number Publication date
JPH06103720B2 (ja) 1994-12-14
US5131546A (en) 1992-07-21
KR910008819A (ko) 1991-05-31

Similar Documents

Publication Publication Date Title
JPH03125457A (ja) 半導体ウェハ支持キャリア
JPH0521332A (ja) レジスト除去装置
US5278104A (en) Semiconductor wafer carrier having a dust cover
KR950010445Y1 (ko) 반도체웨이퍼 지지캐리어
JPS63208223A (ja) ウエハ処理装置
JP6794770B2 (ja) レーザ加工システム
KR101598321B1 (ko) 웨이퍼의 불순물 제거 방법 및 장치
JP6759969B2 (ja) レーザ加工システム及びレーザ加工方法
JP3929175B2 (ja) 静電吸着装置
US4085038A (en) Methods of and apparatus for sorting parts of a separated article
EP0410421B1 (en) Use of a semiconductor device support carrier
JPS63178531A (ja) 水洗式中間ステ−ジ
JP3705699B2 (ja) 薄板の保持搬送方法
KR101962738B1 (ko) 시트분리장치 및 이를 구비한 마스크 제조 시스템
JPH0444323A (ja) 基板の水切り乾燥装置
JP4061989B2 (ja) 半導体ウェーハのウエット処理方法
JPH0364916A (ja) ウェハの洗浄方法
JPH07297162A (ja) 半導体基板洗浄装置
JPH09260478A (ja) ウェーハキャリア、並びにウェーハ湿式処理装置及び方法
JPH0443638A (ja) 半導体装置の製造方法及び製造装置
JP3756237B2 (ja) 薄箔保持装置および吊り下げ式薄箔保持装置
JPS5938051Y2 (ja) 半導体製造治具
JP3628864B2 (ja) 基板処理装置
JP2002319610A (ja) ウエハの剥離収納方法および装置
JPH0559843U (ja) 基板カセット

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees