JPH03124048A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03124048A JPH03124048A JP26246789A JP26246789A JPH03124048A JP H03124048 A JPH03124048 A JP H03124048A JP 26246789 A JP26246789 A JP 26246789A JP 26246789 A JP26246789 A JP 26246789A JP H03124048 A JPH03124048 A JP H03124048A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- sog
- hole
- spin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims 2
- 239000004065 semiconductor Substances 0.000 title claims 2
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000011521 glass Substances 0.000 claims abstract description 7
- 239000005871 repellent Substances 0.000 claims abstract description 6
- 230000008878 coupling Effects 0.000 claims abstract description 3
- 238000010168 coupling process Methods 0.000 claims abstract description 3
- 238000005859 coupling reaction Methods 0.000 claims abstract description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 230000002940 repellent Effects 0.000 claims description 3
- 125000002887 hydroxy group Chemical group [H]O* 0.000 abstract description 10
- 125000003808 silyl group Chemical group [H][Si]([H])([H])[*] 0.000 abstract description 8
- 239000003795 chemical substances by application Substances 0.000 abstract description 6
- 239000005360 phosphosilicate glass Substances 0.000 abstract description 6
- 238000007872 degassing Methods 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 238000001179 sorption measurement Methods 0.000 abstract description 2
- 239000011229 interlayer Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007822 coupling agent Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010943 off-gassing Methods 0.000 description 2
- 125000000026 trimethylsilyl group Chemical group [H]C([H])([H])[Si]([*])(C([H])([H])[H])C([H])([H])[H] 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 101150072608 CVC1 gene Proteins 0.000 description 1
- 101000617728 Homo sapiens Pregnancy-specific beta-1-glycoprotein 9 Proteins 0.000 description 1
- 102100021983 Pregnancy-specific beta-1-glycoprotein 9 Human genes 0.000 description 1
- 238000005273 aeration Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 125000000962 organic group Chemical group 0.000 description 1
- 125000001181 organosilyl group Chemical group [SiH3]* 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＳＯＧによる層間平坦化技術に関する。
近年の多層配線技術には層間絶縁膜の平坦性。
またそれに伴い、上下層の配線が貫通するスルーホール
の微細化が要求されている。
の微細化が要求されている。
そのため・、スルーホールコンタクト部分の接続性の信
頼度を向上させる必要がある。
頼度を向上させる必要がある。
３、発明の詳細な説明
［（既要］
本発明は、スピンオングラス（ＳＯＧ）による層間平坦
化技術に関し、ＳＯＧからの脱ガスを減少させることを
目的とし 平坦化に利用するＳＯＧ膜をＳｉｗ板上に被覆し。
化技術に関し、ＳＯＧからの脱ガスを減少させることを
目的とし 平坦化に利用するＳＯＧ膜をＳｉｗ板上に被覆し。
３９ Ｓ ＯＧ膜にスルーホールを形成した後、該スル
〔従来の技術〕 第３図は従来例の説明図である。
〔従来の技術〕 第３図は従来例の説明図である。
図において、 １２はＳｉ基板、 １３はへ！電極、１
４はＳＯＧ膜、１５はｐｓｃ膜、１６はＡＰ配線である
。
４はＳＯＧ膜、１５はｐｓｃ膜、１６はＡＰ配線である
。
従来は、スルーホールのコンタクト部の安定化のために
、アルミニウム（Ａｆｆｉ）ｌｌｉを形成する前に、
Ｓｉ基板を加熱するか、若しくは Ａｅの蒸着を低温で
行なって、Ａｌ電極表面或いはスルーホールからの脱ガ
スを防いでいた。
、アルミニウム（Ａｆｆｉ）ｌｌｉを形成する前に、
Ｓｉ基板を加熱するか、若しくは Ａｅの蒸着を低温で
行なって、Ａｌ電極表面或いはスルーホールからの脱ガ
スを防いでいた。
ところが、ＳＯＧ膜による層間平坦化技術を用いると、
スルーホールの側壁にＳＯＧ膜の端面が露出してしまい
、その部分からの水分等の脱ガスの為に２ へ！電極表
面と上層のＡ！配線との接続が不安定となっていた。
スルーホールの側壁にＳＯＧ膜の端面が露出してしまい
、その部分からの水分等の脱ガスの為に２ へ！電極表
面と上層のＡ！配線との接続が不安定となっていた。
そのため、第３図（ａ）に示すように、Ｓｉ基板１２上
のＡｆｆ電極１３にＳＯＧ膜１４をスピンコードしたあ
と、第３図（ｂ）に示すようにＲＩＨによる異方性エン
チングによりＳＯＧ膜１４をエツチングして、 へｒ電
極１３の表面を露出し、その上に、燐珪酸ガラス（ｐｓ
ｃ）膜１５を被覆してスルーホールを形成していた。
のＡｆｆ電極１３にＳＯＧ膜１４をスピンコードしたあ
と、第３図（ｂ）に示すようにＲＩＨによる異方性エン
チングによりＳＯＧ膜１４をエツチングして、 へｒ電
極１３の表面を露出し、その上に、燐珪酸ガラス（ｐｓ
ｃ）膜１５を被覆してスルーホールを形成していた。
即ら、スルーホール部分にＳＯＧ膜がなく、従って脱ガ
スも起こりにくいが、実際には、ＳＯＧ膜１４をエツチ
ングして、 ／Ｈ２電極１３の表面を露出する工程に
おいて１ アンダーエツチングではＳＯＧ膜が表面に残
って２ コンタクト不良となり、オーバーエツチングで
は微細なへ２電極１３の形状不良となり、エツチングの
コントロールが困難であった。更に、Ｓｉ基板１２上の
Ａｆｆｉ電極１３の幅が種々異なる場合に、 八！の幅
が小さい場合はＳＯＧが薄く付着し、またＡＩ！の幅が
大きい場合にはＳＯＧ膜が厚く付着する傾向があるので
、ＳＯＧ膜を均一に除去することもまた困難であった。
スも起こりにくいが、実際には、ＳＯＧ膜１４をエツチ
ングして、 ／Ｈ２電極１３の表面を露出する工程に
おいて１ アンダーエツチングではＳＯＧ膜が表面に残
って２ コンタクト不良となり、オーバーエツチングで
は微細なへ２電極１３の形状不良となり、エツチングの
コントロールが困難であった。更に、Ｓｉ基板１２上の
Ａｆｆｉ電極１３の幅が種々異なる場合に、 八！の幅
が小さい場合はＳＯＧが薄く付着し、またＡＩ！の幅が
大きい場合にはＳＯＧ膜が厚く付着する傾向があるので
、ＳＯＧ膜を均一に除去することもまた困難であった。
（発明が解決しようとする課題〕
従って２従来のプロセスにおいては、 ＡＩ電極配線
の相互のコンタクトの安定性に欠け、スルーホールの微
細化ができないといった問題を生していた。
の相互のコンタクトの安定性に欠け、スルーホールの微
細化ができないといった問題を生していた。
本発明は１以上の点を鑑み、ＳＯＧ膜からの脱ガスを減
少させることを目的として提供されるものである。
少させることを目的として提供されるものである。
（課題を解決するための手段］
第１図は本発明の原理説明図、第２図は本発明の工程順
模式断面図である。
模式断面図である。
図において、ｌはＳＯＧ、２は水酸基、３はシリル基、
４は４はＳｉ基板、５はへβ電極、６はＳＯＧ膜、７は
ＰＳＧ膜、８はスルーホール、９は水酸基、１０はシリ
ル基１１１はＡ１配線である。
４は４はＳｉ基板、５はへβ電極、６はＳＯＧ膜、７は
ＰＳＧ膜、８はスルーホール、９は水酸基、１０はシリ
ル基１１１はＡ１配線である。
上記の問題点は２本発明の平坦化に利用するＳＯＧ膜を
Ｓｉ基板上４に被覆し、該ＳＯＧ膜６にスルーホール８
を形成した後、該スルーホール８内のＳ ＯＧ ＋１９
６の露出面をカップリング処理して該Ｓ ＯＧ ＩＩＷ
６の露出面を撥水性にすることにより解決される。
Ｓｉ基板上４に被覆し、該ＳＯＧ膜６にスルーホール８
を形成した後、該スルーホール８内のＳ ＯＧ ＋１９
６の露出面をカップリング処理して該Ｓ ＯＧ ＩＩＷ
６の露出面を撥水性にすることにより解決される。
即ち、第１図（ａ）に示すように１層間絶縁膜の平坦化
に使用した５ＯＧ１の膜のスルーホール形成後の側壁の
露出した表面には水酸基２があるため、親水性を示して
、水分を吸着しやすい。
に使用した５ＯＧ１の膜のスルーホール形成後の側壁の
露出した表面には水酸基２があるため、親水性を示して
、水分を吸着しやすい。
従って、 Ａｊ２ｉ着等で加熱されると、水分が蒸発
して、 ＡＰ主電極表面に酸化物等を形成して、上層の
へ！配線とのコンタクトを不安定にする。
して、 ＡＰ主電極表面に酸化物等を形成して、上層の
へ！配線とのコンタクトを不安定にする。
そのため、カップリング剤として、トリメチルシリルを
使用し、５ＯＧＩの表面を処理して、第１図（ｂ）に示
すように５ＯＧＩの表面の水酸基２をシリル基３に置換
する。するとＳＯＧ １の表面は撥水性ｔなって、水分
を吸着せず、 Δｐ蒸着時の水分等の脱ガスが避けられ
ることになる。
使用し、５ＯＧＩの表面を処理して、第１図（ｂ）に示
すように５ＯＧＩの表面の水酸基２をシリル基３に置換
する。するとＳＯＧ １の表面は撥水性ｔなって、水分
を吸着せず、 Δｐ蒸着時の水分等の脱ガスが避けられ
ることになる。
本発明では、第１図のように、ＳＯＧ表面をシリル基等
の有機基でキャップするようになるため。
の有機基でキャップするようになるため。
表面が出水性となり、水が吸着しにく（なる。
従って、スルーホール側壁のＳＯＧは水分の吸着が減少
して、脱ガスが抑えられ５ Ａ！電極のコンタクト特性
も安定する。
して、脱ガスが抑えられ５ Ａ！電極のコンタクト特性
も安定する。
〔実施例］
第２図は１本発明の一実施例の工程順模式断面図である
。
。
以下１本発明を工程順に説明する。
第２図（ａ）に示すように、Ｓｉ基板４にスパッタによ
りＡ！を１μｍの厚さに被覆しパタニングしてＡＩ電極
５を形成する。
りＡ！を１μｍの厚さに被覆しパタニングしてＡＩ電極
５を形成する。
第２図（ｂ）に示すように、ＳＯＧ膜６をＳｉ基板４の
上にｓ、ｏｏｏ人の厚さにスピンコードし、窒素（Ｎ２
）中４５０°Ｃで３０分間焼成してガラス膜とする。
上にｓ、ｏｏｏ人の厚さにスピンコードし、窒素（Ｎ２
）中４５０°Ｃで３０分間焼成してガラス膜とする。
続イテＰＳＧＩＩ！７を ＣＶＣ１法により、 ４０
０’Ｃで５．０００人の厚さに積層する。
０’Ｃで５．０００人の厚さに積層する。
第２図（ｃ）に示すように、 ＡＩ２電極５上にスル
ーホール８をＲＩＩＥにより開口したあと＋ ＮＺ中で
３５０°Ｃで３０分間の加熱処理を行なう。
ーホール８をＲＩＩＥにより開口したあと＋ ＮＺ中で
３５０°Ｃで３０分間の加熱処理を行なう。
この時、スルーホール側壁に露出したＳＯＧ膜６の表面
のＡの部分は、第２図（ｄ）に拡大して示すように、水
酸基９があり、水分を吸着し易い状態となっている。
のＡの部分は、第２図（ｄ）に拡大して示すように、水
酸基９があり、水分を吸着し易い状態となっている。
このため、カップリング剤として、シリル化剤。
例えばトリメチルシリル（Ｓｉ （Ｃ１ｌ：ｌ） ３０
１１）をスピンコードで塗布するか２或いは、シリル他
剤雰囲気中に曝気して被覆した後３ホツトプレート上で
１５０’Ｃ２分間のヘーキングを行なう。
１１）をスピンコードで塗布するか２或いは、シリル他
剤雰囲気中に曝気して被覆した後３ホツトプレート上で
１５０’Ｃ２分間のヘーキングを行なう。
すると、第２図（ｅ）で示すＢの部分を１第２図（ｆ）
に拡大して示すように、ＳＯＧ膜６の表面の水酸基９が
シリル化剤と架橋して、シリル基ｌＯに置換する。
に拡大して示すように、ＳＯＧ膜６の表面の水酸基９が
シリル化剤と架橋して、シリル基ｌＯに置換する。
そのため、ＳＯＧ膜６の表面は撥水性となり。
水分を吸着しににくなる。
第２図（ｇ）に示すように、 ＡＡをスパッタにより
１μｍの厚さに被覆して、スルーホール８を埋めるとと
もに、パタニングして上層のＡＩ配線１１を形成する。
１μｍの厚さに被覆して、スルーホール８を埋めるとと
もに、パタニングして上層のＡＩ配線１１を形成する。
以上説明した様に１本発明によれば、ＳＯＧ自身が水を
吸着しにくくなるという効果を奏し、ＳＯＧからの水分
等の脱ガスが抑えられ、 ＡＰ、電極のコンタクトの
安定化に寄与するところが大きい。
吸着しにくくなるという効果を奏し、ＳＯＧからの水分
等の脱ガスが抑えられ、 ＡＰ、電極のコンタクトの
安定化に寄与するところが大きい。
第１回は本発明の原理説明図。
第２図は本発明の一実施例の工程順模式断面図第３図は
従来例の説明図 である。 図において ｌはＳＯＧ、 ２は水酸基。 ３はシリル基 ５はへβ電極 ７はＰＳＧ膜。 ９は水酸基。 ＩＩはＡｆ配線 ４はＳｉ基板。 ６はＳＯＧ膜。 ８はスルーホール １０はシリル基 （α） （ｂ） 本−一口月の万巨王里＝是θ月Ｅａ 第１図 本光口月の一大書行イ列の工程ノφノ莫へ１４面図る駐
米イ列の該１月図 第 図
従来例の説明図 である。 図において ｌはＳＯＧ、 ２は水酸基。 ３はシリル基 ５はへβ電極 ７はＰＳＧ膜。 ９は水酸基。 ＩＩはＡｆ配線 ４はＳｉ基板。 ６はＳＯＧ膜。 ８はスルーホール １０はシリル基 （α） （ｂ） 本−一口月の万巨王里＝是θ月Ｅａ 第１図 本光口月の一大書行イ列の工程ノφノ莫へ１４面図る駐
米イ列の該１月図 第 図
Claims (1)
- 平坦化に利用するスピンオングラス（ＳＯＧ）（１）か
らなるＳＯＧ膜（６）をＳｉ基板（４）上に被覆し、該
ＳＯＧ膜（６）にスルーホール（８）を形成した後、該
スルーホール（８）内のＳＯＧ膜（６）の露出面をカッ
プリング処理して、該ＳＯＧ膜（６）の露出面を撥水性
にすることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26246789A JP2868243B2 (ja) | 1989-10-06 | 1989-10-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26246789A JP2868243B2 (ja) | 1989-10-06 | 1989-10-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03124048A true JPH03124048A (ja) | 1991-05-27 |
| JP2868243B2 JP2868243B2 (ja) | 1999-03-10 |
Family
ID=17376190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26246789A Expired - Lifetime JP2868243B2 (ja) | 1989-10-06 | 1989-10-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2868243B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1064676A1 (en) * | 1999-01-20 | 2001-01-03 | Koninklijke Philips Electronics N.V. | Reliable via structures having hydrophobic inner wall surfaces and methods for making the same |
| WO2005034194A2 (en) * | 2003-10-08 | 2005-04-14 | Honeywell International Inc. | Repairing damage to low-k dielectric materials using silylating agents |
| US7709371B2 (en) | 2003-01-25 | 2010-05-04 | Honeywell International Inc. | Repairing damage to low-k dielectric materials using silylating agents |
| JP2012015379A (ja) * | 2010-07-01 | 2012-01-19 | Univ Of Miyazaki | シリコン酸化膜からのｏｈ基除去法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2413592A1 (en) | 2000-06-23 | 2002-01-03 | Nigel P. Hacker | Method to restore hydrophobicity in dielectric films and materials |
| US8475666B2 (en) | 2004-09-15 | 2013-07-02 | Honeywell International Inc. | Method for making toughening agent materials |
-
1989
- 1989-10-06 JP JP26246789A patent/JP2868243B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1064676A1 (en) * | 1999-01-20 | 2001-01-03 | Koninklijke Philips Electronics N.V. | Reliable via structures having hydrophobic inner wall surfaces and methods for making the same |
| EP1064676A4 (en) * | 1999-01-20 | 2007-10-17 | Nxp Bv | RELIABLE VIA STRUCTURES WITH HYDROPHOBIC INTERIOR WALL SURFACES AND MANUFACTURING METHOD |
| US7709371B2 (en) | 2003-01-25 | 2010-05-04 | Honeywell International Inc. | Repairing damage to low-k dielectric materials using silylating agents |
| WO2005034194A2 (en) * | 2003-10-08 | 2005-04-14 | Honeywell International Inc. | Repairing damage to low-k dielectric materials using silylating agents |
| WO2005034194A3 (en) * | 2003-10-08 | 2005-09-15 | Honeywell Int Inc | Repairing damage to low-k dielectric materials using silylating agents |
| JP2012015379A (ja) * | 2010-07-01 | 2012-01-19 | Univ Of Miyazaki | シリコン酸化膜からのｏｈ基除去法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2868243B2 (ja) | 1999-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5861345A (en) | In-situ pre-PECVD oxide deposition process for treating SOG | |
| JPH027544A (ja) | 柱の整合及び製造工程 | |
| JPH03124048A (ja) | 半導体装置の製造方法 | |
| US6004729A (en) | Methods of improving photoresist adhesion for integrated circuit fabrication | |
| JP2628339B2 (ja) | 半導体装置の製造方法 | |
| JPH0637090A (ja) | 半導体装置の製造方法 | |
| JPS60217644A (ja) | 半導体装置の製造方法 | |
| JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPS61187251A (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPS6313346B2 (ja) | ||
| JPS6313347B2 (ja) | ||
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JP3199942B2 (ja) | 半導体装置の製造方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| JPH03166730A (ja) | 半導体装置の製造方法 | |
| JPH08213458A (ja) | 半導体装置およびその製造方法 | |
| JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JPH01145835A (ja) | 半導体装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPH0555164A (ja) | 半導体装置の製造方法 | |
| JPH03132028A (ja) | 半導体装置の製造方法 | |
| JPH0797583B2 (ja) | 層間絶縁膜の形成方法 | |
| JPH03278535A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6181656A (ja) | 半導体素子の多層配線方法 |