JPH03123232A - データ伝送制御処理方法 - Google Patents
データ伝送制御処理方法Info
- Publication number
- JPH03123232A JPH03123232A JP1262439A JP26243989A JPH03123232A JP H03123232 A JPH03123232 A JP H03123232A JP 1262439 A JP1262439 A JP 1262439A JP 26243989 A JP26243989 A JP 26243989A JP H03123232 A JPH03123232 A JP H03123232A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- address
- section
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 35
- 238000003672 processing method Methods 0.000 title claims 7
- 230000015654 memory Effects 0.000 claims abstract description 177
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 14
- 238000004891 communication Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 29
- 230000000694 effects Effects 0.000 description 4
- 238000013500 data storage Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、制御信号による通信手段により相互にメモリ
の内容の読み出し・書き込みを行うための通信制御方法
に関するものである。
の内容の読み出し・書き込みを行うための通信制御方法
に関するものである。
従来の技術
第１５図から第２１図を用い、従来の技術を説明する。
第１５図は本発明の適用されるシステムの構成例を示す
図、第１６図は本発明の適用される通信プロトコルの一
例としてのＤ２Ｂの電文構成を示す図、第１７図は第１
５図で示した電文内のコントロールビットの指示内容を
示す図、第１８図は従来のＤ２Ｂによるライトメモリア
ドレス指定電文の構成を示す図、第１９図は従来のＤ２
Ｂによるコマンド指定電文の構成を示す図、第２０図は
従来のＤ２Ｂによる他端末のメモリ読み出し制御及び書
き込み処理を行う場合のシーケンスを示す図、第２１図
は第１９図で示したシーケンスで用いる電文構成例を示
す図である。
図、第１６図は本発明の適用される通信プロトコルの一
例としてのＤ２Ｂの電文構成を示す図、第１７図は第１
５図で示した電文内のコントロールビットの指示内容を
示す図、第１８図は従来のＤ２Ｂによるライトメモリア
ドレス指定電文の構成を示す図、第１９図は従来のＤ２
Ｂによるコマンド指定電文の構成を示す図、第２０図は
従来のＤ２Ｂによる他端末のメモリ読み出し制御及び書
き込み処理を行う場合のシーケンスを示す図、第２１図
は第１９図で示したシーケンスで用いる電文構成例を示
す図である。
第１５図における制御線１５１上の制御信号のやり取り
がＤ２Ｂの仕様に従うものとする。Ｄ２Ｂ上の電文にお
けるデータ領域１６５は、コントロールビット１６３の
指定により、次の三つに大別された内容となる。
がＤ２Ｂの仕様に従うものとする。Ｄ２Ｂ上の電文にお
けるデータ領域１６５は、コントロールビット１６３の
指定により、次の三つに大別された内容となる。
［１コメモリアドレス指定内容
［２］制御コマンド指定内容
［３］任意データ
前記「［１］メモリアドレス指定内容」時のデータ領域
１６５の構成は、第１８図に示すように、アクセスメモ
リアドレスコード１８１となる。前記「［２コ制御コマ
ンド指定内容」時のデータ領域１６５の構成は、第１９
図に示すようにオペレーションコード１９１とオペラン
ドコード１９２による構成あるいはこれらコードの組合
せを持つ。
１６５の構成は、第１８図に示すように、アクセスメモ
リアドレスコード１８１となる。前記「［２コ制御コマ
ンド指定内容」時のデータ領域１６５の構成は、第１９
図に示すようにオペレーションコード１９１とオペラン
ドコード１９２による構成あるいはこれらコードの組合
せを持つ。
こうしたＤ２Ｂのシステムにおいて、端末Ａ１５２が端
末Ｂ１５３のメモリ制御を行う場合を考える。現状では
、コントロールビット１６３でライトメモリアドレス指
定１７３の電文と、コントロールビット１６３でリード
データ指定１７２ａの電文による、必要なデータを読み
だす処理のみしか行えなかった。端末Ａ１５２は、第１
６図に示ｔＤ２Ｂの電文構成のマスクアドレス１８１を
自己（端末Ａ１４２）アドレスとしく２１１ ａ）、ス
レーブアドレス１６２を相手（端末Ｂ１４３）アドレス
としく２１ ｌ ｂ）、コントロールビット１６３をラ
イトメモリアドレス（Ｗｒｉｔｅ ｍｅｍｏｒｙ ａｄ
ｄｒｅｓｓ）設定１９３としく２１１ ｃ）、データ領
域１６５にアクセスメモリアドレスコード１８１を指定
（２１１ｄ）Ｌ、た電文ａを送信する（２０１）。その
後、端末Ａ１５２は端末Ｂ１５３に対して、マスクアド
レス１６１を自己アドレス（端末Ａ）としく２１２ａ）
、スレーブアドレス１６２を相手（端末Ｂ１４３）のア
ドレスとしく２１２ｂ）、コントロールビット１６３を
リードデータ（Ｒｅａｄ ｄａｔａ）設定１７２ａ／あ
るいは１７２ｂとしく２１２ ｃ）た電文すを送信し、
前記電文すのデータ領域１６５には端末Ａ１５２からの
同期パルスによって端末Ｂ１５３から必要なデータ（２
１２ｄ）の読み出しを行っていた（２０２）。
末Ｂ１５３のメモリ制御を行う場合を考える。現状では
、コントロールビット１６３でライトメモリアドレス指
定１７３の電文と、コントロールビット１６３でリード
データ指定１７２ａの電文による、必要なデータを読み
だす処理のみしか行えなかった。端末Ａ１５２は、第１
６図に示ｔＤ２Ｂの電文構成のマスクアドレス１８１を
自己（端末Ａ１４２）アドレスとしく２１１ ａ）、ス
レーブアドレス１６２を相手（端末Ｂ１４３）アドレス
としく２１ ｌ ｂ）、コントロールビット１６３をラ
イトメモリアドレス（Ｗｒｉｔｅ ｍｅｍｏｒｙ ａｄ
ｄｒｅｓｓ）設定１９３としく２１１ ｃ）、データ領
域１６５にアクセスメモリアドレスコード１８１を指定
（２１１ｄ）Ｌ、た電文ａを送信する（２０１）。その
後、端末Ａ１５２は端末Ｂ１５３に対して、マスクアド
レス１６１を自己アドレス（端末Ａ）としく２１２ａ）
、スレーブアドレス１６２を相手（端末Ｂ１４３）のア
ドレスとしく２１２ｂ）、コントロールビット１６３を
リードデータ（Ｒｅａｄ ｄａｔａ）設定１７２ａ／あ
るいは１７２ｂとしく２１２ ｃ）た電文すを送信し、
前記電文すのデータ領域１６５には端末Ａ１５２からの
同期パルスによって端末Ｂ１５３から必要なデータ（２
１２ｄ）の読み出しを行っていた（２０２）。
従来のＤ２Ｂのシステムは、制御型であるためコントロ
ールビット１６３でライトデータ（Ｗｒｉｔｅｄａｔａ
） １７５ ａ／あるいは１７５ｂの指定はあるが、具
体的な用法等規定されておらず他の端末に対して、デー
タの書き込みは容易には行えなかった。
ールビット１６３でライトデータ（Ｗｒｉｔｅｄａｔａ
） １７５ ａ／あるいは１７５ｂの指定はあるが、具
体的な用法等規定されておらず他の端末に対して、デー
タの書き込みは容易には行えなかった。
もし、前記システムで、無理にデータの書き込みを行お
うとすると、オペランドコード部に相手端末の書き込み
メモリアドレス部１９４と送信端末における書き込みデ
ータ蓄積アドレス部１９５をもつデータ読み出し要求コ
マンド１９３を新たに設ける必要があった。この時、端
末Ａ１５２は端末Ｂ１５３に対して、マスクアドレス１
６１を自己（端末Ａ１５２）のアドレスとしく２１２ａ
）、スレーブアドレス１６２を相手（端末Ｂ１４３）の
アドレスとしく２１２ｂ）、コントロールビット１６３
をライトコマンド（Ｗｒｉｔｅ ＣｏＩＩｌｍａｎｄ）
設定ｆ７４ａ／あるいは１７４ｂとしく２１２ｃ）、デ
ータ領域１６５に前記読み出し処理要求用オペレーショ
ンコード（２１３ｄ）と書き込みメモリアドレス（２１
３ｅ）と書き込みデータ蓄積アドレス（２１３ｆ）とし
た電文Ｃを送信する（２０３）。前記電文Ｃを受信した
端末Ｂ１５３では、前記コマンドの内容を解析し、前記
電文内Ｃの書き込みデータ蓄積アドレス２１３ｆの値を
データ領域１．ｆ３５に設定しく２１４ｄ）、マスクア
ドレス１６１を自己（端末Ｂ１５３）のアドレスとしく
２１４ａ）、スレーブアドレス１６２を相手（端末Ａ１
５２）のアドレスとしく２１４ｂ）、コントロールビッ
ト１６３をライトメモリアドレス（１！ｒｉｔｅ Ｍｅ
ｍｏｒｙ Ａｄｄｒｅｓｓ）設定１７３としく２１４ｃ
）た電文ｄを端末Ａ１５２へ送信した（２０４）後、端
末Ｂ１５３は端末Ａ１５２に対して、マスクアドレス１
６１を自己アドレス（端末Ｂ）としく２１５ ａ）、ス
レーブアドレス１６２を相手（端末Ａ１５２）のアドレ
スとしく２１５ ｂ）、コントロールビット１６３をリ
ードデータ（Ｒｅａｄｄａｔａ）設定１７２ａ／あるい
は１７２ｂとしく２１５ｃ）た電文ｅを送信し、前記電
文ｅのデータ領域１６５には端末Ｂ１５２からの同期パ
ルスによって端末Ａ１５２からの端末Ｂ１５３への必要
なデータ（２１２ｄ）の書き込みを行う（２０５）。し
かし、この方式だとシーケンスが複雑になることや、書
き込みにも関わらず読み込みの制御方法を利用している
ために管理が容易ではなくなることや、伝送路上の電文
数が増加することによりトラフィックの増大となるなど
の問題点が考えられる。
うとすると、オペランドコード部に相手端末の書き込み
メモリアドレス部１９４と送信端末における書き込みデ
ータ蓄積アドレス部１９５をもつデータ読み出し要求コ
マンド１９３を新たに設ける必要があった。この時、端
末Ａ１５２は端末Ｂ１５３に対して、マスクアドレス１
６１を自己（端末Ａ１５２）のアドレスとしく２１２ａ
）、スレーブアドレス１６２を相手（端末Ｂ１４３）の
アドレスとしく２１２ｂ）、コントロールビット１６３
をライトコマンド（Ｗｒｉｔｅ ＣｏＩＩｌｍａｎｄ）
設定ｆ７４ａ／あるいは１７４ｂとしく２１２ｃ）、デ
ータ領域１６５に前記読み出し処理要求用オペレーショ
ンコード（２１３ｄ）と書き込みメモリアドレス（２１
３ｅ）と書き込みデータ蓄積アドレス（２１３ｆ）とし
た電文Ｃを送信する（２０３）。前記電文Ｃを受信した
端末Ｂ１５３では、前記コマンドの内容を解析し、前記
電文内Ｃの書き込みデータ蓄積アドレス２１３ｆの値を
データ領域１．ｆ３５に設定しく２１４ｄ）、マスクア
ドレス１６１を自己（端末Ｂ１５３）のアドレスとしく
２１４ａ）、スレーブアドレス１６２を相手（端末Ａ１
５２）のアドレスとしく２１４ｂ）、コントロールビッ
ト１６３をライトメモリアドレス（１！ｒｉｔｅ Ｍｅ
ｍｏｒｙ Ａｄｄｒｅｓｓ）設定１７３としく２１４ｃ
）た電文ｄを端末Ａ１５２へ送信した（２０４）後、端
末Ｂ１５３は端末Ａ１５２に対して、マスクアドレス１
６１を自己アドレス（端末Ｂ）としく２１５ ａ）、ス
レーブアドレス１６２を相手（端末Ａ１５２）のアドレ
スとしく２１５ ｂ）、コントロールビット１６３をリ
ードデータ（Ｒｅａｄｄａｔａ）設定１７２ａ／あるい
は１７２ｂとしく２１５ｃ）た電文ｅを送信し、前記電
文ｅのデータ領域１６５には端末Ｂ１５２からの同期パ
ルスによって端末Ａ１５２からの端末Ｂ１５３への必要
なデータ（２１２ｄ）の書き込みを行う（２０５）。し
かし、この方式だとシーケンスが複雑になることや、書
き込みにも関わらず読み込みの制御方法を利用している
ために管理が容易ではなくなることや、伝送路上の電文
数が増加することによりトラフィックの増大となるなど
の問題点が考えられる。
このように、現状のＤ２Ｂの制御方法では、通信を用い
て容易に他端末のメモリへのデータの書き込みが行えな
い、という問題点を育していた。
て容易に他端末のメモリへのデータの書き込みが行えな
い、という問題点を育していた。
（以下余白）
発明が解決しようとする課題
本発明が解決しようとする課題は、以下の通りである。
（１）制御信号を送受信する送受信制御処理部を備えた
複数台の端末が、伝送路により結合され相互に通信を行
うシステムにおいて、前記伝送路により結合された他端
末のメモリの読み出し、書き込みを容易に実現する方法
を提供する。
複数台の端末が、伝送路により結合され相互に通信を行
うシステムにおいて、前記伝送路により結合された他端
末のメモリの読み出し、書き込みを容易に実現する方法
を提供する。
（２）前記システムが、Ｄ２Ｂによるシステムである時
、メモリの読み出しと同様の方法で、メモリへの書き込
みも実現する方法を提供する。
、メモリの読み出しと同様の方法で、メモリへの書き込
みも実現する方法を提供する。
（３）メモリの読み出し・書き込み制御の拡張に対して
容易に対応可能とする方法を提供する。
容易に対応可能とする方法を提供する。
（４）他端末上のメモリの読み出し・書き込みを行う際
にやり取りする電文量が少なくなる読み出し拳書き込み
の制御シーケンスの実現を容易とする方法を提供する。
にやり取りする電文量が少なくなる読み出し拳書き込み
の制御シーケンスの実現を容易とする方法を提供する。
課題を解決するための手段
（１）制御信号を送受信する送受信制御処理部を備えた
複数台の端末が、伝送路により結合され相互に通信を行
うシステムにおいて、第一の端末が前記制御信号の送受
信により第二の端末の持つメモリの書き込みあるいは読
み出しを行う際に用いる前記書き込みあるいは読み出し
を行うメモリ内容を電文として構成するデータ電文が、
前記データ電文の形式や書き込み・読み出し属性を示す
第一の部分（データ識別子）と、前記第一の部分の値に
より異なる内容のデータ情報を持つ第二の部分（データ
情報部）とを具備するように構成する。
複数台の端末が、伝送路により結合され相互に通信を行
うシステムにおいて、第一の端末が前記制御信号の送受
信により第二の端末の持つメモリの書き込みあるいは読
み出しを行う際に用いる前記書き込みあるいは読み出し
を行うメモリ内容を電文として構成するデータ電文が、
前記データ電文の形式や書き込み・読み出し属性を示す
第一の部分（データ識別子）と、前記第一の部分の値に
より異なる内容のデータ情報を持つ第二の部分（データ
情報部）とを具備するように構成する。
（２）前記データ情報部は、書き込みまたは読み出しを
行うアクセス対象のメモリのアドレスを指示する第三の
部分（アクセス対象メモリアドレス指示部）と、前記ア
クセス対象メモリへの書き込みあるいは読み出しの指定
及び具体的な書き込みまたは読み出しメモリ内容による
第四の部分（メモリアクセス情報部）を具備するように
構成する。
行うアクセス対象のメモリのアドレスを指示する第三の
部分（アクセス対象メモリアドレス指示部）と、前記ア
クセス対象メモリへの書き込みあるいは読み出しの指定
及び具体的な書き込みまたは読み出しメモリ内容による
第四の部分（メモリアクセス情報部）を具備するように
構成する。
（３）前記アクセス対象メモリアドレス指示部は、メモ
リアドレスの指定形式を示す部分（メモリアドレスタイ
プ指示部）と、前記アクセスタイプ指示部によって示さ
れた形式でアクセス対象メモリのアドレスを示す部分（
アクセス対象メモリアドレス情報部）とを具備するよう
に構成する。
リアドレスの指定形式を示す部分（メモリアドレスタイ
プ指示部）と、前記アクセスタイプ指示部によって示さ
れた形式でアクセス対象メモリのアドレスを示す部分（
アクセス対象メモリアドレス情報部）とを具備するよう
に構成する。
（４）前記メモリアクセス情報部は、読み出しまたは書
き込みメモリ内容のサイズの指定を行う第五の部分（メ
モリ内容サイズ指定部）と、書き込みの場合に書き込む
メモリ内容を具体的に指示する第六の部分（書き込みメ
モリ内容部）と、前記第一の部分と前記第二の部分の情
報の有無を指定する第七の部分（メモリアクセスタイプ
指示部）を具備するように構成する。
き込みメモリ内容のサイズの指定を行う第五の部分（メ
モリ内容サイズ指定部）と、書き込みの場合に書き込む
メモリ内容を具体的に指示する第六の部分（書き込みメ
モリ内容部）と、前記第一の部分と前記第二の部分の情
報の有無を指定する第七の部分（メモリアクセスタイプ
指示部）を具備するように構成する。
（５）電文によるメモリのアドレス指定形式として、読
み出しあるいは書き込みが行われる端末内のメモリの書
き込み読み出し処理部が前記メモリの前記処理の際に指
定するメモリアドレスの値と同一の値を指定する第一の
指定形式（直接アドレス指定形式）と、ある変換規則に
より変換した後の値が前記第一の形式によるアドレス値
となるところの前記変換規則を指定する第二の指定形式
（間接アドレス形式）を設け、前記変換規則の指定には
変換処理の内容を指定するメモリアドレスオペレーショ
ンコード（ｍａ−ＯＰＣ）と指定された前記変換処理を
実行するに必要な情報部分であるメモリアドレスオペラ
ンドコード（ｍａ−ＯＰＲ）を用いて行うように構成す
る。
み出しあるいは書き込みが行われる端末内のメモリの書
き込み読み出し処理部が前記メモリの前記処理の際に指
定するメモリアドレスの値と同一の値を指定する第一の
指定形式（直接アドレス指定形式）と、ある変換規則に
より変換した後の値が前記第一の形式によるアドレス値
となるところの前記変換規則を指定する第二の指定形式
（間接アドレス形式）を設け、前記変換規則の指定には
変換処理の内容を指定するメモリアドレスオペレーショ
ンコード（ｍａ−ＯＰＣ）と指定された前記変換処理を
実行するに必要な情報部分であるメモリアドレスオペラ
ンドコード（ｍａ−ＯＰＲ）を用いて行うように構成す
る。
作用
前記手段により、制御信号を送受信する送受信制御処理
部を備えた複数台の端末が、伝送路により結合され相互
に通信を行うシステムにおいて、以下の作用を有する。
部を備えた複数台の端末が、伝送路により結合され相互
に通信を行うシステムにおいて、以下の作用を有する。
（１）他端末の持つメモリの書き込みあるいは読み出し
を行う際に用いるデータ電文を、前記データ電文の形式
や書き込み・読み出し属性を示す第一の部分（データ識
別子）と、前記第一の部分の値により異なる内容のデー
タ情報を持つ第二の部分（データ情報部）とを具備する
ように構成することにより、伝送路により結合された他
端末のメモリの読み出し書書き込み制御に拡張性をもつ
電文の構成の実現できる。
を行う際に用いるデータ電文を、前記データ電文の形式
や書き込み・読み出し属性を示す第一の部分（データ識
別子）と、前記第一の部分の値により異なる内容のデー
タ情報を持つ第二の部分（データ情報部）とを具備する
ように構成することにより、伝送路により結合された他
端末のメモリの読み出し書書き込み制御に拡張性をもつ
電文の構成の実現できる。
（２）前記システムが、Ｄ２Ｂによるシステムである時
、他端末のメモリへの書き込み用のライトデータ（Ｗｒ
ｉｔｅ ｄａｔａ）に本発明による電文構成を用いるこ
とにより、従来のシステムとの共存も図れるのみならず
、Ｄ２Ｂを制御用のみでなくデータによるコミュニケー
ションシステムにおいても利用可能とできる。
、他端末のメモリへの書き込み用のライトデータ（Ｗｒ
ｉｔｅ ｄａｔａ）に本発明による電文構成を用いるこ
とにより、従来のシステムとの共存も図れるのみならず
、Ｄ２Ｂを制御用のみでなくデータによるコミュニケー
ションシステムにおいても利用可能とできる。
（３）データ電文中に、書き込みを行う他端末上のメモ
リのアドレスの設定を行う部分を設けたことにより、他
端末上のメモリの書き込みを行う際にやり取りする電文
量を少なくする書き込みの制御シーケンスの実現が容易
となり、伝送路上のトラフィック軽減となると共に、機
器制御処理の軽減も図れる。
リのアドレスの設定を行う部分を設けたことにより、他
端末上のメモリの書き込みを行う際にやり取りする電文
量を少なくする書き込みの制御シーケンスの実現が容易
となり、伝送路上のトラフィック軽減となると共に、機
器制御処理の軽減も図れる。
（４）データ電文中にアクセス対象メモリアドレス指示
部を設け、さらに前記アクセス対象メモリアドレス指示
部をメモリアドレスの指定形式を示す部分（メモリアド
レスタイプ指示部）と、前記アクセスタイプ指示部によ
って示された形式でアクセス対象メモリのアドレスを示
す部分（アクセス対象メモリアドレス情報部）とを具備
するように構成することにより、アクセスメモリの指定
に拡張性が出てくるため、メモリのアクセス方法が異な
り指定するメモリのアドレスに差異がある端末間でも、
容易にメモリのアクセスが可能となり、システム制御に
拡張性が出てくる。
部を設け、さらに前記アクセス対象メモリアドレス指示
部をメモリアドレスの指定形式を示す部分（メモリアド
レスタイプ指示部）と、前記アクセスタイプ指示部によ
って示された形式でアクセス対象メモリのアドレスを示
す部分（アクセス対象メモリアドレス情報部）とを具備
するように構成することにより、アクセスメモリの指定
に拡張性が出てくるため、メモリのアクセス方法が異な
り指定するメモリのアドレスに差異がある端末間でも、
容易にメモリのアクセスが可能となり、システム制御に
拡張性が出てくる。
（５）データ電文中にアクセス刷るメモリの内容に関す
る情報部をもたせ、読み出しまたは書き込みメモリ内容
のサイズの指定を具体的に指示する部分を持たせたこと
により、１電文では送受信しきれない多量の電文の送受
信も、容易に最小のシーケンスで実現可能となり、拡張
性及び伝送路上のトラフィックの削減が図れる。
る情報部をもたせ、読み出しまたは書き込みメモリ内容
のサイズの指定を具体的に指示する部分を持たせたこと
により、１電文では送受信しきれない多量の電文の送受
信も、容易に最小のシーケンスで実現可能となり、拡張
性及び伝送路上のトラフィックの削減が図れる。
（６）電文によるメモリのアドレス指定形式として、読
み出しあるいは書き込みが行われる端末内のメモリの書
き込み読み出し処理部が指定するメモリアドレスの値と
同一の値を指定する直接アドレス指定形式と、ある変換
規則により変換した後の値が直接アドレス値となるとこ
ろの前記変換規則を指定する間接アドレス形式を設け、
前記変換規則の指定には変換処理の内容を指定するメモ
リアドレスオペレーションコーＦ （ｍａ−ＯＰＣ：）
と指定された前記変換処理を実行するに必要な情報部分
であるメモリアドレスオペランドコード（ｍａ−，０Ｐ
Ｒ）を用いて行うように構成することにより、他端末上
のほしいデータの蓄積されているメモリアドレスがわか
らない場合、あるいは書き込みたいメモリアドレスがわ
からない場合であっても、前記データのメモリアドレス
指定のための間接アドレスを指定することによって容易
にアクセスでき、システム制御に拡張性が出る。
み出しあるいは書き込みが行われる端末内のメモリの書
き込み読み出し処理部が指定するメモリアドレスの値と
同一の値を指定する直接アドレス指定形式と、ある変換
規則により変換した後の値が直接アドレス値となるとこ
ろの前記変換規則を指定する間接アドレス形式を設け、
前記変換規則の指定には変換処理の内容を指定するメモ
リアドレスオペレーションコーＦ （ｍａ−ＯＰＣ：）
と指定された前記変換処理を実行するに必要な情報部分
であるメモリアドレスオペランドコード（ｍａ−，０Ｐ
Ｒ）を用いて行うように構成することにより、他端末上
のほしいデータの蓄積されているメモリアドレスがわか
らない場合、あるいは書き込みたいメモリアドレスがわ
からない場合であっても、前記データのメモリアドレス
指定のための間接アドレスを指定することによって容易
にアクセスでき、システム制御に拡張性が出る。
（７）前記システムが、Ｄ２Ｂによるシステムである時
、他端末のメモリアドレス指定用のライトメモリアドレ
ス（Ｗｒｉｔｅ ｍｅｍｏｒｙ ａｄｄｒｅｓｓ）に本
発明による電文構成を用いることにより、メモリの書き
込み・読み出しが同様の方法で行えるため、機器の構成
ならびにシステム制御が容易となる。
、他端末のメモリアドレス指定用のライトメモリアドレ
ス（Ｗｒｉｔｅ ｍｅｍｏｒｙ ａｄｄｒｅｓｓ）に本
発明による電文構成を用いることにより、メモリの書き
込み・読み出しが同様の方法で行えるため、機器の構成
ならびにシステム制御が容易となる。
実施例
第１図から第１７図を用いて本発明の詳細な説明する。
第１図は本発明によるデータ電文の構成とデータ識別し
の一実施例を示す図、第２図はデータ電文を構成するデ
ータ識別子とデータ情報部の構成の関連の具体例を示す
図、第３図はアクセス対象メモリアドレス部の構成とメ
モリアドレスタイプ識別子の一実施例を示す図、第４図
はアクセス対象メモリアドレスを構成するメモリアドレ
スタイプ識別子とアクセス対象メモリアドレス情報部の
構成の関連の具体例を示す図、第５図はメモリアクセス
情報を構成するメモリアクセスタイプ識別子とアクセス
対象メモリ情報部の構成の関連の一例を示す図、第６図
は第１図で示したデータ電文構成をＤ２ＢによるＷＭＡ
Ｃ，ライトメモリアドレス）指定電文の構成に適用し
た構成とＷＭＡ指示子の構成の一実施例を示す図、第７
図はＷＭＡ指定電文を構成するＷＭＡ識別子とＷＭＡ情
報部の構成の関連の具体例を示す図、第８図はＷＭＡ電
文中でのメモリアクセス情報を構成するメモリアクセス
タイプ識別子とアクセス対象メモリ情報部の構成の関連
の具体例を示す図、第９図はＤ２Ｂにおける本発明適用
のＷＤ指定電文による他端末へのデータの書き込みのた
めのシーケンス例を示す図、第１０図はＤ２Ｂにおける
本発明適用のＷＤ指定電文による他端末のデータの読み
込みのためのシーケンス例を示す図、第１１図は本発明
のＷＭＡ指定電文による他端末へのデータの書き込みの
ためのシーケンスを示す図、第１２図は本発明のＷＭＡ
指定電文による他端末のデータの読み込みのためのシー
ケンスを示す図、第１３図は第９図および第１０図中の
各電文構成を示す図、第１４図は第１１図及び第１２図
中の各電文構成を示す図である。
の一実施例を示す図、第２図はデータ電文を構成するデ
ータ識別子とデータ情報部の構成の関連の具体例を示す
図、第３図はアクセス対象メモリアドレス部の構成とメ
モリアドレスタイプ識別子の一実施例を示す図、第４図
はアクセス対象メモリアドレスを構成するメモリアドレ
スタイプ識別子とアクセス対象メモリアドレス情報部の
構成の関連の具体例を示す図、第５図はメモリアクセス
情報を構成するメモリアクセスタイプ識別子とアクセス
対象メモリ情報部の構成の関連の一例を示す図、第６図
は第１図で示したデータ電文構成をＤ２ＢによるＷＭＡ
Ｃ，ライトメモリアドレス）指定電文の構成に適用し
た構成とＷＭＡ指示子の構成の一実施例を示す図、第７
図はＷＭＡ指定電文を構成するＷＭＡ識別子とＷＭＡ情
報部の構成の関連の具体例を示す図、第８図はＷＭＡ電
文中でのメモリアクセス情報を構成するメモリアクセス
タイプ識別子とアクセス対象メモリ情報部の構成の関連
の具体例を示す図、第９図はＤ２Ｂにおける本発明適用
のＷＤ指定電文による他端末へのデータの書き込みのた
めのシーケンス例を示す図、第１０図はＤ２Ｂにおける
本発明適用のＷＤ指定電文による他端末のデータの読み
込みのためのシーケンス例を示す図、第１１図は本発明
のＷＭＡ指定電文による他端末へのデータの書き込みの
ためのシーケンスを示す図、第１２図は本発明のＷＭＡ
指定電文による他端末のデータの読み込みのためのシー
ケンスを示す図、第１３図は第９図および第１０図中の
各電文構成を示す図、第１４図は第１１図及び第１２図
中の各電文構成を示す図である。
本発明によると、制御信号を送受信する送受信制御処理
部を備えた複数台の端末が、伝送路により結合され相互
に通信を行うシステムにおいて、第一の端末が前記制御
信号の送受信により第二の端末の持つメモリの書き込み
あるいは読み出しを行う際に用いる前記書き込みあるい
は読み出しを行うメモリ内容を電文として構成するデー
タ電文が、前記データ電文の形式や書き込み書読み出し
属性を示す第一の部分（データ識別子）１１と、前記第
一の部分の値により異なる内容のデータ情報を持つ第二
の部分（データ情報部）１２とを具備する。前記データ
識別子１１はさらにプロトコルバージロン指示子１３と
プロトコルバージョン詳細指示部１４を持つような構成
が考えられる。
部を備えた複数台の端末が、伝送路により結合され相互
に通信を行うシステムにおいて、第一の端末が前記制御
信号の送受信により第二の端末の持つメモリの書き込み
あるいは読み出しを行う際に用いる前記書き込みあるい
は読み出しを行うメモリ内容を電文として構成するデー
タ電文が、前記データ電文の形式や書き込み書読み出し
属性を示す第一の部分（データ識別子）１１と、前記第
一の部分の値により異なる内容のデータ情報を持つ第二
の部分（データ情報部）１２とを具備する。前記データ
識別子１１はさらにプロトコルバージロン指示子１３と
プロトコルバージョン詳細指示部１４を持つような構成
が考えられる。
データ識別子１１を１バイト構成とした時、データ情報
部１２の構成としてはデータ識別子１１の値によって複
数のバリエーションが考えられる。
部１２の構成としてはデータ識別子１１の値によって複
数のバリエーションが考えられる。
本草２の発明であるアクセス対象メモリアドレス部２３
とメモリアクセス情報部２４を具備する構成（１）から
（３）、メモリアクセス情報部２４のみを具備する構成
（４）、任意データ２５のみの構成（５）など、データ
情報部１２の構成に様々な構成が実現できる。さらに、
本草３の発明によると前記アクセス対象メモリアドレス
部２３は、メモリアドレスタイプ識別子３１とアクセス
対象メモリアドレス情報部３２を具備する。さらに前記
メモリアドレスタイプ識別子３１はアクセスタイプバー
ジョン指示子３３とメモリアドレスタイプ詳細指示部３
４を持つような構成が考えられる。
とメモリアクセス情報部２４を具備する構成（１）から
（３）、メモリアクセス情報部２４のみを具備する構成
（４）、任意データ２５のみの構成（５）など、データ
情報部１２の構成に様々な構成が実現できる。さらに、
本草３の発明によると前記アクセス対象メモリアドレス
部２３は、メモリアドレスタイプ識別子３１とアクセス
対象メモリアドレス情報部３２を具備する。さらに前記
メモリアドレスタイプ識別子３１はアクセスタイプバー
ジョン指示子３３とメモリアドレスタイプ詳細指示部３
４を持つような構成が考えられる。
アクセスタイプパージぴン指示子３３を１バイト構成と
した時、アクセス対象メモリアドレス情報部３２の構成
としてはアクセスタイプバージョン指示子３３の値によ
って複数のバリエーションが考えられる。メモリアドレ
スタイプ識別子３１を１バイト構成とした時、アクセス
対象メモリアドレス情報部３２の構成としてはメモリア
ドレスタイプ識別子３１の値によって複数のバリエーシ
ョンが考えられる。本草５の発明である直接メモリアド
レス４１を指定する構成（７）、 （８）、間接メモ
リアドレス指定のための構成（９）から（１１）など、
アクセス対象メモリアドレス情報部の構成に様々な形態
が実現できる。さらに、本草４の発明によると前記メモ
リアクセス情報部２４は、メモリアクセスタイプ識別子
５１とアクセス対象メモリ情報部５２を具備する。メモ
リアクセスタイプ識別子５１を１バイト構成とした時、
アクセス対象メモリ情報部５２の構成としてはメモリア
クセスタイプ識別子５１の値によって複数のバリエーシ
ョンが考えられる。読み出しメモリサイズ５３のみを具
備する構成（１２）、！き込みメモリサイズ５４と書き
込みデータ５５を具備する構成（１３）、書き込みメモ
リサイズ５４のみを具備する構成（１４）など、アクセ
ス対象メモリ情報部の構成に様々な形態が実現できる。
した時、アクセス対象メモリアドレス情報部３２の構成
としてはアクセスタイプバージョン指示子３３の値によ
って複数のバリエーションが考えられる。メモリアドレ
スタイプ識別子３１を１バイト構成とした時、アクセス
対象メモリアドレス情報部３２の構成としてはメモリア
ドレスタイプ識別子３１の値によって複数のバリエーシ
ョンが考えられる。本草５の発明である直接メモリアド
レス４１を指定する構成（７）、 （８）、間接メモ
リアドレス指定のための構成（９）から（１１）など、
アクセス対象メモリアドレス情報部の構成に様々な形態
が実現できる。さらに、本草４の発明によると前記メモ
リアクセス情報部２４は、メモリアクセスタイプ識別子
５１とアクセス対象メモリ情報部５２を具備する。メモ
リアクセスタイプ識別子５１を１バイト構成とした時、
アクセス対象メモリ情報部５２の構成としてはメモリア
クセスタイプ識別子５１の値によって複数のバリエーシ
ョンが考えられる。読み出しメモリサイズ５３のみを具
備する構成（１２）、！き込みメモリサイズ５４と書き
込みデータ５５を具備する構成（１３）、書き込みメモ
リサイズ５４のみを具備する構成（１４）など、アクセ
ス対象メモリ情報部の構成に様々な形態が実現できる。
以上の、本草１から第５の発明をＤＯＭＥＳＴＩＣＤＩ
ＧＩＴＡＬ ＢＵＳ （ＩＥＣＴＣ（８４）８６ 参
照）でのライトデータ（Ｗｒｉｔｅ ｄａｔａ）指定の
電文構成に適用した場合、他多端末へのデータの書き込
み制御として第９図に示した書き込みＣＡＳＥｌ、と書
き込みＣＡＳＥ２ 、が、他端末のデータの読み出し制
御として第１０図に示した読み出しＣＡＳＥＩ 、と読
み出しＣＡＳＥ２ 、が実現できる。
ＧＩＴＡＬ ＢＵＳ （ＩＥＣＴＣ（８４）８６ 参
照）でのライトデータ（Ｗｒｉｔｅ ｄａｔａ）指定の
電文構成に適用した場合、他多端末へのデータの書き込
み制御として第９図に示した書き込みＣＡＳＥｌ、と書
き込みＣＡＳＥ２ 、が、他端末のデータの読み出し制
御として第１０図に示した読み出しＣＡＳＥＩ 、と読
み出しＣＡＳＥ２ 、が実現できる。
＜ＷＤによる書き込みＣＡＳＥｌ、＞
本ＣＡＳＥＩ 、は、大量でないデータの伝送に適する
。
。
自己アドレス（マスクアドレス）１６１に端末Ａ１５２
アドレスを設定（１３１ａ）Ｌ、相手アドレス（スレー
ブアドレス） １６２ｉ；［末Ｂ １５３アドレスを設
定（１３１ｂ）する。さらに、コントロールコード１６
３でＷＤ指定１７５ａあるいは１７５ｂを行う（１３１
ｃ）。このとき、データ領域１６５に、本草１から第５
の発明を適用し、データ識別子１１で第２図の構成（１
）あまたは構成（２）または構成（３）を示すコード°
０００１１１１１’、’０００１１１１０’、’０００
１１１０１’を指定（１３１ｄ）する。このとき、−度
の電文の送信で電文の送信を完了する場合書き込みデー
タ５５具備ありの設定のメモリアクセスタイプ識別子５
１の値（’＋１１１１１１１’ｂ＝ｘ″ＦＦ）を持った
メモリアクセス情報部１６を構成（電文Ａ）し、送信す
ればよい（９１）。
アドレスを設定（１３１ａ）Ｌ、相手アドレス（スレー
ブアドレス） １６２ｉ；［末Ｂ １５３アドレスを設
定（１３１ｂ）する。さらに、コントロールコード１６
３でＷＤ指定１７５ａあるいは１７５ｂを行う（１３１
ｃ）。このとき、データ領域１６５に、本草１から第５
の発明を適用し、データ識別子１１で第２図の構成（１
）あまたは構成（２）または構成（３）を示すコード°
０００１１１１１’、’０００１１１１０’、’０００
１１１０１’を指定（１３１ｄ）する。このとき、−度
の電文の送信で電文の送信を完了する場合書き込みデー
タ５５具備ありの設定のメモリアクセスタイプ識別子５
１の値（’＋１１１１１１１’ｂ＝ｘ″ＦＦ）を持った
メモリアクセス情報部１６を構成（電文Ａ）し、送信す
ればよい（９１）。
＜ＷＤによる書き込みＣＡＳＥ２．＞
本ケースは、大量データの伝送に適する。本ケースで用
いる電文Ｂが、電文Ａと異なる部分は、メモリアクセス
情報部２４において、書き込みデータ５５の指定が無い
ことである。メモリアクセスタイプ識別子５１の値（’
１１’１ｌｌｌｌＯ’ｂ＝ｘ’ＦＥ）を持ったメモリア
クセス情報部２４を構成（電文Ｂ）し、送信する（９２
）。その後で、データ情報部１２が任意データであるこ
とをデータ識別子１１で設定（’０００１１０１１’ｂ
＝ｘ’ｌＢ’） した電文Ｃを送信する（９３）。こ
の電文Ｃは、書き込みデータの量によっては複数電文連
続送信することもできる。
いる電文Ｂが、電文Ａと異なる部分は、メモリアクセス
情報部２４において、書き込みデータ５５の指定が無い
ことである。メモリアクセスタイプ識別子５１の値（’
１１’１ｌｌｌｌＯ’ｂ＝ｘ’ＦＥ）を持ったメモリア
クセス情報部２４を構成（電文Ｂ）し、送信する（９２
）。その後で、データ情報部１２が任意データであるこ
とをデータ識別子１１で設定（’０００１１０１１’ｂ
＝ｘ’ｌＢ’） した電文Ｃを送信する（９３）。こ
の電文Ｃは、書き込みデータの量によっては複数電文連
続送信することもできる。
＜ＷＤによる読み出しＣＡＳＥｌ、＞
本発明は、アクセス対象メモリアドレス部２３で、疑似
コマンド指定（電文量）あるいは疑似リクエスト指定（
電文Ｊ）により読み出しメモリの領域指定の指示を行っ
た電文Ｆで読み出しの為の制御を端末Ｂ１５３へ通知（
１０３）ｔ、、その後、マスターとスレーブが逆転して
、電文を送信（１０４）するというものである。
コマンド指定（電文量）あるいは疑似リクエスト指定（
電文Ｊ）により読み出しメモリの領域指定の指示を行っ
た電文Ｆで読み出しの為の制御を端末Ｂ１５３へ通知（
１０３）ｔ、、その後、マスターとスレーブが逆転して
、電文を送信（１０４）するというものである。
本ケースは、本発明の拡張性を示すものである。
第４の発明により、ＷＤ電文は、書き込みデータ部５５
を必ずしも保持する必要は無く、第５図に示す構成（１
２）を用いれば読み出しメモリ５３の指定が行える。前
記読み出しメモリサイズ５３の指定を行った電文りを送
信する（１０１）。その後、端末Ａ１５２は端末Ｂ１５
３のアクセス対象メモリアドレス部２３に指定されたメ
モリ領域から、読み出しメモリサイズ５３で指定された
サイズのデータをＲＤにて読み出す（１０２）。
を必ずしも保持する必要は無く、第５図に示す構成（１
２）を用いれば読み出しメモリ５３の指定が行える。前
記読み出しメモリサイズ５３の指定を行った電文りを送
信する（１０１）。その後、端末Ａ１５２は端末Ｂ１５
３のアクセス対象メモリアドレス部２３に指定されたメ
モリ領域から、読み出しメモリサイズ５３で指定された
サイズのデータをＲＤにて読み出す（１０２）。
＜ＷＤによる読み出しＣＡＳＥ２．＞
以上が、Ｄ２Ｂを例にした場合のＷＤのデータ領域１８
５に水弟１から第５の発明を適用したものであるが、水
弟工から第５の発明は、若干の修正でＷＭＡの電文制御
にも適用できる。ＷＭＡへの適用を考えると第１図と同
じ構成の第６図が、設定できる。ＷＤによる場合のデー
タ識別子１工がＷＭＡ！ａ別子６１に、デτり識別子１
２がＷＭＡ情報６２に置き変わった構成となる。また、
データ情報サイズ２１がＷＭＡ情報情報サイズフレうよ
うに名称が変わる。しかし、意味する内容は同じである
。ＷＤの場合と、ＷＭＡの場合の太きな違いは、ＷＭＡ
では実際の書き込み用データ自体は送れない点にある。
５に水弟１から第５の発明を適用したものであるが、水
弟工から第５の発明は、若干の修正でＷＭＡの電文制御
にも適用できる。ＷＭＡへの適用を考えると第１図と同
じ構成の第６図が、設定できる。ＷＤによる場合のデー
タ識別子１工がＷＭＡ！ａ別子６１に、デτり識別子１
２がＷＭＡ情報６２に置き変わった構成となる。また、
データ情報サイズ２１がＷＭＡ情報情報サイズフレうよ
うに名称が変わる。しかし、意味する内容は同じである
。ＷＤの場合と、ＷＭＡの場合の太きな違いは、ＷＭＡ
では実際の書き込み用データ自体は送れない点にある。
そのため、くＷＤによる書き込みＣＡＳＥｌ、＞は、Ｗ
ＭＡでは実現できず、くＷＭＡによる書き込みＣＡＳＥ
ｌ、＞は、くＷＤによる書き込みＣＡＳＥ２．＞に対応
する。
ＭＡでは実現できず、くＷＭＡによる書き込みＣＡＳＥ
ｌ、＞は、くＷＤによる書き込みＣＡＳＥ２．＞に対応
する。
＜ＷＭＡによる書き込みＣＡＳＥｌ、＞本ケースは、大
量データの伝送に適する。本ケースで用いる電文Ｈは、
コントロールビット１６３の値がＷＭＡ指定１７３であ
ることをのぞいて、電文Ｂと同様である。そのため、電
文Ｃと同様に電文Ｉも、書き込みデータの量によっては
複数電文連続しても送信できる。 （１１１，１１２）
＜ＷＭＡによる読み出しＣＡＳＥ Ｉ 、 ＞本ケース
は、本発明の拡張性を示すものである。
量データの伝送に適する。本ケースで用いる電文Ｈは、
コントロールビット１６３の値がＷＭＡ指定１７３であ
ることをのぞいて、電文Ｂと同様である。そのため、電
文Ｃと同様に電文Ｉも、書き込みデータの量によっては
複数電文連続しても送信できる。 （１１１，１１２）
＜ＷＭＡによる読み出しＣＡＳＥ Ｉ 、 ＞本ケース
は、本発明の拡張性を示すものである。
第５の発明により、ＷＭＡ電文による構成Ｊは、ＷＤ１
１ｉ文による構成にと同じ設定となり、シーケンスも同
じものが構築できる。 （１２１，１２２）＜ＷＭ、Ａ
による読み出しＣＡＳＥ２．＞本発明は、ＷＤ電文によ
る場合と同様で、アクセス対象メモリアドレス部２３で
、疑似コマンド指定（電文Ｌ）あるいは疑似リクエスト
指定（電文Ｍ）により読み出しメモリの領域指定の指示
を行った電文して読み出しの為の制御を端末Ｂ１５３へ
通知（１２３）Ｌ、、その後、マスターとスレーブが逆
転して、電文を送信（１２４）するというものである。
１ｉ文による構成にと同じ設定となり、シーケンスも同
じものが構築できる。 （１２１，１２２）＜ＷＭ、Ａ
による読み出しＣＡＳＥ２．＞本発明は、ＷＤ電文によ
る場合と同様で、アクセス対象メモリアドレス部２３で
、疑似コマンド指定（電文Ｌ）あるいは疑似リクエスト
指定（電文Ｍ）により読み出しメモリの領域指定の指示
を行った電文して読み出しの為の制御を端末Ｂ１５３へ
通知（１２３）Ｌ、、その後、マスターとスレーブが逆
転して、電文を送信（１２４）するというものである。
以上のように、本発明によれば、伝送路により結合され
た他端末のメモリの読み出し、書き込みが容易に実現で
き、他端末のメモリの読み出し曇書き込み制御に拡張性
をもたせることができ、他端末上のメモリの読み出し・
書き込みを行う際にやり取りする電文量を少なくする読
み出し・書き込みの制御シーケンスの実現が容易となり
、伝送路上のトラフィック軽減となるとともに、機器制
御処理の軽減もはかれ、かつ拡張性に富むシステムが提
供できる。
た他端末のメモリの読み出し、書き込みが容易に実現で
き、他端末のメモリの読み出し曇書き込み制御に拡張性
をもたせることができ、他端末上のメモリの読み出し・
書き込みを行う際にやり取りする電文量を少なくする読
み出し・書き込みの制御シーケンスの実現が容易となり
、伝送路上のトラフィック軽減となるとともに、機器制
御処理の軽減もはかれ、かつ拡張性に富むシステムが提
供できる。
発明の効果
本発明は、制御信号を送受信する送受信制御処理部を備
えた複数台の端末が、伝送路により結合され相互に通信
を行うシステムにおいて、以下の効果がある。
えた複数台の端末が、伝送路により結合され相互に通信
を行うシステムにおいて、以下の効果がある。
（１）伝送路により結合された他端末のメモリの読み出
し・書き込み制御に拡張性をもつ電文の構成の実現でき
る。
し・書き込み制御に拡張性をもつ電文の構成の実現でき
る。
（２）前記システムが、Ｄ２Ｂによるシステムである時
、従来のシステムとの共存も図れるのみならず、Ｄ２Ｂ
を制御用のみでなくデータによるコミュニケーションシ
ステムにおいても利用可能トできる。
、従来のシステムとの共存も図れるのみならず、Ｄ２Ｂ
を制御用のみでなくデータによるコミュニケーションシ
ステムにおいても利用可能トできる。
（３）他端末上のメモリの書き込みを行う際にやり取り
する電文量を少なくする書き込みの制御シーケンスの実
現が容易となり、伝送路上のトラフィック軽減となると
共に、機器制御処理の軽減も図れる。
する電文量を少なくする書き込みの制御シーケンスの実
現が容易となり、伝送路上のトラフィック軽減となると
共に、機器制御処理の軽減も図れる。
（４）アクセスメモリの措定に拡張性が出てくるため、
メモリのアクセス方法が異なり指定するメモリのアドレ
スに差異がある端末間でも、容易にメモリのアクセスが
可能となり、システム制御に拡張性が出てくる。
メモリのアクセス方法が異なり指定するメモリのアドレ
スに差異がある端末間でも、容易にメモリのアクセスが
可能となり、システム制御に拡張性が出てくる。
（５）１電文では送受信しきれない多量の電文の送受信
も、容易に最小のシーケンスで実現可能となり、拡張性
及び伝送路上のトラフィックの削減が図れる。
も、容易に最小のシーケンスで実現可能となり、拡張性
及び伝送路上のトラフィックの削減が図れる。
（６）他端末上のほしいデータの蓄積されているメモリ
アドレスがわからない場合、あるいは書き込みたいメモ
リアドレスがわからない場合であっても、前記データの
メモリアドレス指定のための間接アドレスを指定するこ
とによって容易にアクセスでき、システム制御に拡張性
が出る。
アドレスがわからない場合、あるいは書き込みたいメモ
リアドレスがわからない場合であっても、前記データの
メモリアドレス指定のための間接アドレスを指定するこ
とによって容易にアクセスでき、システム制御に拡張性
が出る。
（７）Ｄ２Ｂによるシステムである時、メモリの書き込
みφ読み出しが同様の方法で行えるため、機器の構成な
らびにシステム制御が容易となる。
みφ読み出しが同様の方法で行えるため、機器の構成な
らびにシステム制御が容易となる。
第、１図は本発明によるデータ電文の構成とデータ識別
子の一実施例を示す図、第２図はデータ電文を構成する
データ識別子とデータ情報部の構成の関連の具体例を示
す図、第３図はアクセス対象メモリアドレス部の構成と
メモリアドレスタイプ識別子の一実施例を示す図、第４
図はアクセス対象メモリアドレスを構成するメモリアド
レスタイプ識別子とアクセス対象メモリアドレス情報部
の構成の関連の具体例を示す図、第５図はメモリアクセ
ス情報を構成するメモリアクセスタイプ識別子とアクセ
ス対象メモリ情報部の構成の関連の一例を示す図、第６
図は第１図で示したデータ電文構成をＤ２ＢによるＷＭ
Ａ （ライトメモリアドレス）指定電文の構成に適用し
た構成とＷＭＡ指示子の構成の一実施例を示す図、第７
図はＷＭＡ指定電文を構成するＷＭＡ識別子とＷＭＡ情
報部の構成の関連の具体例を示す図、第８図はＷＭＡ電
文中でのメモリアクセス情報を構成するメモリアクセス
タイプ識別子とアクセス対象メモリ情報部の構成の関連
の具体例を示す図、第９図はＤ２Ｂにおける本発明適用
のＷＤ指定電文による他端末へのデータの書き込みのた
めのシーケンス例を示す図、第１０図はＤ２Ｂにおける
本発明適用のＷＤ指定電文による他端末のデータの読み
込みのためのシーケンス例を示す図、第１１図は本発明
のＷＭＡ指定電文による他端末へのデータの書き込みの
ためのシーケンスを示す図、第１２図は本発明のＷＭＡ
指定電文による他端末のデータの読み込みのためのシー
ケンスを示す図、第１３図は第９図および第１０図中の
各電文構成を示す図、第１４図は第１１図及び第１２図
中の各電文構成を示す図、第１５図は本発明の適用され
るシステムの構成例を示す図、第１６図は本発明の適用
されル通信プロトコルの一例としてのＤ２Ｂの電文構成
を示す図、第１７図は第１５図で示した電文内のコント
ロールビットの指示内容を示す図、第１８図は従来のＤ
２Ｂによるライトメモリアドレス指定電文の構成を示す
図、第１９図は従来のＤ２Ｂによるコマンド指定電文の
構成を示す図、第２０図は従来の０２Ｂによる他端末の
メモリ読み出し制御及び書き込み処理を行う場合のシー
ケンスを示す図、第２１図は第１９図で示したシーケン
スで用いる電文構成例を示す図である。 １１・・・データ識別子、１２・書ψデータ情Ｍ部、１
３・拳壷プロトコルバージョン指示子、１４・・・プロ
トコルバージョン詳細指示部。
子の一実施例を示す図、第２図はデータ電文を構成する
データ識別子とデータ情報部の構成の関連の具体例を示
す図、第３図はアクセス対象メモリアドレス部の構成と
メモリアドレスタイプ識別子の一実施例を示す図、第４
図はアクセス対象メモリアドレスを構成するメモリアド
レスタイプ識別子とアクセス対象メモリアドレス情報部
の構成の関連の具体例を示す図、第５図はメモリアクセ
ス情報を構成するメモリアクセスタイプ識別子とアクセ
ス対象メモリ情報部の構成の関連の一例を示す図、第６
図は第１図で示したデータ電文構成をＤ２ＢによるＷＭ
Ａ （ライトメモリアドレス）指定電文の構成に適用し
た構成とＷＭＡ指示子の構成の一実施例を示す図、第７
図はＷＭＡ指定電文を構成するＷＭＡ識別子とＷＭＡ情
報部の構成の関連の具体例を示す図、第８図はＷＭＡ電
文中でのメモリアクセス情報を構成するメモリアクセス
タイプ識別子とアクセス対象メモリ情報部の構成の関連
の具体例を示す図、第９図はＤ２Ｂにおける本発明適用
のＷＤ指定電文による他端末へのデータの書き込みのた
めのシーケンス例を示す図、第１０図はＤ２Ｂにおける
本発明適用のＷＤ指定電文による他端末のデータの読み
込みのためのシーケンス例を示す図、第１１図は本発明
のＷＭＡ指定電文による他端末へのデータの書き込みの
ためのシーケンスを示す図、第１２図は本発明のＷＭＡ
指定電文による他端末のデータの読み込みのためのシー
ケンスを示す図、第１３図は第９図および第１０図中の
各電文構成を示す図、第１４図は第１１図及び第１２図
中の各電文構成を示す図、第１５図は本発明の適用され
るシステムの構成例を示す図、第１６図は本発明の適用
されル通信プロトコルの一例としてのＤ２Ｂの電文構成
を示す図、第１７図は第１５図で示した電文内のコント
ロールビットの指示内容を示す図、第１８図は従来のＤ
２Ｂによるライトメモリアドレス指定電文の構成を示す
図、第１９図は従来のＤ２Ｂによるコマンド指定電文の
構成を示す図、第２０図は従来の０２Ｂによる他端末の
メモリ読み出し制御及び書き込み処理を行う場合のシー
ケンスを示す図、第２１図は第１９図で示したシーケン
スで用いる電文構成例を示す図である。 １１・・・データ識別子、１２・書ψデータ情Ｍ部、１
３・拳壷プロトコルバージョン指示子、１４・・・プロ
トコルバージョン詳細指示部。
Claims (5)
- （１）制御信号を送受信する送受信制御処理部を備えた
複数台の端末が、伝送路により結合され相互に通信を行
うシステムにおいて、第一の端末が前記制御信号の送受
信により第二の端末の持つメモリの書き込みあるいは読
み出しを行う際に用いる前記書き込みあるいは読み出し
を行うメモリ内容を電文として構成するデータ電文が、
前記データ電文の形式や書き込み・読み出し属性を示す
第一の部分（データ識別子）と、前記第一の部分の値に
より異なる内容のデータ情報を持つ第二の部分（データ
情報部）とを具備することを特徴とするデータ伝送制御
処理方法。 - （２）データ情報部は、書き込みまたは読み出しを行う
アクセス対象のメモリのアドレスを指示する第三の部分
（アクセス対象メモリアドレス指示部）と、前記アクセ
ス対象メモリへの書き込みあるいは読み出しの指定及び
具体的な書き込みまたは読み出しメモリ内容による第四
の部分（メモリアクセス情報部）を具備し、前記第三の
部分と第四の部分の情報はデータ識別子の内容によって
有無が決められることを特徴とする請求項１記載のデー
タ伝送制御処理方法。 - （３）アクセス対象メモリアドレス指示部は、メモリア
ドレスの指定形式を示す部分（メモリアドレスタイプ指
示部）と、前記アクセスタイプ指示部によって示された
形式でアクセス対象メモリのアドレスを示す部分（アク
セス対象メモリアドレス情報部）とを具備することを特
徴とする請求項２記載のデータ伝送制御処理方法。 - （４）メモリアクセス情報部は、読み出しまたは書き込
みメモリ内容のサイズの指定を行う第五の部分（メモリ
内容サイズ指定部）と、書き込みの場合に書き込むメモ
リ内容を具体的に指示する第六の部分（書き込みメモリ
内容部）と、前記第五の部分と前記第六の部分の情報の
有無を指定する第七の部分（メモリアクセスタイプ指示
部）を具備することを特徴とする請求項２または請求項
３記載のデータ伝送制御処理方法。 - （５）電文によるメモリのアドレス指定形式として、読
み出しあるいは書き込みが行われる端末内のメモリの書
き込み読み出し処理部が前記メモリの前記処理の際に指
定するメモリアドレスの値と同一の値を指定する第一の
指定形式（直接アドレス指定形式）と、ある変換規則に
より変換した後の値が前記第一の形式によるアドレス値
となるところの前記変換規則を指定する第二の指定形式
（間接アドレス形式）を設け、前記変換規則の指定には
変換処理の内容を指定するメモリアドレスオペレーショ
ンコード（ｍａ−ＯＰＣ）と指定された前記変換処理を
実行するに必要な情報部分であるメモリアドレスオペラ
ンドコード（ｍａ−ＯＰＲ）を用いて行うことを特徴と
するデータ伝送制御処理方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1262439A JPH03123232A (ja) | 1989-10-06 | 1989-10-06 | データ伝送制御処理方法 |
| EP90119095A EP0421443B1 (en) | 1989-10-06 | 1990-10-05 | Data transmission control processing method |
| DE69020674T DE69020674T2 (de) | 1989-10-06 | 1990-10-05 | Verfahren zur Verarbeitung von Datenübertragungssteuerung. |
| US07/595,227 US5117070A (en) | 1989-10-06 | 1990-10-09 | Data transmission control processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1262439A JPH03123232A (ja) | 1989-10-06 | 1989-10-06 | データ伝送制御処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03123232A true JPH03123232A (ja) | 1991-05-27 |
Family
ID=17375806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1262439A Pending JPH03123232A (ja) | 1989-10-06 | 1989-10-06 | データ伝送制御処理方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5117070A (ja) |
| EP (1) | EP0421443B1 (ja) |
| JP (1) | JPH03123232A (ja) |
| DE (1) | DE69020674T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7952036B2 (en) | 2008-10-30 | 2011-05-31 | Yamato Corporation | Combinational weigher with a recycle conveyor configured to allow products to be recirculated in a dispersed manner |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2935307B2 (ja) * | 1992-02-20 | 1999-08-16 | 株式会社日立製作所 | ディスプレイ |
| JP3334211B2 (ja) | 1993-02-10 | 2002-10-15 | 株式会社日立製作所 | ディスプレイ |
| US5991520A (en) | 1996-02-02 | 1999-11-23 | Sony Corporation | Application programming interface for managing and automating data transfer operations between applications over a bus structure |
| US7577782B2 (en) | 1996-02-02 | 2009-08-18 | Sony Corporation | Application programming interface for data transfer and bus management over a bus structure |
| US6631435B1 (en) * | 1996-02-02 | 2003-10-07 | Sony Corporation | Application programming interface for data transfer and bus management over a bus structure |
| US6233637B1 (en) * | 1996-03-07 | 2001-05-15 | Sony Corporation | Isochronous data pipe for managing and manipulating a high-speed stream of isochronous data flowing between an application and a bus structure |
| US6519268B1 (en) | 1996-03-07 | 2003-02-11 | Sony Corporation | Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure |
| US7130315B1 (en) | 1999-09-10 | 2006-10-31 | Sony Corporation | Method of and apparatus for utilizing extended AV/C command and response frames including transaction label and common result/error code |
| US6523108B1 (en) | 1999-11-23 | 2003-02-18 | Sony Corporation | Method of and apparatus for extracting a string of bits from a binary bit string and depositing a string of bits onto a binary bit string |
| US6647448B1 (en) | 2000-06-29 | 2003-11-11 | Sony Corporation | Method and apparatus for managing resource schedules in a peer to peer distributed networking environment |
| US6901444B1 (en) * | 2000-06-30 | 2005-05-31 | Sony Corporation | Method of and apparatus for communicating data structures between devices in a networking environment |
| US6904475B1 (en) | 2000-11-06 | 2005-06-07 | Sony Corporation | Programmable first-in first-out (FIFO) memory buffer for concurrent data stream handling |
| US6944704B2 (en) * | 2001-10-04 | 2005-09-13 | Sony Corporation | Method and apparatus for utilizing extended AV/C command frames including status inquiry, notify inquiry and control inquiry command types |
| US7003604B2 (en) * | 2001-10-04 | 2006-02-21 | Sony Corporation | Method of and apparatus for cancelling a pending AV/C notify command |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4482951A (en) * | 1981-11-12 | 1984-11-13 | Hughes Aircraft Company | Direct memory access method for use with a multiplexed data bus |
| DE3436441A1 (de) * | 1984-10-04 | 1986-04-10 | Siemens AG, 1000 Berlin und 8000 München | Datenuebermittlungseinrichtung, die ein datennetz mit baumstruktur aufweist |
| US4745596A (en) * | 1985-07-16 | 1988-05-17 | Honda Giken Kogyo Kabushiki Kaisha | Multiplex communication system |
| ZA883232B (en) * | 1987-05-06 | 1989-07-26 | Dowd Research Pty Ltd O | Packet switches,switching methods,protocols and networks |
| US5107256A (en) * | 1987-11-02 | 1992-04-21 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for controlling terminals on communication network |
-
1989
- 1989-10-06 JP JP1262439A patent/JPH03123232A/ja active Pending
-
1990
- 1990-10-05 DE DE69020674T patent/DE69020674T2/de not_active Expired - Fee Related
- 1990-10-05 EP EP90119095A patent/EP0421443B1/en not_active Expired - Lifetime
- 1990-10-09 US US07/595,227 patent/US5117070A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7952036B2 (en) | 2008-10-30 | 2011-05-31 | Yamato Corporation | Combinational weigher with a recycle conveyor configured to allow products to be recirculated in a dispersed manner |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69020674D1 (de) | 1995-08-10 |
| DE69020674T2 (de) | 1996-04-04 |
| EP0421443A3 (en) | 1993-01-13 |
| EP0421443B1 (en) | 1995-07-05 |
| US5117070A (en) | 1992-05-26 |
| EP0421443A2 (en) | 1991-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03123232A (ja) | データ伝送制御処理方法 | |
| JPS63500761A (ja) | デ−タ処理システム | |
| CN109901469A (zh) | 一种基于fpga技术实现profibus-pa总线通信的方法 | |
| JPS59138151A (ja) | ロ−カルエリアネツトワ−クにおける初期化方式 | |
| JPH07143202A (ja) | システムを構成する方法、デバイスを構成する方法、制御装置およびシステム | |
| US7443886B1 (en) | Communication protocol system and method | |
| JP3329399B2 (ja) | データリンクシステム | |
| JPH11122250A (ja) | 通信制御システム | |
| JP5211754B2 (ja) | Ｒｆｉｄシステムにおける通信制御方法およびｒｆｉｄ用の交信制御装置 | |
| JPH077519A (ja) | ローカルエリアネットワークにおける端末装置 | |
| EP4080298A1 (en) | Plc analog module comprising hart pass-through interface | |
| JPH07120322B2 (ja) | オンラインｓｇ処理方式 | |
| CN101277216A (zh) | 多数个网络装置的管理与设定方法 | |
| JP2576236B2 (ja) | プログラマブルコントローラの通信方法 | |
| JPS6236938A (ja) | ロ−カルエリアネツトワ−クの通信制御装置 | |
| JP2006050023A (ja) | ノード | |
| KR20010009793A (ko) | 휴대폰간 저장 데이터의 전송장치 | |
| JPH0535619A (ja) | フアイル転送装置 | |
| JPS58114645A (ja) | ル−プ・システム制御方式 | |
| JP2000132478A (ja) | 通信端末装置 | |
| JP2008198318A (ja) | Ｒｏｍ書き込み装置、ｒｏｍ書き込み対象装置及びｒｏｍ書き込みシステム | |
| JP2001043198A (ja) | システム間通信制御方式 | |
| JPH02113645A (ja) | プログラマブルコントローラの通信方法 | |
| JPH04262401A (ja) | Ｆｍｓラインにおけるビットデータ情報による通信方法 | |
| JPH05216790A (ja) | ネットワーク制御装置 |