JPH03122740A - 入出力命令拡張方式 - Google Patents
入出力命令拡張方式Info
- Publication number
- JPH03122740A JPH03122740A JP1261429A JP26142989A JPH03122740A JP H03122740 A JPH03122740 A JP H03122740A JP 1261429 A JP1261429 A JP 1261429A JP 26142989 A JP26142989 A JP 26142989A JP H03122740 A JPH03122740 A JP H03122740A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- processor
- area
- map
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 12
- 230000002093 peripheral effect Effects 0.000 claims abstract description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプロセッサの入出力（Ｉｌｏ）に対してメモリ
マツプにＩ／Ｏ領域を拡張する入出力命令拡張方式に関
する。
マツプにＩ／Ｏ領域を拡張する入出力命令拡張方式に関
する。
従来、この種の入出力命令拡張方式は、拡張Ｉ／Ｏ命令
に対するＩ／Ｏマツプをバンクで持ち、プロセッサが拡
張Ｉ／Ｏマツプを呼出すたびにバンクを切りかえて該当
するＩ／Ｏ命令を呼出していた。
に対するＩ／Ｏマツプをバンクで持ち、プロセッサが拡
張Ｉ／Ｏマツプを呼出すたびにバンクを切りかえて該当
するＩ／Ｏ命令を呼出していた。
上述した従来の入出力命令拡張方式は、プロッセッサが
同一バンク上にない連続したＩ／Ｏ命令に対して命令の
都度バンク切りかえの手順を実行するので処理能力が落
ち、かつソフトウェアで現本発明の目的は、上記欠点を
解決した入出力命令拡張方式を提供することにある。
同一バンク上にない連続したＩ／Ｏ命令に対して命令の
都度バンク切りかえの手順を実行するので処理能力が落
ち、かつソフトウェアで現本発明の目的は、上記欠点を
解決した入出力命令拡張方式を提供することにある。
本発明による入出力命令拡張方式では、プロセッサの入
出力（以後ｌ／Ｏ）命令に対してメモリマツプのＩ／Ｏ
領域を拡張するＩ／Ｏ命令拡張方式において、一般メモ
リのメモリ領域の一部をＩ／Ｏ命令のＩ／Ｏ領域に割り
付けこのＩ／Ｏ領域の呼び出しをプロッセサから指示さ
れたときメモリマツプ上に定義されたＩ／Ｏ命令ごとの
チップセレクト信号を送出するセレクタ部と、前記の割
付けられたメモリ領域を呼出すときプロセ、すから受信
するメモリソード／ライト信号をＩ／Ｏリード／ライト
信号に変換して出力する制御部と、前記セレクタ部から
チップセレクト信号をまた前記制御部からＩ／Ｏ！Ｊ−
ド／ライト信号をそれぞれ受信して指示を受けるプロセ
ッサの周辺装置とを有する。
出力（以後ｌ／Ｏ）命令に対してメモリマツプのＩ／Ｏ
領域を拡張するＩ／Ｏ命令拡張方式において、一般メモ
リのメモリ領域の一部をＩ／Ｏ命令のＩ／Ｏ領域に割り
付けこのＩ／Ｏ領域の呼び出しをプロッセサから指示さ
れたときメモリマツプ上に定義されたＩ／Ｏ命令ごとの
チップセレクト信号を送出するセレクタ部と、前記の割
付けられたメモリ領域を呼出すときプロセ、すから受信
するメモリソード／ライト信号をＩ／Ｏリード／ライト
信号に変換して出力する制御部と、前記セレクタ部から
チップセレクト信号をまた前記制御部からＩ／Ｏ！Ｊ−
ド／ライト信号をそれぞれ受信して指示を受けるプロセ
ッサの周辺装置とを有する。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す構成図で、フロセッサ
（ＣＰＵ）からのアドレスおよびリード／ライト信号の
接続状況を示す。
（ＣＰＵ）からのアドレスおよびリード／ライト信号の
接続状況を示す。
第１図は、セレクタ部／Ｏ２１周辺装置／Ｏ４および制
御部／Ｏ７を構成とし、プロセッサはＣＰＵアドレスバ
ス／Ｏ１をセレクタ部／Ｏ２へ入力し、ＣＰＵデータバ
ス／Ｏ３を周辺装置／Ｏ４を介して外部システムなどへ
出力する。メモリリード／ライト信号（ＲＤ／ＷＲ）
／Ｏ５／／Ｏ６はプロセッサから制御部／Ｏ７へ、ま
たＩ／Ｏリード／ライト信号／Ｏ８・／Ｏ９は制御部／
Ｏ７から各周辺装置／Ｏ４へ複式に、それぞれ接続され
る。メモリリード／ライト信号１／Ｏ／１１１は制御部
／Ｏ７からメモリへ出力される。チップセレクト信号１
１２はセレクタ部／Ｏ２がメモリマツプ上に定義された
Ｉ／Ｏ命令ごとに形成され、メモリマツプ上に割付けら
れたプロセッサの各周辺装置／Ｏ４のチップセレクト端
子（Ｃ３）それぞれに接続されると共に、論理話回路１
１３を介して制御部／Ｏ７の選択端子（Ｓ Ｅ Ｌ）に
も接続される。
御部／Ｏ７を構成とし、プロセッサはＣＰＵアドレスバ
ス／Ｏ１をセレクタ部／Ｏ２へ入力し、ＣＰＵデータバ
ス／Ｏ３を周辺装置／Ｏ４を介して外部システムなどへ
出力する。メモリリード／ライト信号（ＲＤ／ＷＲ）
／Ｏ５／／Ｏ６はプロセッサから制御部／Ｏ７へ、ま
たＩ／Ｏリード／ライト信号／Ｏ８・／Ｏ９は制御部／
Ｏ７から各周辺装置／Ｏ４へ複式に、それぞれ接続され
る。メモリリード／ライト信号１／Ｏ／１１１は制御部
／Ｏ７からメモリへ出力される。チップセレクト信号１
１２はセレクタ部／Ｏ２がメモリマツプ上に定義された
Ｉ／Ｏ命令ごとに形成され、メモリマツプ上に割付けら
れたプロセッサの各周辺装置／Ｏ４のチップセレクト端
子（Ｃ３）それぞれに接続されると共に、論理話回路１
１３を介して制御部／Ｏ７の選択端子（Ｓ Ｅ Ｌ）に
も接続される。
従って、制御部／Ｏ７はメモリマツプ上に割り付けられ
た周辺装置／Ｏ４を呼出すとき該当するメモリ領域を呼
出すときだけプロセッサからのメモリリード／ライト信
号／Ｏ５／／Ｏ６をＩ／Ｏリード／ライト信号／Ｏ８／
／Ｏ９に変換し周辺装置／Ｏ４に出力して呼出しできる
。
た周辺装置／Ｏ４を呼出すとき該当するメモリ領域を呼
出すときだけプロセッサからのメモリリード／ライト信
号／Ｏ５／／Ｏ６をＩ／Ｏリード／ライト信号／Ｏ８／
／Ｏ９に変換し周辺装置／Ｏ４に出力して呼出しできる
。
該当メモリ領域以外を呼出すとき制御部／Ｏ７は、メモ
リリード／ライト信号／Ｏ５／／Ｏ６をメモリ／ライト
信号１／Ｏ／１１１に変換してメモリへ出力し該当メモ
リ領域を呼出す。
リリード／ライト信号／Ｏ５／／Ｏ６をメモリ／ライト
信号１／Ｏ／１１１に変換してメモリへ出力し該当メモ
リ領域を呼出す。
第２図は本発明のメモリマツプに割り付けられたＩ／Ｏ
マツプの一例を示すマツプ図である。第２図に示すよう
に、メモリマツプ２００上では一般メモリとして使用す
るメモリ領域２０１およびＩ／Ｏメモリとして使用する
Ｉ／Ｏ領域２０２があり、メモリマツプ２００のＩ／Ｏ
領域へはＩ／Ｏ命令２０３が割り付けられている。すな
わち、Ｉ／Ｏマツプとしてのバンクを持たず、Ｉ／Ｏマ
ツプでのＩ／Ｏ領域が大容量メモリのメモリマツプ２０
０内にＩ／Ｏ領域２０２として配備される。
マツプの一例を示すマツプ図である。第２図に示すよう
に、メモリマツプ２００上では一般メモリとして使用す
るメモリ領域２０１およびＩ／Ｏメモリとして使用する
Ｉ／Ｏ領域２０２があり、メモリマツプ２００のＩ／Ｏ
領域へはＩ／Ｏ命令２０３が割り付けられている。すな
わち、Ｉ／Ｏマツプとしてのバンクを持たず、Ｉ／Ｏマ
ツプでのＩ／Ｏ領域が大容量メモリのメモリマツプ２０
０内にＩ／Ｏ領域２０２として配備される。
以上説明したように本発明は、拡張Ｉ／Ｏ命令を一般の
メモリマツプ上に割り付けてＩ／Ｏ命令を拡張する構成
を有することにより、Ｉ／Ｏマツプをもつバンクの切り
換えのような付加手順を不用にするので、Ｉ／Ｏ命令の
拡張によりプロセッサの処理能力の減退を防止できる効
果がある。
メモリマツプ上に割り付けてＩ／Ｏ命令を拡張する構成
を有することにより、Ｉ／Ｏマツプをもつバンクの切り
換えのような付加手順を不用にするので、Ｉ／Ｏ命令の
拡張によりプロセッサの処理能力の減退を防止できる効
果がある。
第等図は本発明の入出力命令拡張方式の一実施例を示す
構成図、第１図は本発明のメリマップに割り付けられた
Ｉ／Ｏ領域の一例を示すマツプ図である。 ／Ｏ１・・・・・・ＣＰＵアドレスバス、／Ｏ２・・・
・・・セレクタ部、／Ｏ３・・・・・・ＣＰＵデータバ
ス、／Ｏ４・・・・・・周辺装置、／Ｏ７・・・・・・
制御部、２００・・・・・・メモリマツプ、２０１・・
・・・・メモリ領域、２０２・・・・・・Ｉ／Ｏ領域、
２０３・・・・・・Ｉ／Ｏ命令。
構成図、第１図は本発明のメリマップに割り付けられた
Ｉ／Ｏ領域の一例を示すマツプ図である。 ／Ｏ１・・・・・・ＣＰＵアドレスバス、／Ｏ２・・・
・・・セレクタ部、／Ｏ３・・・・・・ＣＰＵデータバ
ス、／Ｏ４・・・・・・周辺装置、／Ｏ７・・・・・・
制御部、２００・・・・・・メモリマツプ、２０１・・
・・・・メモリ領域、２０２・・・・・・Ｉ／Ｏ領域、
２０３・・・・・・Ｉ／Ｏ命令。
Claims (1)
- プロセッサの入出力（以後Ｉ／Ｏ）命令に対してメモリ
マップのＩ／Ｏ領域を拡張するＩ／Ｏ命令拡張方式にお
いて、一般メモリのメモリ領域の一部をＩ／Ｏ命令のＩ
／Ｏ領域に割り付けこのＩ／Ｏ領域の呼び出しをプロセ
ッサから指示されたときメモリマップ上に定義されたＩ
／Ｏ命令ごとのチップセレクト信号を送出するセレクタ
部と、前記の割付けられたメモリ領域を呼び出すときプ
ロセッサから受信するメモリリード／ライト信号をＩ／
Ｏリード／ライト信号に変換して出力する制御部と、前
記セレクタ部からチップセレクト信号をまた前記制御部
からＩ／Ｏリード／ライト信号をそれぞれ受信して指示
を受けるプロセッサの周辺装置とを有することを特徴と
する入出力命令拡張方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1261429A JPH03122740A (ja) | 1989-10-05 | 1989-10-05 | 入出力命令拡張方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1261429A JPH03122740A (ja) | 1989-10-05 | 1989-10-05 | 入出力命令拡張方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03122740A true JPH03122740A (ja) | 1991-05-24 |
Family
ID=17361756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1261429A Pending JPH03122740A (ja) | 1989-10-05 | 1989-10-05 | 入出力命令拡張方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03122740A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019114303A (ja) * | 2019-04-18 | 2019-07-11 | 株式会社エルイーテック | 制御チップ及びこれを用いた遊技機 |
-
1989
- 1989-10-05 JP JP1261429A patent/JPH03122740A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019114303A (ja) * | 2019-04-18 | 2019-07-11 | 株式会社エルイーテック | 制御チップ及びこれを用いた遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61139866A (ja) | マイクロプロセツサ | |
| JPS60157646A (ja) | メモリバンク切換装置 | |
| US5444852A (en) | I/O device interface having buffer mapped in processor memory addressing space and control registers mapped in processor I/O addressing space | |
| JPH03122740A (ja) | 入出力命令拡張方式 | |
| US6862667B2 (en) | Synchronous DRAM utilizable as shared memory | |
| JPS6232516B2 (ja) | ||
| JPH01291343A (ja) | メモリ管理装置 | |
| JP2687679B2 (ja) | プログラム開発装置 | |
| JPH05108477A (ja) | メモリアクセス方式 | |
| JPH07334420A (ja) | 拡張メモリ制御回路 | |
| JPH0562786B2 (ja) | ||
| JPH06337847A (ja) | マルチプロセッサ装置 | |
| JP2975638B2 (ja) | 半導体集積回路 | |
| JPS63305447A (ja) | メモリアクセス制御回路 | |
| JPS5913766B2 (ja) | アドレス制御方式 | |
| JPS5856885B2 (ja) | アドレス制御方式 | |
| JPH01226051A (ja) | メモリ制御装置 | |
| JPS6211751B2 (ja) | ||
| JP3049710B2 (ja) | 不揮発性半導体記憶装置 | |
| JPS60159954A (ja) | メモリ制御方式 | |
| JPH0370052A (ja) | アドレス変換回路、メモリコントロール装置、情報処理装置、および、記録装置 | |
| JP2003122627A (ja) | メモリコントローラ | |
| JPS63159966A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS6383854A (ja) | デ−タ転送回路 | |
| JPH04241047A (ja) | アドレス拡張方式 |