JPH03121490A - 音源波形の収録再生方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、電子楽器等において用いられる音源波形の
収録方法および再生方法に関する。

「従来の技術」 電子楽器の楽音形成方式の１つとして、波形メモリ方式
が知られている。この波形メモリ方式は、自然楽器の音
をマイクロフォンによって電気信号に変換し、この電気
信号の各瞬時値をサンプリングしてディジタルデータに
変換し、メモリに記憶させる。楽音形成時には、操作さ
れた鍵盤キーの音高に対応する速度でそのメモリ内のデ
ータを読み出し、アナログ信号に変換し、スピーカから
楽音として発音する。

ところで、発音開始から終了までの楽音波形の全てをメ
モリに記憶させると、メモリ容量が極めて大きくなる。

そこで、楽音波形の立ち上がり部は複雑に変化するので
全波形をメモリに記憶させ、楽音波形の持続部および減
衰部については比較的単調な波形が繰り返されるので、
１周期間（または複数周期間）の波形のみをメモリに記
憶させ、その波形を繰り返し読み出して楽音を形成する
ことが行なわれる。第１２図は楽音波形の一例を示す図
であり、この図においてＷａｏは立ち上がり部、他の部
分は持続部である。上述した一部波形記憶方式のものに
おいては、立ち上がり部Ｗａｏは全波形がメモリに記憶
され、持続部については適宜の１周期Ｗ（ｌｏが繰り返
し部としてメモリに記憶される。

「発明が解決しようとする課題」 ところで、上述した一部波形記憶方式のものにおいて、
立ち上がり部Ｗａｏの最後のサンプリングデータと繰り
返し部ＷＩ２ｏの最初のサンプリングデータ、繰り返し
部ＶＨｏの最初および最後のサンプリングデータはそれ
ぞれ一致していることが望ましい。しかし、従来のもの
においては、特にそれらを一致させるという考慮がなさ
れておらず、このため、立ち上がり部Ｗａｏの最後と繰
り返し部Ｗ（ｌｏの最初、繰り返し部Ｗ１２ｏの最後と
最初の各接続時にわずかなずれが生じる問題があった。

そこでこの発明は、上述した接続時のずれを防止するこ
とを目的としている。

「課題を解決するための手段」 第１発明は、音源から発生する音を電気信号に変換し、
この電気信号をサンプリングしてディジタルデータに変
換し第■のメモリに記憶させ、該第１のメモリ内のデー
タからから立ち上がり部および繰り返し部となるべき部
分を抽出して第２のメモリに記憶させる音源波形の収録
方法において、前記繰り返し部の最初（または最後）の
サンプル点を決定し、前記繰り返し部の最後（または最
初）の部分のサンプリングデータをデータ補間を行いな
がら順次走査して前記繰り返し部の最初（または最後）
のサンプル点のデータと一致する点を検出し、前記繰り
返し部の最初の点に対応する第！のアドレス情報、前記
繰り返し部の最後の点に対応する第２のアドレス情報を
各々前記第２のメモリの第３．第４のアドレス情報に変
換し、前記第１゜第２のアドレス情報に基づいて前記第
１のメモリから繰り返し部を読み出し、読み出したデー
タを前記第３．第４のアドレス情報に基づいて第２のメ
モリに書き込むことを特徴とする音源波形の収録方法で
ある。

第２の発明は、第１の発明による音源波形の収録方法に
よって収録した音源波形を再生する音源波形の再生方法
であって、前記第３のアドレス情報に発音すべき音高に
対応する周波数ナンバを順次累算し、この累算結果の整
数部に基づいて前記第２のメモリから繰り返し部のデー
タを読み出し、この読み出したデータを前記累算結果の
小数部の値に応じて補間し、前記繰り返し部の最後の部
分において前記累算結果が前記第４のアドレス情報に一
致した時点で、再度前記第３のアドレス情報に基づき繰
り返し部のデータ読み出しを行うことを特徴としている
。

「作用」 この発明によれば、繰り返し部の最初（最後）の点を決
め、この最初（最後）の点と一致する同繰り返し部の最
後（最初）の点を、データ補間を行いながら検出する。

そして、これら最初の点および最後の点に基づいて第１
のメモリからサンプリングデータを読み出し、第２のメ
モリに記憶させ、この記憶させたデータを読み出して音
源波形の再生を行う。これにより、繰り返し部の最後の
点と最初の点の間のずれを防止することができる。

「実施例」 以下、図面を参照してこの発明の実施例について説明す
る。

ロ実流側１：音源波形の収録装置 第１図はこの発明の第１の実施例による音源波形の収録
方法を適用した音源波形の収録装置の構成を示すブロッ
ク図である。この図において、■は自然楽、器の楽音を
収音するためのマイクロフォン、２はマイクロフォンｌ
の出力を増幅する増幅器、３は増幅器２の増幅度を調整
するレベル調整器（マニュアル）、４は増幅器２の出力
をサンプリングし、ディジタルデータに変換するＡ／Ｄ
変換器、５はＡ／Ｄ変換器４の出力データを波形バッフ
ァメモリ６に書き込む波形バッファ書込回路である。７
は演算制御回路であり、内部に一時記憶メモリ７ａを有
している。この演算制御回路７は、演算指示スイッチ８
からの指示に応じて波形バッファメモリ６内のデータを
読み出し、読み出したデータを表示および発音装置１０
へ送って表示させあるいは発音させる。また、波形バッ
ファメモリ６内のサンプリングデータについて、立ち上
がり部の先頭アドレス、立ち上がり部の最終アドレス、
繰り返し部の先頭アドレス、繰り返し部の最終アドレス
を各々決定し、決定した各アドレスにしたがって波形バ
ッファメモリ６内のデータを読み出し、波形メモリ９へ
書き込む。この波形メモリ９が再生装置に装着され、装
着された波形メモリ９内のデータが読み出されて再生装
置における楽音形成が行なわれる。

次に、上述した音源波形の収録装置の動作を第２図〜第
５図を参照して説明する。

まず、第２図の処理Ｓａｌに示すように、マイクロフォ
ン１によって自然楽器の音を電気信号に変換し、Ａ／Ｄ
変換器４によってディジタルデータに変換し、波形バッ
ファ書込回路５を介して波形バッファメモリ６に書き込
む。次に、波形バッファメモリ６内のデータを読み出し
、演算制御回路７においてアナログ信号に変換し、表示
および発音装置１０において表示させ、その表示を見な
がらマニュアルで立ち上が部および繰り返し部を各々概
略指示する。第３図（イ）、（ロ）に各々指示された立
ち上がり部および繰り返し部の一例を示す。

次に、演算制御回路７が波形メモリ９の書き込みおよび
読み出しのための記憶波形アドレスおよびリファレンス
アドレスを決定する（処理５ａ３）。

この処理Ｓａ３については以下に詳述する。次に、波形
バッファメモリ６内のサンプリングデータの立ち上がり
部および繰り返し部が読み出され、読み出されたデータ
が処理Ｓａ３において決定された波形記憶アドレスに基
づいて波形メモリ９に書き込まれる（処理５ａ４）。

次に、上・述した記憶波形アドレスおよびリファレンス
アドレス決定処理を第３図および第４図を参照して詳述
する。まず、第４図のステップｓｂ！では、波形バッフ
ァメモリ６内の立ち上がり部のサンプリングデータが表
示および発音装置１０において表示される。操作者はそ
の表示を見て、アタックエンドサンプルＡＥＳを指示す
る。このアタックエンドサンプルＡＥＳとしては、立ち
上がり部の最後の部分の０レベル近傍のサンプリング点
が選ばれる（第３図（イ）参照）。なお、この決定は、
例えばマウスによって表示画面の矢印カーソルをその点
まで移動させ、そして、マウスのスイッチをオンとする
ことによって行なわれる。この指示が行なわれると、指
示された点のサンプリングデータが記憶されている波形
バッファメモリ６のアドレスがアタックエンドサンプル
アドレスＡ　Ｅ　Ｓ　Ａ　ｓ（“１１′は波形メモリ６
のアドレスであることを意味する）として、−時記憶メ
モリ７ａ内に記憶される。

次にステップＳｂ２では、繰り返し部の最初のサンプリ
ング点Ｆ’Ｐ（第３図（ロ）参照）よりＤ個手前のサン
プリング点（以下、スキャンスタートサンプルＳＳＳと
いう：第３図（ロ）参照）を指示する。

この指示が行なわれると、指示されたスキャンスタート
サンプルＳＳＳのアドレス５ＳＳＡ＠が一時記憶メモリ
７ａに記憶される。次にステップｓｂ３では、上記アド
レス５ＳＳＡ、から順方向（アドレスか大きくなる方向
）ヘオーバサンプリングしつつ繰り返し部の各サンプリ
ングデータが順次チエツクされ（スキャンサーチ）、ス
テップＳｂ４では、アタックエンドサンプルデータＡＥ
ＳＤ（アタックエンドサンプルＡＥＳの値）と一致する
サンプリングデータまたはオーバサンプリングデータが
あるか否かが判断される。ここで、オーバサンプリング
とは、サンプリングデータと次のサンプリングデータと
の間を補間することを言い、例えば周知のＦ［Ｒフィル
タを用いて行われる。また、オーバサンプリングデータ
とは、捕間によって得られたデータである。なお、ＦＩ
Ｒフィルタを用いてサンプリングデータ間を補間する技
術は、特開昭６３−１６８６９５号；発明の名称「楽音
信号発生装置」に詳細に開示されている。

次に、予め決められた一定数のデータをチエツクしても
ステップＳｂ４の判断結果がｒＮＯＪであった場合は、
エラーエンドとしてその旨の表示が行なわれる。一方、
ステップＳｂ４の判断結果が「ＹＢＳＪとなった場合は
、ステップＳｂ５へ進む。ここで、アタックエンドサン
プルデータＡＥＳＤと一致した繰り返し部の点を、ルー
プインボイドし！Ｐという（第３図参照）。

なお、この明細書において、「サンプル」の語はサンプ
リングデータのある点を意味し、そのアドレス（波形バ
ッファメモリ６のアドレス）は整数となる。これに対し
、「ポイント」の語はサンプリング点とサンプリング点
の間の点を意味し、そのアドレスは小数部を有するアド
レスとなる。

ステップＳｂ５では、立ち上がり部の最後の部分、繰り
返し部の最初の部分が同じ時間軸上に並べて表示され、
同時に、アタックエンドサンプルＡＥＳおよびループイ
ンボイドＬＩＰの各位置が表示される。次にステップＳ
ｂ６では、立ち上がり部の最後と繰り返し部の最初が滑
らかに接続される状態にあるか否かが目視によって判断
される。

そして、この判断結果が「ＮＯ」の場合は、ステップＳ
ｂ７へ進み、今回検出された点をスキャンスタートサン
プルＳＳＳとして新たに指示する。これにより、ステッ
プＳｂ２においてメモリ７ａに書き込まれたスキャンス
タートサンプルアドレス５ＳＳＡ、が書き変えられる。

次いで、ステップｓｂ３へ戻り、以後、上記と同様の処
理が再び行なわれる。

一方、ステップＳｂ６の判断結果がｒＹＥＳＪの場合は
、ステップＳｂ８へ進む。ステップＳｂ８では、ループ
インボイドＬＩＰのアドレス、すなわち、ループインボ
イドアドレスＬＩＰＡ＠が一時記憶メモリ７ａ内に記憶
される。ここで、ループインポイントＬＩＰがサンプリ
ング点と一致している場合は、サンプリングデータが記
憶されているメモリ６のアドレスがそのまま一時記憶メ
モリ７ａに記憶されるが、一致していない場合は、アド
レスが小数を含む数値となる。

次に、ステップＳｂ９へ進むと、繰り返し部の最後の部
分が表示される。操作者は、その表示を見て、ループエ
ンドサンプルＬＥＳを指示する。

この指示の場合も、前述したアタックエンドサンプルＡ
ＥＳの場合と同様に、繰り返し部の最後の部分でθレベ
ル近傍の点が指示される。次にステップ５ｂｔｏへ進む
と、前述したステップＳｂ２において指示されたスキャ
ンスタートサンプルＳＳＳが再び指示される。この指示
が行なわれると、指示された点ＳＳＳのサンプリングデ
ータが記憶されている波形バッファメモリ６のアドレス
５ＳＳＡ８が一時記憶メモリ７ａに記憶される。

次に、ステップ５ｂｌｌへ進むと、スキャンスタートサ
ンプルＳＳＳから順方向ヘオーバサンプリングしつつ繰
り返し部の各サンプリングデータを順次チエツクしくス
キャンサーチ）、ステップ５ｂ１２では、ループエンド
サンプルデータＬＥＳＤと一致するサンプリングデータ
またはオーバサンプリングデータがあるか否かを判断す
る。

そして、予め決められた一定数のデータをチエツクして
もステップＳｂｌ　２の判断結果が「ＮＯ」であった場
合は、エラーエンドとしてその旨の表示が行なわれる。

一方、ステップ５ｂ１２の判断結果がｒＹＥＳＪとなっ
た場合は、ステップ５ｂ１３へ進む。ここで、ループエ
ンドサンプルＬＥＳとレベルが一致した繰り返し部の点
を、ルーブスタ−トポイトＬＳＰという（第３図参照）
。ステップ５ｂ１３では、繰り返し部の最後の部分と繰
り返し部の最初の部分が同じ時間軸上に近接して表示さ
れ、同時に、ループエンドサンプルＬＥＳおよびループ
スタートポイントＬＳＰの各位置が表示される。次にス
テップ５ｂ１４では、立ち上がり部の最後と繰り返し部
の最初が滑らかに接続される状態にあるか否かが目視に
よって判断される。

そして、この判断結果が「ＮＯ」の場合は、ステップ５
ｂ１５へ進み、今回検出された点をスキャンスタートサ
ンプルＳＳＳとして新たに指示する。

これにより、ステップ５ｂｔｏにおいてメモリ７ａに書
き込まれたスキャンスタートサンプルアドレス５ＳＳＡ
が書き変えられる。次いで、ステップ５ｂｌｌへ戻り、
以後、上記と同様の処理が再び行なわれる。

一方、ステップ５ｂ１４の判断結果がｒＹＥｓＪの場合
は、ステップ５ｂ１６へ進む。ステップ５ｂ１６では、
ループスタートボイドデータＬＳＰＤのアドレス、すな
わち、ループスタートボイドアドレスＬＳＰＡ、が−時
記憶メモリ７ａ内に記憶される。このループスタートポ
イントアドレスＬＳＰＡｅは通常小数点以下の数値を含
む。次に、ステップ５ｂ１７へ進むと、上述した過程に
おいて決定されたアタックエンドサンプルＡＥＳ、ルー
プインポイントＬＩＰ、ループエンドサンプルＬＥＳ、
ループスタートポイントＬＳＰに基づいて、波形バブフ
ァメ内の立ち上がり部および繰り返し部のサンプリング
データが読み出され、後述するデータ再生と同じ方法で
試験的に発音が行なわれる。そして、ステップ５ｂｔｓ
においてこの発音試験の結果が「ＯＫ」か否かが判断さ
れ、この判断結果が「ＮＯ」の場合はステップｓｂｔへ
戻り、最初からやりなおす。また、判断結果がｒＹＥｓ
Ｊの場合はステップ５ｂ１９へ進む。

ステップ５ｂ１９では、次の各アドレスが算出され、−
時記憶メモリ７ａに書き込まれる。

◇アタックファーストサンプルアドレスＡ　Ｆ　Ｓ　Ａ
　ｓ 立ち上がり部の最初のサンプリングデータが記憶されて
いる波形バッファメモリ６のアドレス◇アタックラスト
サンプルアドレスＡＬＳＡ。

アタックエンドサンプルアドレスＡＥＳＡより３大きい
アドレス（ＡＬＳＡ＝ＡＥＳＡ＋３）◇ループファース
トサンプルアドレスＬＦＳＡａループスタートポイント
アドレスＬＳＰＡより２６５以上小さいアドレスの内で
最大のアドレス◇ループラストサンプルアドレスＬ、Ｌ
ＳＩループエンドサンプルアドレスＬＥＳＡより３大き
いアドレス（ＬＬＳＡ＝ＬＥＳＡ＋３）なお、これらの
アドレスはいずれも補間データを算出する際に必要とな
るアドレスである。

次に、ステップ５ｂ２０へ進むと、まず、上述した各ア
ドレスＡＦＳＡ、、ＡＬＳ、Ａｓ、ＬＦＳＡｅ、Ｌ　Ｌ
　Ｓ　Ａ　ｅが各々波形メモリ９のアドレスＡＦＳＡ、
ＡＬＳＡ、ＬＦＳＡ、ＬＬＳＡに変換され、次いで、波
形バッファメモリ６内の立ち上がり部のサンプリングデ
ータの内のアドレスＡ　Ｆ　Ｓ　Ａ　ｓからアドレスＡ
ＬＳＡａ間のサンプリングデータおよび繰り返し部のサ
ンプリングデータの内のアドレスＬＦＳ／Ｉｇからアド
レスＬＬＳＡａ間のサンプリングデータが各々読み出さ
れ、上述したアドレスＡＦＳＡ％ＡＬＳＡ、ＬＦＳＡ、
ＬＬＳＡにしたがって波形メモリ９に書き込まれる。

次に、ステップ５ｂ２１へ進むと、次の各リファレンス
アドレスが算出される（第５図参照）。これらのリファ
レンスアドレスはステップＳｂｌ　９において算出され
た各アドレスと共に、データ再生時において使用される
。

◇アタックエンドアドレスＡＥＡ アタックエンドサンプルアドレスＡＥＳＡより２．５小
さいアドレス（Ａ　Ｅ　Ａ　＝　Ａ　Ｅ　Ｓ　Ａ　−２
，５）◇ループインアドレスＬＩＡ ループインポイントアドレスＬ［ＰＡより２゜５小さい
アドレス（Ｌ　［Ａ＝Ｌ　Ｉ　ＰＡ−２，５）◇ループ
スタートアドレスＬＳＡ ループスタートポイントアドレスＬＳＰＡより２．５小
さいアドレス（Ｌ　Ｓ　Ａ　＝　Ｌ　Ｓ　Ｐ　Ａ　−２
，５）◇ループエンドアドレスＬＥＡ ループエンドサンプルアドレスＬＥＳＡより２゜５小さ
いアドレス（Ｌ　Ｅ　Ａ　＝　Ｌ　Ｅ　Ｓ　Ａ　−２，
５）以上がこの発明の第１の実施例による音源波形の収
録装置である。

ロ実流側２：音源波形の収録装置 次に、この発明の第２の実施例による音源波形の収録装
置を説明する。この第２の実施例による装置の全体構成
は上述した第１の実施例のものと同じである（第１図参
照）。第１の実施例と異なる点は第２図における記憶波
形アドレスおよびリファレンスアドレス決定処理Ｓａ３
である。

第６図にこの第２の実施例における処理Ｓａ３のフロー
チャートを示す。この図に示す処理が第４図に示す処理
と異なる点は次通りである。すなわち、第４図に示す処
理は、まず、第３図のアタックエンドサンプルＡＥＳを
決め、このアタックエンドサンプルに一致するループイ
ンポイントＬＩＰを求め、次に、ループエンドサンプル
ＬＥＳを決め、このループエンドサンプルＬＥＳに一致
すようにループスタートポイントＬＳＰを求めるように
なっている。

これに対し、第６図に示す処理は、第７図に示すように
、まず、ループスタートサンプルＬＳＳを決め、次に、
このループスタートサンプルＬＳＳに一致するアタック
エンドポイントＡＥＰを求め（ステップＳｃｌ〜５ｃ８
）、次に、ループスタートサンプルＬＳＳに一致するル
ープエンドポイントＬＥＰを求める（ステップＳｃｌ　
Ｏ〜Ｓｃｌ　６）ようになっている。

なお、第６図の各ステップの処理は第４図の各ステップ
の処理とほぼ同じであるので説明を省略する。

ロ実流側３：音源波形の再生装置 第８図はこの発明による音源波形の再生方法を適用した
音源波形の再生装置の構成を示すブロック図である。こ
の図において、符号２ＩはＦナンバ（周波数ナンバ）レ
ジスタであり、鍵盤（図示路）においてキーが押下され
ると、押下されたキーに対応するＦナンバが書き込まれ
る。ここで、Ｆナンバとは、鍵盤の各キーの各々に対応
して予め決まっている０〜Ｉの間の数値データ（小数）
であり、高音キーのＦナンバはど値が大きくなる。２２
は加算回路、２３は比較回路、２４は加算および減算回
路である。この加算および減算回路２４は、制御部２５
から制御信号Ｓ■として“１”信号が供給されている時
は加算回路として、“０”信号が供給されている時は減
算回路として動作する。２６はセレクタ、２７はｌステ
ージのシフトレジスタである。このシフトレジスタ２７
はクロックパルスφｓｏの立ち上がりにおいてセレクタ
２６の出力を読み込み、クロックパルスφＳ、の立ち上
がりにおいて読込んだデータを出力する。このシフトレ
ジスタ２７の出力はアドレスデータＡＤとして出力され
、加算回路２２へ供給されると共に、その整数部が加算
回路２８へ、また、小数部が加算回路２９へ供給される
。

加算回路２８はアドレスデータＡＤの整数部と補助カウ
ンタ３０のカウント出力とを加算し、この加算結果をア
ドレスとして波形メモリ９へ出力する。加算回路２９は
アドレスデータＡＤの小数部と補助カウンタ３０のカウ
ント出力とを加算し、加算結果をアドレスとして係数メ
モリ３２へ出力する。波形メモリ９は、前述した第１図
の回路によって楽音波形の立ち上がり部と繰り返し部が
各々書き込まれたメモリである。係数メモリ３２は、Ｆ
ＩＲフィルタのフィルタ係数が書き込まれたメモリであ
る。この実施例においては、６次のＰＩＲフィルタによ
って、サンプリングデータとサンプリングデータとの間
が、シフトレジスタ２７から出力されるアドレスデータ
ＡＤの小数部の値に応じて補間されるようになっている
。

すなわち、いま、例えば第１１図に示すように、サンプ
リング点ＰＩ−Ｐ６のデータ（振幅値）をｄｌ　−ｄ６
　、データｄｉ−ｄ６が記憶されている波形メモリ９の
アドレスをｒｌｌＪ〜「Ｉ６」とし、また、シフトレジ
スタ２７から出力されるアドレスデータＡＤがｒｌｌ、
６Ｊであった場合、アドレス「１１．６」に対応する補
間データＹを６個のデータｄ１〜ｄ６からＦＩＲフィル
タによって算出するようになっている。そして、係数メ
モリ３２には、フィルタ演算を行う際に使用される係数
が予めアドレスデータＡＤの小数部に対応して記憶され
ている。

補助カウンタ３０はオアゲート３３を介して供給される
クロックパルスφｃｌｒによってクリアされ、クロック
パルスφｓ　ｌｏｔをアップカウントする。

３５は乗算回路であり、波形メモリ９の出力データと係
数メモリ３２の出力データとを乗算し、その結果を累算
器３６へ出力する。累算器３６はクロックパルスφｓｕ
ｍの立ち上がりにおいて乗算回路３５の出力データを累
算し、また、オアゲート３３を介して供給されるクロッ
クパルスφｃｌｒによってクリアされる。ラッチ３７は
累算器３６の出力データをクロックパルスφＳＯの立ち
上がりにおいてラッチし、ラッチしたデータを乗算回路
３８へ出力する。３９はエンベロープ発生器であり、鍵
盤のいずれかのキーが押下された時立ち上がり離鍵され
た時立ち下がるキーオン信号ＫＯＮを受けて、楽音信号
の包絡線を決めるエンベロープデータを発生し、乗算回
路３８へ出力する。乗算回路３８は、ラッチ３７の出力
データと上記エンベロープデータとを乗算し、その乗算
結果を出力する。この乗算回路３８の出力データはＤ／
Ａ変換器（図示略）によってアナログ信号に変換され、
サウンドシステムへ供給され、楽音として発音される。

制御部２５は第８図の装置各部を制御するもので、内部
に第５図に示す各アドレスおよびアタックファーストサ
ンプルアドレスＡＦＳＡが記憶されている。なお、詳細
は以下に述べる。

次に１、上記実施例の動作を第９図、第１０図に示すタ
イミングチャートを参照して説明する。

まず、初期状態においてシフトレジスタ２７はクリアさ
れている。また、制御部２５から制御信号５ＴＯＰとし
て“１”信号が出力されており、これにより、オアゲー
ト３３から“１“信号が出力され、補助カウンタ３０お
よび累算器３６が共にクリア状鯨にある。

この状態において、鍵盤（図示略）のキーが押下される
と、押下されたキーに対応するＦナンバがＦナンバレジ
スタ２１に書き込まれ、同時に、キーオン信号ＫＯＮが
制御部２５およびエンベロープ発生器３９へ供給される
。キーオン信号ＫＯＮが制御部２５へ供給されると、制
御部２５が同信号ＫＯＮを受け、データＲＤとして「０
」、制御信号Ｓｌとして“ｌ゛を各々加算および減算回
路２４へ出力し、また、データＳＤとしてアタックファ
ーストサンプルアドレスＡＦＳＡを、制御信号ＳＥＬと
して“ｌ”信号を各々セレクタ２６へ出力する。セレク
タ２６へ制御信号ＳＥＬ“１”が供給されると、同セレ
クタ２６が上記アタックファーストサンプルアドレスＡ
ＦＳＡをシフトレジスタ２７の入力端へ供給する。

次に、第９図に示す時刻ｔ１において、同図（イ）に示
すクロックパルスφｓ０が立ち上がると、セレクタ２６
から出力されているアタックファーストサンプルアドレ
スＡＰＳＡがシフトレジスタ２７に読み込まれ、次いで
、クロックパルスφＳ＋（第９図（ロ））が立ち上がる
と、同アドレスＡＦＳＡがアドレスデータＡＤとしてシ
フトレジスタ２７から出力される。そして、その整数部
が加算回路２８へ、また、小数部（この場合「０」）が
加算回路２９へ各々供給される。この時、補助カウンタ
３０の出力は「０」であり、したがって、加算回路２８
からアドレスＡＦＳＡの整数部が出力され、波形メモリ
９へ供給される。これにより、波形メモリ９からアタッ
クファーストサンプルデータＡＦＳＤが読み出され、乗
算回路３５へ供給される。

また、加算回路２９からデータ「０」が出力され、係数
メモリ３２へ供給される。この場合、係数メモリ３２か
らデータ「１」が出力され、乗算回路３５へ供給される
。乗算回路３５は、データＡＦＳＤとデータ「ｌ」とを
乗算し、その乗算結果、すなわち、データＡＦＳＤを累
算器３６へ出力する。

次に、クロックパルスφｃａｒが立ち上がるが、この時
点で制御信号５ＴＯＰは“ｌ”信号にあり、したがって
、回路動作に変化はない。次に、クロックパルスφｃｌ
ｒの立ち下がりの時点で制御信号ＳＥＬおよび制御信号
５ＴＯＰが“共に０”信号に立ち下がる（第９図（ト）
、（チ））。これにより、以後加算および減算回路２４
の出力データがセレクタ２６から出力され、また、クロ
ックパルスφｃｌｒがオアゲート３３から出力され得る
状態となる。

次に、クロックパルスφｓｕｍ（第９図（ホ））が立ち
上がると、乗算回路３５から出力されているデータＡＦ
ＳＤが累算器３６に読み込まれ、ラッチ３７へ出力され
る。次に、クロックパルスφ５ｌｏｔ（第９図（ニ））
が立ち上がると、補助カウンタ３０がカウントアツプさ
れ、そのカウント出力が「１」となり、このデータｒｌ
Ｊが加算回路２８．２９へ供給される。これにより、加
算回路２８からＡＦＳＡ＋１ が出力されて波形メモリ９へ供給され、波形メモリ９か
らアタックファーストサンプルＡＦＳの次のサンプリン
グ点のデータが読み出され、乗算回路３５へ供給される
。一方、加算回路２９からはデータ「ｌ」が出力され、
係数メモリ３２へ供給される。係数メモリ３２は、前述
したように加算回路２９から１０」が供給された時はデ
ータｒｌＪを出力するが、加算回路２９から整数データ
が供給された時はデータｒＯＪを出力する。したがって
、この場合、係数メモリ３２からデータ「０」が出力さ
れ、これにより、乗算回路３５からデータ「０」が出力
される。

次に、クロックパルスφ８１１０１が立ち上がると、乗
算回路３６の出力データ「０」が累算器３６内のデータ
（この場合、ＡＦＳＤ）に累算され、その結果、すなわ
ち、データＡＦＳＤが累算器３６から出力される。次に
、再びクロックパルスφ５ｌｏｔが立ち上がると、補助
カウンタ３０のカウント出力が「２」となり、この結果
、加算回路２８から、ＡＦＳＡ＋２ が、また、加算回路２９から「２」が出力される。

これにより、乗算回路３５から再び「０」が出力され、
次のクロックパルスφ５ｕＩ１１の立ち上がりにおいて
累算器３６に累算される。以下、同様の処理が、補助カ
ウンタ３０の出力が「５」になるまで繰り返される。

次に、第９図に示す時刻ｔ２においてクロックパルスφ
ＳＧが立ち上がると、累算器３６の出力データ（この場
合、ＡＦＳＤ）がラッチ３７に読み込まれる。そして、
この読み込まれたデータが、乗算回路３８においてエン
ベロープ発生器３９から出力されているエンベロープデ
ータと乗算され、この乗算結果がＤ／Ａ変換器へ出力さ
れる。

一方、上述したクロックパルスφＳ０の立ち上がりの直
前において、シフトレジスタ２７の出力データはアタッ
クファーストサンプルアドレスＡＦＳＡである。このア
ドレスＡＦＳＡは、加算回路２２へ供給され、ここで、
Ｆナンバか加算され、この加算結果ｒＡＦｓＡ＋ＦＪが
加算および減算回路２４へ供給されている。この時、制
御部２５から制御信号Ｓｌとして“１”信号が出力され
ており、したがって、この加算および減算回路２４は加
算回路として動作するようになっている。またこの時、
制御部２５からデータＲＤとして「０」が出力されてい
る。この結果、加算および減算回路２４の出力データは
ｒＡＦｓＡ＋ＦＪとなり、このデータｒＡＦｓＡ＋ＦＪ
がセレクタ２６を介してシフトレジスタ２７の入力端へ
供給されている。したがって、時刻Ｌ２において、クロ
ックパルスφＳ０が立ち上がると、このデータｒＡＦｓ
Ａ＋ＦＪがシフトレジスタ２７に読み込まれる。

次に、クロックパルスφＳ、が立ち上がると、データｒ
ＡＦｓＡ＋ＦＪがシフトレジスタ２７から出力され、そ
の整数部が加算回路２８へ、また、小数部が加算回路２
９へ供給される。ここで、Ｆナンバは小数である。した
がって、この場合、整数部はデータＡＦＳＡとなり、ま
た、小数部はＦとなる。次にクロックパルスφｃｌｒが
立ち上がると、補助カウンタ３０および累算器３６がク
リアされる。この時点で、加算回路２８の出力はＡＦＳ
Ａとなり、したがって、波形メモリ９からアタックファ
ーストサンプルデータＡＦＳＤが出力される。

一方この時点で、加算回路２９の出力はＦとなり、この
データＦ（小数）が係数メモリ３２へ供給される。係数
メモリ３２には、加算回路２９から供給される各小数Ｘ
に対応して６個のフィルタ係数ｋｏ（ｘ）〜に、（ｘ）
が記憶されている。例えば、シフトレジスタ２７から出
力されるアドレスデータＡＤの小数部が３ビツトである
とすると、”ｏ、ｏ、ｏ”を除く７個の小数に対応して
７組のフィルタ係数ｋ。（ｘ）〜に、（ｘ）が記憶され
ている。したがって、加算回路２９からデータＦが供給
されると、同データＦに対応する６個のフィルタ係数の
中の第１番目のフィルタ係数ｋｏ（ｐ　）が読み出され
、乗算回路３５へ出力される。この結果、乗算回路３５
から、ｋ、（Ｐ）−Ｄ（ＡＦＳＡ） が出力され、次のクロックパルスφｓｕｍの立ち上がり
において累算器３６に読み込まれる。ここで、Ｄ　（Ｘ
　’）は波形メモリ９のアドレスＸの記憶位置に記憶さ
れているデータを示す。Ｄ（ＡＦＳＡ）はアドレスＡＦ
ＳＡのデータ、すなわちデータＡＦＳＤを示す。

次に、クロックパルスφ５ｌｏｔが立ち上がると、補助
カウンタ３０のカウント出力がｒｌＪとなり、加算回路
２８および２９の各出力が各々、（ＡＦ’ＳＡ＋１）、
　　１．Ｆ となる。これにより、波形メモリ９からアドレス（ＡＦ
ＳＡ＋１）内のデータＤ（ＡＦＳＡ＋１）が読み出され
て乗算回路３５へ供給され、また、係数メモリ９から第
２番目の係数データに、（Ｆ）が読み出され、乗算回路
３５へ供給される。これにより、乗算回路３５から、 ｋ、（Ｆ　）・Ｄ（ＡＦＳＡ＋１） なるデータが出力され、このデータが次のクロックパル
スφｓｕｍの立ち上がりにおいて累算器３６に読み込ま
れる。

以下、補助カウンタ３０の出力が「５」になるまで、同
様の処理が繰り返され、これにより、累算器３６の出力
が、 ｋｏ（Ｆ）・Ｄ（ＡＦＳＡ）＋に、（Ｆ）・Ｄ（ＡＦＳ
Ａ＋１）＋・・・・・・十に、（ｐ　）・Ｄ（ＡＦＳＡ
＋５）・・・・・・（１） となる。すなわち、アドレスデータｒＡＦｓＡ＋Ｆ」の
小数部Ｆに対応して、ＦＩＲフィルタによって補間され
たデータとなる。次に、再びクロックパルスφＳｏが立
ち上がると、上述した第（１）式のデータがラッチ３７
に読み込まれ、この読み込まれたデータに、乗算回路３
８においてエンベロープデータが乗算され、Ｄ／Ａ変換
器へ出力される。

また、上述したクロックパルスφｓ０の立ち上かの直前
においてセレクタ２６の出力はｒＡ　Ｆ　Ｓ　Ａ十２Ｆ
」となっている。この結果、クロックパルスφＳＯが立
ち上がると、シフトレジスタ２７に「ＡＦＳＡ＋２ＦＪ
が読みこまれ、次のクロックパルスφＳ１の立ち上がり
においてシフトレジスタ２７から出力される。ここで、
データ２Ｆが小数であるとすると、上記と同様の処理が
行なわれ、次のクロックパルスφＧｏの立ち上がりにお
いてラッチ３７に、 ｋｏ（２Ｆ　）・Ｄ　（Ａ　Ｆ　Ｓ　Ａ）＋　ｋ＋（２
Ｆ　）・Ｄ　（Ａ　ＦＳＡ＋　１）＋−・−・・・＋ｋ
Ｓ（２Ｆ）−Ｄ（ＡＰＳＡ＋　５）・・・・・・（２） なるデータが読み込まれる。

次に、シフトレジスタ２７からデータｒＡＦＳＡ＋３Ｆ
Ｊが出力され、このデータの小数部がＧであったとする
。すなわち、 ＡＦＳＡ＋３Ｆ＝（ＡＦＳＡ＋　１）＋Ｇであったとす
る。この場合、次のクロックパルスφＳ、の立ち上がり
においてラッチ３７に、ｋＯ（Ｇ）−Ｄ（Ａ　Ｆ　Ｓ　
Ａ　＋　１　）＋に、（Ｇ）−Ｄ（Ａ　ＦＳＡ＋２）＋
・・・・・・＋ｋｓ（Ｇ　）・Ｄ（ＡＦＳＡ＋６）・・
・・・・（３） なるデータが読み込まれ、乗算回路３８へ出力される。

このようにして、波形メモリ９内のデータが、シフトレ
ジスタ２７の出力データに基づいて逐次読み出され、こ
の読み出されたデータが補間され、この補間後のデータ
がクロックパルスφｓ０のタイミングにおいてラッチ３
７から出力され、乗算回路３８においてエンベロープデ
ータが乗算されてＡ／Ｄ変換器へ出力される。そして、
このＡ／Ｄ変換器の出力がサウンドシステムへ供給され
、立ち上がり部の楽音が発生する。

次に、立ち上がり部の楽音発生が終了し、加算回路２２
の出力データがアタックエンドアドレスＡＥＡを越える
と、比較回路２３から信号ＣＯＭＰとして“１”信号が
出力され（第１Ｏ図（へ）参照）、制御部２５へ供給さ
れる。制御部２５はこの“１”信号を受け、データＲＤ
（第１Ｏ図（チ））として［ＬＩＡ−ＡＥＡＪ（ループ
インアドレス−アタックエンドアドレス）を出力する。

これにより、加算および減算回路２４からアドレスＬＩ
Ａが出力され、セレクタ２６を介してシフトレジスタ２
７の入力端へ供給される。そして、このアドレスＬＩＡ
が次のクロックパルスφＳ０の立ち上がり（第１０図の
時刻ｔ４）においてシフトレジスタ２７に読み込まれ、
続くクロックパルスφｓ１の立ち上がりにおいて加算回
路２８．２９および加算回路２２へ出力される。この時
点で、制御部２５はデータＥＤとしてループエンドアド
レスＬＥＡを比較回路２３へ出力する。これにより、比
較回路２３の出力信号ＣＯＭＰが“０”信号となる（第
１０図（へ）参照）。以下、上述した立ち上がり部と同
様の過程によって繰り返し部の楽音発生が行なわれる。

次に、繰り返し部の１回の楽音発生が終了し、加算回路
２２の出力データがループエンドアドレスＬＥＡを越え
ると、比較回路２３から再び信号ＣＯＭＰとして“ｌ”
信号が出力され（第１０図（す）および時刻ｔ５参照）
、制御部２５へ供給される。

制ｍ部２５はこの“ｌ”信号を受け、データＲＤ（第１
０図（ル））としてｒＬＳＡ−ＬＢＡＪ（ループスター
トアドレス−ループエンドアドレス）を出力する。これ
により、加算および減算回路２４からアドレスＬＳＡが
出力され、セレクタ２６を介してシフトレジスタ２７の
入力端へ供給される。そして、このアドレスＬＳＡが次
のクロックパルスφｇｏの立ち上がり（第１θ図の時刻
ｔ６）においてシフトレジスタ２７に読み込まれ、続く
クロックパルスφｓ、の立ち上がりにおいて加算回路２
８．２９および加算回路２２へ出力される。これにより
、比較回路２３の出力信号ＣＯＭＰが０”信号となる（
第１０図（す）参照）。以下、再び繰り返し部の楽音発
生が行なわれ、以後、上記動作が繰り返えされる。そし
て、鍵盤キーが離鍵されると、エンベロープデータが徐
々に０まで減衰し、これに伴い楽音が減衰しつつ停止す
る。

なお、上記実施例は、ＦＩＲフィルタによってデータ補
間を行っているが、第１１図における６個の点ＰＩ−Ｐ
６を通る６次曲線を求め、この曲線から捕間データを求
めてもよい。この方法は特公昭５９−１７８３８号公報
に開示されている。

「発明の効果」 以上説明したように、この発明によれば、繰り返し部の
最初の点と最後の点を完全に一致させることができ、こ
の結果、画点のずれによるノイズを防止することができ
る効果がある。

【図面の簡単な説明】

第１図はこの発明の第１の実施例の構成を示すブロック
図、第２図は同実施例の概略動作を示すフローチャート
、第３図は同実施例の動作を説明するための波形図、第
４図は同実施例における記憶波形アドレスおよびリファ
レンスアドレス決定処理を示すフローチャート、第５図
は同実施例における各アドレスを説明するための説明図
、第６図はこの発明の第２の実施例の動作を示すフロー
チャート、第７図は同実施例の動作を説明するための波
形図、第８図はこの発明の第３の実施例の構成を示すブ
ロック図、第９図は、第１０図は共−ト、第１１図はデ
ータ補間を説明するための図、第１２図は音源波形の立
ち上がり部および繰り返し部を説明するための波形図で
ある。 １・・・・・・マイクロフォン、４・・・・・・Ａ／Ｄ
変換器、６・・・・・・波形バッファメモリ、７・・・
・・・演算制御回路、９・・・・・・波形メモリ、２１
・・・・・・Ｆナンバレジスタ、２２・・・・・・加算
回路、２３・・・・・・比較回路、２４・・・・・・加
算および減算回路、２５・・・・・・制御部、２７・・
・・・・シフトレジスタ、２８．２９・・・・・・加算
回路、３２・・・・・・係数メモリ、３５・・・・・・
乗算器、３６・・・・・・累算器。

Claims (2)

【特許請求の範囲】
1. （１）音源から発生する音を電気信号に変換し、この電
   気信号をサンプリングしてディジタルデータに変換し第
   １のメモリに記憶させ、該第１のメモリ内のデータから
   から立ち上がり部および繰り返し部となるべき部分を抽
   出して第２のメモリに記憶させる音源波形の収録方法に
   おいて、前記繰り返し部の最初（または最後）のサンプ
   ル点を決定し、前記繰り返し部の最後（または最初）の
   部分のサンプリングデータをデータ補間を行いながら順
   次走査して前記繰り返し部の最初（または最後）のサン
   プル点のデータと一致する点を検出し、前記繰り返し部
   の最初の点に対応する第１のアドレス情報、前記繰り返
   し部の最後の点に対応する第２のアドレス情報を各々前
   記第２のメモリの第３、第４のアドレス情報に変換し、
   前記第１、第２のアドレス情報に基づいて前記第１のメ
   モリから繰り返し部を読み出し、読み出したデータを前
   記第３、第４のアドレス情報に基づいて第２のメモリに
   書き込むことを特徴とする音源波形の収録方法。
2. （２）請求項（１）記載の音源波形の収録方法によって
   収録した音源波形を再生する音源波形の再生方法におい
   て、前記第３のアドレス情報に発音すべき音高に対応す
   る周波数ナンバを順次累算し、この累算結果の整数部に
   基づいて前記第２のメモリから繰り返し部のデータを読
   み出し、この読み出したデータを前記累算結果の小数部
   の値に応じて補間し、前記繰り返し部の最後の部分にお
   いて前記累算結果が前記第４のアドレス情報に一致した
   時点で、再度前記第３のアドレス情報に基づき繰り返し
   部のデータ読み出しを行うことを特徴をする音源波形の
   再生方法。