JPH03121490A - 音源波形の収録再生方法 - Google Patents

音源波形の収録再生方法

Info

Publication number
JPH03121490A
JPH03121490A JP1259734A JP25973489A JPH03121490A JP H03121490 A JPH03121490 A JP H03121490A JP 1259734 A JP1259734 A JP 1259734A JP 25973489 A JP25973489 A JP 25973489A JP H03121490 A JPH03121490 A JP H03121490A
Authority
JP
Japan
Prior art keywords
data
waveform
memory
address
sound source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1259734A
Other languages
English (en)
Other versions
JP2605887B2 (ja
Inventor
Masaki Kudo
工藤 政樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP1259734A priority Critical patent/JP2605887B2/ja
Priority to US07/585,381 priority patent/US5194681A/en
Publication of JPH03121490A publication Critical patent/JPH03121490A/ja
Application granted granted Critical
Publication of JP2605887B2 publication Critical patent/JP2605887B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、電子楽器等において用いられる音源波形の
収録方法および再生方法に関する。
「従来の技術」 電子楽器の楽音形成方式の1つとして、波形メモリ方式
が知られている。この波形メモリ方式は、自然楽器の音
をマイクロフォンによって電気信号に変換し、この電気
信号の各瞬時値をサンプリングしてディジタルデータに
変換し、メモリに記憶させる。楽音形成時には、操作さ
れた鍵盤キーの音高に対応する速度でそのメモリ内のデ
ータを読み出し、アナログ信号に変換し、スピーカから
楽音として発音する。
ところで、発音開始から終了までの楽音波形の全てをメ
モリに記憶させると、メモリ容量が極めて大きくなる。
そこで、楽音波形の立ち上がり部は複雑に変化するので
全波形をメモリに記憶させ、楽音波形の持続部および減
衰部については比較的単調な波形が繰り返されるので、
1周期間(または複数周期間)の波形のみをメモリに記
憶させ、その波形を繰り返し読み出して楽音を形成する
ことが行なわれる。第12図は楽音波形の一例を示す図
であり、この図においてWaoは立ち上がり部、他の部
分は持続部である。上述した一部波形記憶方式のものに
おいては、立ち上がり部Waoは全波形がメモリに記憶
され、持続部については適宜の1周期W(loが繰り返
し部としてメモリに記憶される。
「発明が解決しようとする課題」 ところで、上述した一部波形記憶方式のものにおいて、
立ち上がり部Waoの最後のサンプリングデータと繰り
返し部WI2oの最初のサンプリングデータ、繰り返し
部VHoの最初および最後のサンプリングデータはそれ
ぞれ一致していることが望ましい。しかし、従来のもの
においては、特にそれらを一致させるという考慮がなさ
れておらず、このため、立ち上がり部Waoの最後と繰
り返し部W(loの最初、繰り返し部W12oの最後と
最初の各接続時にわずかなずれが生じる問題があった。
そこでこの発明は、上述した接続時のずれを防止するこ
とを目的としている。
「課題を解決するための手段」 第1発明は、音源から発生する音を電気信号に変換し、
この電気信号をサンプリングしてディジタルデータに変
換し第■のメモリに記憶させ、該第1のメモリ内のデー
タからから立ち上がり部および繰り返し部となるべき部
分を抽出して第2のメモリに記憶させる音源波形の収録
方法において、前記繰り返し部の最初(または最後)の
サンプル点を決定し、前記繰り返し部の最後(または最
初)の部分のサンプリングデータをデータ補間を行いな
がら順次走査して前記繰り返し部の最初(または最後)
のサンプル点のデータと一致する点を検出し、前記繰り
返し部の最初の点に対応する第!のアドレス情報、前記
繰り返し部の最後の点に対応する第2のアドレス情報を
各々前記第2のメモリの第3.第4のアドレス情報に変
換し、前記第1゜第2のアドレス情報に基づいて前記第
1のメモリから繰り返し部を読み出し、読み出したデー
タを前記第3.第4のアドレス情報に基づいて第2のメ
モリに書き込むことを特徴とする音源波形の収録方法で
ある。
第2の発明は、第1の発明による音源波形の収録方法に
よって収録した音源波形を再生する音源波形の再生方法
であって、前記第3のアドレス情報に発音すべき音高に
対応する周波数ナンバを順次累算し、この累算結果の整
数部に基づいて前記第2のメモリから繰り返し部のデー
タを読み出し、この読み出したデータを前記累算結果の
小数部の値に応じて補間し、前記繰り返し部の最後の部
分において前記累算結果が前記第4のアドレス情報に一
致した時点で、再度前記第3のアドレス情報に基づき繰
り返し部のデータ読み出しを行うことを特徴としている
「作用」 この発明によれば、繰り返し部の最初(最後)の点を決
め、この最初(最後)の点と一致する同繰り返し部の最
後(最初)の点を、データ補間を行いながら検出する。
そして、これら最初の点および最後の点に基づいて第1
のメモリからサンプリングデータを読み出し、第2のメ
モリに記憶させ、この記憶させたデータを読み出して音
源波形の再生を行う。これにより、繰り返し部の最後の
点と最初の点の間のずれを防止することができる。
「実施例」 以下、図面を参照してこの発明の実施例について説明す
る。
ロ実流側1:音源波形の収録装置 第1図はこの発明の第1の実施例による音源波形の収録
方法を適用した音源波形の収録装置の構成を示すブロッ
ク図である。この図において、■は自然楽、器の楽音を
収音するためのマイクロフォン、2はマイクロフォンl
の出力を増幅する増幅器、3は増幅器2の増幅度を調整
するレベル調整器(マニュアル)、4は増幅器2の出力
をサンプリングし、ディジタルデータに変換するA/D
変換器、5はA/D変換器4の出力データを波形バッフ
ァメモリ6に書き込む波形バッファ書込回路である。7
は演算制御回路であり、内部に一時記憶メモリ7aを有
している。この演算制御回路7は、演算指示スイッチ8
からの指示に応じて波形バッファメモリ6内のデータを
読み出し、読み出したデータを表示および発音装置10
へ送って表示させあるいは発音させる。また、波形バッ
ファメモリ6内のサンプリングデータについて、立ち上
がり部の先頭アドレス、立ち上がり部の最終アドレス、
繰り返し部の先頭アドレス、繰り返し部の最終アドレス
を各々決定し、決定した各アドレスにしたがって波形バ
ッファメモリ6内のデータを読み出し、波形メモリ9へ
書き込む。この波形メモリ9が再生装置に装着され、装
着された波形メモリ9内のデータが読み出されて再生装
置における楽音形成が行なわれる。
次に、上述した音源波形の収録装置の動作を第2図〜第
5図を参照して説明する。
まず、第2図の処理Salに示すように、マイクロフォ
ン1によって自然楽器の音を電気信号に変換し、A/D
変換器4によってディジタルデータに変換し、波形バッ
ファ書込回路5を介して波形バッファメモリ6に書き込
む。次に、波形バッファメモリ6内のデータを読み出し
、演算制御回路7においてアナログ信号に変換し、表示
および発音装置10において表示させ、その表示を見な
がらマニュアルで立ち上が部および繰り返し部を各々概
略指示する。第3図(イ)、(ロ)に各々指示された立
ち上がり部および繰り返し部の一例を示す。
次に、演算制御回路7が波形メモリ9の書き込みおよび
読み出しのための記憶波形アドレスおよびリファレンス
アドレスを決定する(処理5a3)。
この処理Sa3については以下に詳述する。次に、波形
バッファメモリ6内のサンプリングデータの立ち上がり
部および繰り返し部が読み出され、読み出されたデータ
が処理Sa3において決定された波形記憶アドレスに基
づいて波形メモリ9に書き込まれる(処理5a4)。
次に、上・述した記憶波形アドレスおよびリファレンス
アドレス決定処理を第3図および第4図を参照して詳述
する。まず、第4図のステップsb!では、波形バッフ
ァメモリ6内の立ち上がり部のサンプリングデータが表
示および発音装置10において表示される。操作者はそ
の表示を見て、アタックエンドサンプルAESを指示す
る。このアタックエンドサンプルAESとしては、立ち
上がり部の最後の部分の0レベル近傍のサンプリング点
が選ばれる(第3図(イ)参照)。なお、この決定は、
例えばマウスによって表示画面の矢印カーソルをその点
まで移動させ、そして、マウスのスイッチをオンとする
ことによって行なわれる。この指示が行なわれると、指
示された点のサンプリングデータが記憶されている波形
バッファメモリ6のアドレスがアタックエンドサンプル
アドレスA E S A s(“11′は波形メモリ6
のアドレスであることを意味する)として、−時記憶メ
モリ7a内に記憶される。
次にステップSb2では、繰り返し部の最初のサンプリ
ング点F’P(第3図(ロ)参照)よりD個手前のサン
プリング点(以下、スキャンスタートサンプルSSSと
いう:第3図(ロ)参照)を指示する。
この指示が行なわれると、指示されたスキャンスタート
サンプルSSSのアドレス5SSA@が一時記憶メモリ
7aに記憶される。次にステップsb3では、上記アド
レス5SSA、から順方向(アドレスか大きくなる方向
)ヘオーバサンプリングしつつ繰り返し部の各サンプリ
ングデータが順次チエツクされ(スキャンサーチ)、ス
テップSb4では、アタックエンドサンプルデータAE
SD(アタックエンドサンプルAESの値)と一致する
サンプリングデータまたはオーバサンプリングデータが
あるか否かが判断される。ここで、オーバサンプリング
とは、サンプリングデータと次のサンプリングデータと
の間を補間することを言い、例えば周知のF[Rフィル
タを用いて行われる。また、オーバサンプリングデータ
とは、捕間によって得られたデータである。なお、FI
Rフィルタを用いてサンプリングデータ間を補間する技
術は、特開昭63−168695号;発明の名称「楽音
信号発生装置」に詳細に開示されている。
次に、予め決められた一定数のデータをチエツクしても
ステップSb4の判断結果がrNOJであった場合は、
エラーエンドとしてその旨の表示が行なわれる。一方、
ステップSb4の判断結果が「YBSJとなった場合は
、ステップSb5へ進む。ここで、アタックエンドサン
プルデータAESDと一致した繰り返し部の点を、ルー
プインボイドし!Pという(第3図参照)。
なお、この明細書において、「サンプル」の語はサンプ
リングデータのある点を意味し、そのアドレス(波形バ
ッファメモリ6のアドレス)は整数となる。これに対し
、「ポイント」の語はサンプリング点とサンプリング点
の間の点を意味し、そのアドレスは小数部を有するアド
レスとなる。
ステップSb5では、立ち上がり部の最後の部分、繰り
返し部の最初の部分が同じ時間軸上に並べて表示され、
同時に、アタックエンドサンプルAESおよびループイ
ンボイドLIPの各位置が表示される。次にステップS
b6では、立ち上がり部の最後と繰り返し部の最初が滑
らかに接続される状態にあるか否かが目視によって判断
される。
そして、この判断結果が「NO」の場合は、ステップS
b7へ進み、今回検出された点をスキャンスタートサン
プルSSSとして新たに指示する。これにより、ステッ
プSb2においてメモリ7aに書き込まれたスキャンス
タートサンプルアドレス5SSA、が書き変えられる。
次いで、ステップsb3へ戻り、以後、上記と同様の処
理が再び行なわれる。
一方、ステップSb6の判断結果がrYESJの場合は
、ステップSb8へ進む。ステップSb8では、ループ
インボイドLIPのアドレス、すなわち、ループインボ
イドアドレスLIPA@が一時記憶メモリ7a内に記憶
される。ここで、ループインポイントLIPがサンプリ
ング点と一致している場合は、サンプリングデータが記
憶されているメモリ6のアドレスがそのまま一時記憶メ
モリ7aに記憶されるが、一致していない場合は、アド
レスが小数を含む数値となる。
次に、ステップSb9へ進むと、繰り返し部の最後の部
分が表示される。操作者は、その表示を見て、ループエ
ンドサンプルLESを指示する。
この指示の場合も、前述したアタックエンドサンプルA
ESの場合と同様に、繰り返し部の最後の部分でθレベ
ル近傍の点が指示される。次にステップ5btoへ進む
と、前述したステップSb2において指示されたスキャ
ンスタートサンプルSSSが再び指示される。この指示
が行なわれると、指示された点SSSのサンプリングデ
ータが記憶されている波形バッファメモリ6のアドレス
5SSA8が一時記憶メモリ7aに記憶される。
次に、ステップ5bllへ進むと、スキャンスタートサ
ンプルSSSから順方向ヘオーバサンプリングしつつ繰
り返し部の各サンプリングデータを順次チエツクしくス
キャンサーチ)、ステップ5b12では、ループエンド
サンプルデータLESDと一致するサンプリングデータ
またはオーバサンプリングデータがあるか否かを判断す
る。
そして、予め決められた一定数のデータをチエツクして
もステップSbl 2の判断結果が「NO」であった場
合は、エラーエンドとしてその旨の表示が行なわれる。
一方、ステップ5b12の判断結果がrYESJとなっ
た場合は、ステップ5b13へ進む。ここで、ループエ
ンドサンプルLESとレベルが一致した繰り返し部の点
を、ルーブスタ−トポイトLSPという(第3図参照)
。ステップ5b13では、繰り返し部の最後の部分と繰
り返し部の最初の部分が同じ時間軸上に近接して表示さ
れ、同時に、ループエンドサンプルLESおよびループ
スタートポイントLSPの各位置が表示される。次にス
テップ5b14では、立ち上がり部の最後と繰り返し部
の最初が滑らかに接続される状態にあるか否かが目視に
よって判断される。
そして、この判断結果が「NO」の場合は、ステップ5
b15へ進み、今回検出された点をスキャンスタートサ
ンプルSSSとして新たに指示する。
これにより、ステップ5btoにおいてメモリ7aに書
き込まれたスキャンスタートサンプルアドレス5SSA
が書き変えられる。次いで、ステップ5bllへ戻り、
以後、上記と同様の処理が再び行なわれる。
一方、ステップ5b14の判断結果がrYEsJの場合
は、ステップ5b16へ進む。ステップ5b16では、
ループスタートボイドデータLSPDのアドレス、すな
わち、ループスタートボイドアドレスLSPA、が−時
記憶メモリ7a内に記憶される。このループスタートポ
イントアドレスLSPAeは通常小数点以下の数値を含
む。次に、ステップ5b17へ進むと、上述した過程に
おいて決定されたアタックエンドサンプルAES、ルー
プインポイントLIP、ループエンドサンプルLES、
ループスタートポイントLSPに基づいて、波形バブフ
ァメ内の立ち上がり部および繰り返し部のサンプリング
データが読み出され、後述するデータ再生と同じ方法で
試験的に発音が行なわれる。そして、ステップ5bts
においてこの発音試験の結果が「OK」か否かが判断さ
れ、この判断結果が「NO」の場合はステップsbtへ
戻り、最初からやりなおす。また、判断結果がrYEs
Jの場合はステップ5b19へ進む。
ステップ5b19では、次の各アドレスが算出され、−
時記憶メモリ7aに書き込まれる。
◇アタックファーストサンプルアドレスA F S A
 s 立ち上がり部の最初のサンプリングデータが記憶されて
いる波形バッファメモリ6のアドレス◇アタックラスト
サンプルアドレスALSA。
アタックエンドサンプルアドレスAESAより3大きい
アドレス(ALSA=AESA+3)◇ループファース
トサンプルアドレスLFSAaループスタートポイント
アドレスLSPAより265以上小さいアドレスの内で
最大のアドレス◇ループラストサンプルアドレスL、L
SIループエンドサンプルアドレスLESAより3大き
いアドレス(LLSA=LESA+3)なお、これらの
アドレスはいずれも補間データを算出する際に必要とな
るアドレスである。
次に、ステップ5b20へ進むと、まず、上述した各ア
ドレスAFSA、、ALS、As、LFSAe、L L
 S A eが各々波形メモリ9のアドレスAFSA、
ALSA、LFSA、LLSAに変換され、次いで、波
形バッファメモリ6内の立ち上がり部のサンプリングデ
ータの内のアドレスA F S A sからアドレスA
LSAa間のサンプリングデータおよび繰り返し部のサ
ンプリングデータの内のアドレスLFS/Igからアド
レスLLSAa間のサンプリングデータが各々読み出さ
れ、上述したアドレスAFSA%ALSA、LFSA、
LLSAにしたがって波形メモリ9に書き込まれる。
次に、ステップ5b21へ進むと、次の各リファレンス
アドレスが算出される(第5図参照)。これらのリファ
レンスアドレスはステップSbl 9において算出され
た各アドレスと共に、データ再生時において使用される
◇アタックエンドアドレスAEA アタックエンドサンプルアドレスAESAより2.5小
さいアドレス(A E A = A E S A −2
,5)◇ループインアドレスLIA ループインポイントアドレスL[PAより2゜5小さい
アドレス(L [A=L I PA−2,5)◇ループ
スタートアドレスLSA ループスタートポイントアドレスLSPAより2.5小
さいアドレス(L S A = L S P A −2
,5)◇ループエンドアドレスLEA ループエンドサンプルアドレスLESAより2゜5小さ
いアドレス(L E A = L E S A −2,
5)以上がこの発明の第1の実施例による音源波形の収
録装置である。
ロ実流側2:音源波形の収録装置 次に、この発明の第2の実施例による音源波形の収録装
置を説明する。この第2の実施例による装置の全体構成
は上述した第1の実施例のものと同じである(第1図参
照)。第1の実施例と異なる点は第2図における記憶波
形アドレスおよびリファレンスアドレス決定処理Sa3
である。
第6図にこの第2の実施例における処理Sa3のフロー
チャートを示す。この図に示す処理が第4図に示す処理
と異なる点は次通りである。すなわち、第4図に示す処
理は、まず、第3図のアタックエンドサンプルAESを
決め、このアタックエンドサンプルに一致するループイ
ンポイントLIPを求め、次に、ループエンドサンプル
LESを決め、このループエンドサンプルLESに一致
すようにループスタートポイントLSPを求めるように
なっている。
これに対し、第6図に示す処理は、第7図に示すように
、まず、ループスタートサンプルLSSを決め、次に、
このループスタートサンプルLSSに一致するアタック
エンドポイントAEPを求め(ステップScl〜5c8
)、次に、ループスタートサンプルLSSに一致するル
ープエンドポイントLEPを求める(ステップScl 
O〜Scl 6)ようになっている。
なお、第6図の各ステップの処理は第4図の各ステップ
の処理とほぼ同じであるので説明を省略する。
ロ実流側3:音源波形の再生装置 第8図はこの発明による音源波形の再生方法を適用した
音源波形の再生装置の構成を示すブロック図である。こ
の図において、符号2IはFナンバ(周波数ナンバ)レ
ジスタであり、鍵盤(図示路)においてキーが押下され
ると、押下されたキーに対応するFナンバが書き込まれ
る。ここで、Fナンバとは、鍵盤の各キーの各々に対応
して予め決まっている0〜Iの間の数値データ(小数)
であり、高音キーのFナンバはど値が大きくなる。22
は加算回路、23は比較回路、24は加算および減算回
路である。この加算および減算回路24は、制御部25
から制御信号S■として“1”信号が供給されている時
は加算回路として、“0”信号が供給されている時は減
算回路として動作する。26はセレクタ、27はlステ
ージのシフトレジスタである。このシフトレジスタ27
はクロックパルスφsoの立ち上がりにおいてセレクタ
26の出力を読み込み、クロックパルスφS、の立ち上
がりにおいて読込んだデータを出力する。このシフトレ
ジスタ27の出力はアドレスデータADとして出力され
、加算回路22へ供給されると共に、その整数部が加算
回路28へ、また、小数部が加算回路29へ供給される
加算回路28はアドレスデータADの整数部と補助カウ
ンタ30のカウント出力とを加算し、この加算結果をア
ドレスとして波形メモリ9へ出力する。加算回路29は
アドレスデータADの小数部と補助カウンタ30のカウ
ント出力とを加算し、加算結果をアドレスとして係数メ
モリ32へ出力する。波形メモリ9は、前述した第1図
の回路によって楽音波形の立ち上がり部と繰り返し部が
各々書き込まれたメモリである。係数メモリ32は、F
IRフィルタのフィルタ係数が書き込まれたメモリであ
る。この実施例においては、6次のPIRフィルタによ
って、サンプリングデータとサンプリングデータとの間
が、シフトレジスタ27から出力されるアドレスデータ
ADの小数部の値に応じて補間されるようになっている
すなわち、いま、例えば第11図に示すように、サンプ
リング点PI−P6のデータ(振幅値)をdl −d6
 、データdi−d6が記憶されている波形メモリ9の
アドレスをrllJ〜「I6」とし、また、シフトレジ
スタ27から出力されるアドレスデータADがrll、
6Jであった場合、アドレス「11.6」に対応する補
間データYを6個のデータd1〜d6からFIRフィル
タによって算出するようになっている。そして、係数メ
モリ32には、フィルタ演算を行う際に使用される係数
が予めアドレスデータADの小数部に対応して記憶され
ている。
補助カウンタ30はオアゲート33を介して供給される
クロックパルスφclrによってクリアされ、クロック
パルスφs lotをアップカウントする。
35は乗算回路であり、波形メモリ9の出力データと係
数メモリ32の出力データとを乗算し、その結果を累算
器36へ出力する。累算器36はクロックパルスφsu
mの立ち上がりにおいて乗算回路35の出力データを累
算し、また、オアゲート33を介して供給されるクロッ
クパルスφclrによってクリアされる。ラッチ37は
累算器36の出力データをクロックパルスφSOの立ち
上がりにおいてラッチし、ラッチしたデータを乗算回路
38へ出力する。39はエンベロープ発生器であり、鍵
盤のいずれかのキーが押下された時立ち上がり離鍵され
た時立ち下がるキーオン信号KONを受けて、楽音信号
の包絡線を決めるエンベロープデータを発生し、乗算回
路38へ出力する。乗算回路38は、ラッチ37の出力
データと上記エンベロープデータとを乗算し、その乗算
結果を出力する。この乗算回路38の出力データはD/
A変換器(図示略)によってアナログ信号に変換され、
サウンドシステムへ供給され、楽音として発音される。
制御部25は第8図の装置各部を制御するもので、内部
に第5図に示す各アドレスおよびアタックファーストサ
ンプルアドレスAFSAが記憶されている。なお、詳細
は以下に述べる。
次に1、上記実施例の動作を第9図、第10図に示すタ
イミングチャートを参照して説明する。
まず、初期状態においてシフトレジスタ27はクリアさ
れている。また、制御部25から制御信号5TOPとし
て“1”信号が出力されており、これにより、オアゲー
ト33から“1“信号が出力され、補助カウンタ30お
よび累算器36が共にクリア状鯨にある。
この状態において、鍵盤(図示略)のキーが押下される
と、押下されたキーに対応するFナンバがFナンバレジ
スタ21に書き込まれ、同時に、キーオン信号KONが
制御部25およびエンベロープ発生器39へ供給される
。キーオン信号KONが制御部25へ供給されると、制
御部25が同信号KONを受け、データRDとして「0
」、制御信号Slとして“l゛を各々加算および減算回
路24へ出力し、また、データSDとしてアタックファ
ーストサンプルアドレスAFSAを、制御信号SELと
して“l”信号を各々セレクタ26へ出力する。セレク
タ26へ制御信号SEL“1”が供給されると、同セレ
クタ26が上記アタックファーストサンプルアドレスA
FSAをシフトレジスタ27の入力端へ供給する。
次に、第9図に示す時刻t1において、同図(イ)に示
すクロックパルスφs0が立ち上がると、セレクタ26
から出力されているアタックファーストサンプルアドレ
スAPSAがシフトレジスタ27に読み込まれ、次いで
、クロックパルスφS+(第9図(ロ))が立ち上がる
と、同アドレスAFSAがアドレスデータADとしてシ
フトレジスタ27から出力される。そして、その整数部
が加算回路28へ、また、小数部(この場合「0」)が
加算回路29へ各々供給される。この時、補助カウンタ
30の出力は「0」であり、したがって、加算回路28
からアドレスAFSAの整数部が出力され、波形メモリ
9へ供給される。これにより、波形メモリ9からアタッ
クファーストサンプルデータAFSDが読み出され、乗
算回路35へ供給される。
また、加算回路29からデータ「0」が出力され、係数
メモリ32へ供給される。この場合、係数メモリ32か
らデータ「1」が出力され、乗算回路35へ供給される
。乗算回路35は、データAFSDとデータ「l」とを
乗算し、その乗算結果、すなわち、データAFSDを累
算器36へ出力する。
次に、クロックパルスφcarが立ち上がるが、この時
点で制御信号5TOPは“l”信号にあり、したがって
、回路動作に変化はない。次に、クロックパルスφcl
rの立ち下がりの時点で制御信号SELおよび制御信号
5TOPが“共に0”信号に立ち下がる(第9図(ト)
、(チ))。これにより、以後加算および減算回路24
の出力データがセレクタ26から出力され、また、クロ
ックパルスφclrがオアゲート33から出力され得る
状態となる。
次に、クロックパルスφsum(第9図(ホ))が立ち
上がると、乗算回路35から出力されているデータAF
SDが累算器36に読み込まれ、ラッチ37へ出力され
る。次に、クロックパルスφ5lot(第9図(ニ))
が立ち上がると、補助カウンタ30がカウントアツプさ
れ、そのカウント出力が「1」となり、このデータrl
Jが加算回路28.29へ供給される。これにより、加
算回路28からAFSA+1 が出力されて波形メモリ9へ供給され、波形メモリ9か
らアタックファーストサンプルAFSの次のサンプリン
グ点のデータが読み出され、乗算回路35へ供給される
。一方、加算回路29からはデータ「l」が出力され、
係数メモリ32へ供給される。係数メモリ32は、前述
したように加算回路29から10」が供給された時はデ
ータrlJを出力するが、加算回路29から整数データ
が供給された時はデータrOJを出力する。したがって
、この場合、係数メモリ32からデータ「0」が出力さ
れ、これにより、乗算回路35からデータ「0」が出力
される。
次に、クロックパルスφ81101が立ち上がると、乗
算回路36の出力データ「0」が累算器36内のデータ
(この場合、AFSD)に累算され、その結果、すなわ
ち、データAFSDが累算器36から出力される。次に
、再びクロックパルスφ5lotが立ち上がると、補助
カウンタ30のカウント出力が「2」となり、この結果
、加算回路28から、AFSA+2 が、また、加算回路29から「2」が出力される。
これにより、乗算回路35から再び「0」が出力され、
次のクロックパルスφ5uI11の立ち上がりにおいて
累算器36に累算される。以下、同様の処理が、補助カ
ウンタ30の出力が「5」になるまで繰り返される。
次に、第9図に示す時刻t2においてクロックパルスφ
SGが立ち上がると、累算器36の出力データ(この場
合、AFSD)がラッチ37に読み込まれる。そして、
この読み込まれたデータが、乗算回路38においてエン
ベロープ発生器39から出力されているエンベロープデ
ータと乗算され、この乗算結果がD/A変換器へ出力さ
れる。
一方、上述したクロックパルスφS0の立ち上がりの直
前において、シフトレジスタ27の出力データはアタッ
クファーストサンプルアドレスAFSAである。このア
ドレスAFSAは、加算回路22へ供給され、ここで、
Fナンバか加算され、この加算結果rAFsA+FJが
加算および減算回路24へ供給されている。この時、制
御部25から制御信号Slとして“1”信号が出力され
ており、したがって、この加算および減算回路24は加
算回路として動作するようになっている。またこの時、
制御部25からデータRDとして「0」が出力されてい
る。この結果、加算および減算回路24の出力データは
rAFsA+FJとなり、このデータrAFsA+FJ
がセレクタ26を介してシフトレジスタ27の入力端へ
供給されている。したがって、時刻L2において、クロ
ックパルスφS0が立ち上がると、このデータrAFs
A+FJがシフトレジスタ27に読み込まれる。
次に、クロックパルスφS、が立ち上がると、データr
AFsA+FJがシフトレジスタ27から出力され、そ
の整数部が加算回路28へ、また、小数部が加算回路2
9へ供給される。ここで、Fナンバは小数である。した
がって、この場合、整数部はデータAFSAとなり、ま
た、小数部はFとなる。次にクロックパルスφclrが
立ち上がると、補助カウンタ30および累算器36がク
リアされる。この時点で、加算回路28の出力はAFS
Aとなり、したがって、波形メモリ9からアタックファ
ーストサンプルデータAFSDが出力される。
一方この時点で、加算回路29の出力はFとなり、この
データF(小数)が係数メモリ32へ供給される。係数
メモリ32には、加算回路29から供給される各小数X
に対応して6個のフィルタ係数ko(x)〜に、(x)
が記憶されている。例えば、シフトレジスタ27から出
力されるアドレスデータADの小数部が3ビツトである
とすると、”o、o、o”を除く7個の小数に対応して
7組のフィルタ係数k。(x)〜に、(x)が記憶され
ている。したがって、加算回路29からデータFが供給
されると、同データFに対応する6個のフィルタ係数の
中の第1番目のフィルタ係数ko(p )が読み出され
、乗算回路35へ出力される。この結果、乗算回路35
から、k、(P)−D(AFSA) が出力され、次のクロックパルスφsumの立ち上がり
において累算器36に読み込まれる。ここで、D (X
 ’)は波形メモリ9のアドレスXの記憶位置に記憶さ
れているデータを示す。D(AFSA)はアドレスAF
SAのデータ、すなわちデータAFSDを示す。
次に、クロックパルスφ5lotが立ち上がると、補助
カウンタ30のカウント出力がrlJとなり、加算回路
28および29の各出力が各々、(AF’SA+1)、
  1.F となる。これにより、波形メモリ9からアドレス(AF
SA+1)内のデータD(AFSA+1)が読み出され
て乗算回路35へ供給され、また、係数メモリ9から第
2番目の係数データに、(F)が読み出され、乗算回路
35へ供給される。これにより、乗算回路35から、 k、(F )・D(AFSA+1) なるデータが出力され、このデータが次のクロックパル
スφsumの立ち上がりにおいて累算器36に読み込ま
れる。
以下、補助カウンタ30の出力が「5」になるまで、同
様の処理が繰り返され、これにより、累算器36の出力
が、 ko(F)・D(AFSA)+に、(F)・D(AFS
A+1)+・・・・・・十に、(p )・D(AFSA
+5)・・・・・・(1) となる。すなわち、アドレスデータrAFsA+F」の
小数部Fに対応して、FIRフィルタによって補間され
たデータとなる。次に、再びクロックパルスφSoが立
ち上がると、上述した第(1)式のデータがラッチ37
に読み込まれ、この読み込まれたデータに、乗算回路3
8においてエンベロープデータが乗算され、D/A変換
器へ出力される。
また、上述したクロックパルスφs0の立ち上かの直前
においてセレクタ26の出力はrA F S A十2F
」となっている。この結果、クロックパルスφSOが立
ち上がると、シフトレジスタ27に「AFSA+2FJ
が読みこまれ、次のクロックパルスφS1の立ち上がり
においてシフトレジスタ27から出力される。ここで、
データ2Fが小数であるとすると、上記と同様の処理が
行なわれ、次のクロックパルスφGoの立ち上がりにお
いてラッチ37に、 ko(2F )・D (A F S A)+ k+(2
F )・D (A FSA+ 1)+−・−・・・+k
S(2F)−D(APSA+ 5)・・・・・・(2) なるデータが読み込まれる。
次に、シフトレジスタ27からデータrAFSA+3F
Jが出力され、このデータの小数部がGであったとする
。すなわち、 AFSA+3F=(AFSA+ 1)+Gであったとす
る。この場合、次のクロックパルスφS、の立ち上がり
においてラッチ37に、kO(G)−D(A F S 
A + 1 )+に、(G)−D(A FSA+2)+
・・・・・・+ks(G )・D(AFSA+6)・・
・・・・(3) なるデータが読み込まれ、乗算回路38へ出力される。
このようにして、波形メモリ9内のデータが、シフトレ
ジスタ27の出力データに基づいて逐次読み出され、こ
の読み出されたデータが補間され、この補間後のデータ
がクロックパルスφs0のタイミングにおいてラッチ3
7から出力され、乗算回路38においてエンベロープデ
ータが乗算されてA/D変換器へ出力される。そして、
このA/D変換器の出力がサウンドシステムへ供給され
、立ち上がり部の楽音が発生する。
次に、立ち上がり部の楽音発生が終了し、加算回路22
の出力データがアタックエンドアドレスAEAを越える
と、比較回路23から信号COMPとして“1”信号が
出力され(第1O図(へ)参照)、制御部25へ供給さ
れる。制御部25はこの“1”信号を受け、データRD
(第1O図(チ))として[LIA−AEAJ(ループ
インアドレス−アタックエンドアドレス)を出力する。
これにより、加算および減算回路24からアドレスLI
Aが出力され、セレクタ26を介してシフトレジスタ2
7の入力端へ供給される。そして、このアドレスLIA
が次のクロックパルスφS0の立ち上がり(第10図の
時刻t4)においてシフトレジスタ27に読み込まれ、
続くクロックパルスφs1の立ち上がりにおいて加算回
路28.29および加算回路22へ出力される。この時
点で、制御部25はデータEDとしてループエンドアド
レスLEAを比較回路23へ出力する。これにより、比
較回路23の出力信号COMPが“0”信号となる(第
10図(へ)参照)。以下、上述した立ち上がり部と同
様の過程によって繰り返し部の楽音発生が行なわれる。
次に、繰り返し部の1回の楽音発生が終了し、加算回路
22の出力データがループエンドアドレスLEAを越え
ると、比較回路23から再び信号COMPとして“l”
信号が出力され(第10図(す)および時刻t5参照)
、制御部25へ供給される。
制m部25はこの“l”信号を受け、データRD(第1
0図(ル))としてrLSA−LBAJ(ループスター
トアドレス−ループエンドアドレス)を出力する。これ
により、加算および減算回路24からアドレスLSAが
出力され、セレクタ26を介してシフトレジスタ27の
入力端へ供給される。そして、このアドレスLSAが次
のクロックパルスφgoの立ち上がり(第1θ図の時刻
t6)においてシフトレジスタ27に読み込まれ、続く
クロックパルスφs、の立ち上がりにおいて加算回路2
8.29および加算回路22へ出力される。これにより
、比較回路23の出力信号COMPが0”信号となる(
第10図(す)参照)。以下、再び繰り返し部の楽音発
生が行なわれ、以後、上記動作が繰り返えされる。そし
て、鍵盤キーが離鍵されると、エンベロープデータが徐
々に0まで減衰し、これに伴い楽音が減衰しつつ停止す
る。
なお、上記実施例は、FIRフィルタによってデータ補
間を行っているが、第11図における6個の点PI−P
6を通る6次曲線を求め、この曲線から捕間データを求
めてもよい。この方法は特公昭59−17838号公報
に開示されている。
「発明の効果」 以上説明したように、この発明によれば、繰り返し部の
最初の点と最後の点を完全に一致させることができ、こ
の結果、画点のずれによるノイズを防止することができ
る効果がある。
【図面の簡単な説明】
第1図はこの発明の第1の実施例の構成を示すブロック
図、第2図は同実施例の概略動作を示すフローチャート
、第3図は同実施例の動作を説明するための波形図、第
4図は同実施例における記憶波形アドレスおよびリファ
レンスアドレス決定処理を示すフローチャート、第5図
は同実施例における各アドレスを説明するための説明図
、第6図はこの発明の第2の実施例の動作を示すフロー
チャート、第7図は同実施例の動作を説明するための波
形図、第8図はこの発明の第3の実施例の構成を示すブ
ロック図、第9図は、第10図は共−ト、第11図はデ
ータ補間を説明するための図、第12図は音源波形の立
ち上がり部および繰り返し部を説明するための波形図で
ある。 1・・・・・・マイクロフォン、4・・・・・・A/D
変換器、6・・・・・・波形バッファメモリ、7・・・
・・・演算制御回路、9・・・・・・波形メモリ、21
・・・・・・Fナンバレジスタ、22・・・・・・加算
回路、23・・・・・・比較回路、24・・・・・・加
算および減算回路、25・・・・・・制御部、27・・
・・・・シフトレジスタ、28.29・・・・・・加算
回路、32・・・・・・係数メモリ、35・・・・・・
乗算器、36・・・・・・累算器。

Claims (2)

    【特許請求の範囲】
  1. (1)音源から発生する音を電気信号に変換し、この電
    気信号をサンプリングしてディジタルデータに変換し第
    1のメモリに記憶させ、該第1のメモリ内のデータから
    から立ち上がり部および繰り返し部となるべき部分を抽
    出して第2のメモリに記憶させる音源波形の収録方法に
    おいて、前記繰り返し部の最初(または最後)のサンプ
    ル点を決定し、前記繰り返し部の最後(または最初)の
    部分のサンプリングデータをデータ補間を行いながら順
    次走査して前記繰り返し部の最初(または最後)のサン
    プル点のデータと一致する点を検出し、前記繰り返し部
    の最初の点に対応する第1のアドレス情報、前記繰り返
    し部の最後の点に対応する第2のアドレス情報を各々前
    記第2のメモリの第3、第4のアドレス情報に変換し、
    前記第1、第2のアドレス情報に基づいて前記第1のメ
    モリから繰り返し部を読み出し、読み出したデータを前
    記第3、第4のアドレス情報に基づいて第2のメモリに
    書き込むことを特徴とする音源波形の収録方法。
  2. (2)請求項(1)記載の音源波形の収録方法によって
    収録した音源波形を再生する音源波形の再生方法におい
    て、前記第3のアドレス情報に発音すべき音高に対応す
    る周波数ナンバを順次累算し、この累算結果の整数部に
    基づいて前記第2のメモリから繰り返し部のデータを読
    み出し、この読み出したデータを前記累算結果の小数部
    の値に応じて補間し、前記繰り返し部の最後の部分にお
    いて前記累算結果が前記第4のアドレス情報に一致した
    時点で、再度前記第3のアドレス情報に基づき繰り返し
    部のデータ読み出しを行うことを特徴をする音源波形の
    再生方法。
JP1259734A 1989-09-22 1989-10-04 音源波形の収録再生方法 Expired - Fee Related JP2605887B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1259734A JP2605887B2 (ja) 1989-10-04 1989-10-04 音源波形の収録再生方法
US07/585,381 US5194681A (en) 1989-09-22 1990-09-20 Musical tone generating apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1259734A JP2605887B2 (ja) 1989-10-04 1989-10-04 音源波形の収録再生方法

Publications (2)

Publication Number Publication Date
JPH03121490A true JPH03121490A (ja) 1991-05-23
JP2605887B2 JP2605887B2 (ja) 1997-04-30

Family

ID=17338206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1259734A Expired - Fee Related JP2605887B2 (ja) 1989-09-22 1989-10-04 音源波形の収録再生方法

Country Status (1)

Country Link
JP (1) JP2605887B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58142396A (ja) * 1982-02-18 1983-08-24 ヤマハ株式会社 楽音発生装置
JPS62139588A (ja) * 1985-12-13 1987-06-23 カシオ計算機株式会社 サンプリング電子楽器
JPS6317496A (ja) * 1986-07-08 1988-01-25 ロ−ランド株式会社 楽音発生装置
JPS6348080A (ja) * 1986-08-15 1988-02-29 Omron Tateisi Electronics Co 静止撮像カメラ
JPH0157799U (ja) * 1987-10-07 1989-04-11

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814898A (ja) * 1981-07-20 1983-01-27 ヤマハ株式会社 反射残響音付加装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58142396A (ja) * 1982-02-18 1983-08-24 ヤマハ株式会社 楽音発生装置
JPS62139588A (ja) * 1985-12-13 1987-06-23 カシオ計算機株式会社 サンプリング電子楽器
JPS6317496A (ja) * 1986-07-08 1988-01-25 ロ−ランド株式会社 楽音発生装置
JPS6348080A (ja) * 1986-08-15 1988-02-29 Omron Tateisi Electronics Co 静止撮像カメラ
JPH0157799U (ja) * 1987-10-07 1989-04-11

Also Published As

Publication number Publication date
JP2605887B2 (ja) 1997-04-30

Similar Documents

Publication Publication Date Title
US5194681A (en) Musical tone generating apparatus
JPH0798586A (ja) 電子楽器の音源装置
JP3252497B2 (ja) 波形データ編集装置
JPH03121490A (ja) 音源波形の収録再生方法
JPH0664466B2 (ja) 電子楽器
JP3714397B2 (ja) 波形データ処理装置及び波形データ処理方法
US20010025560A1 (en) Waveform data time expanding and compressing device
JP2776045B2 (ja) 楽音発生装置
JP3651675B2 (ja) 電子楽器
JP2712200B2 (ja) 電子楽器
JP3506012B2 (ja) ピッチ/テンポ変換方法
JP2712199B2 (ja) 電子楽器
JP4048639B2 (ja) 音源装置
JP3755385B2 (ja) 音源装置および音源装置において読み取り可能な記録媒体
JP2546202B2 (ja) 波形発生装置
JP2722846B2 (ja) 電子楽器
JP2579049B2 (ja) 楽音合成装置
JP2754936B2 (ja) 楽音発生装置
JPS6236233B2 (ja)
JP2940440B2 (ja) 電子楽器の波形データ圧縮記録方法および波形データ再生方法
JPS62267798A (ja) 電子楽器
JP2001272978A (ja) 情報修正装置及び情報修正プログラムを記録した媒体
JP2572875B2 (ja) 楽音合成装置
JPH11109974A (ja) 波形記録装置、波形再生装置、波形記録再生装置および記録媒体
JPH0560118B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees