JPH03119420A

JPH03119420A - 情報処理装置

Info

Publication number: JPH03119420A
Application number: JP25917889A
Authority: JP
Inventors: Naotatsu Hatsutori; 服部　尚立
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-10-03
Filing date: 1989-10-03
Publication date: 1991-05-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は情報処理装置に関し、特に演算時のデータの制
御方式につき改良を加えた情報処理装置に関する。

〔従来の技術〕

従来、この種の情報処理装置は、演算の処理語長が可変
であっても、演算対象となるレジスタの任意の位置から
はじまる処理語長分のデータをオペランドとして自由に
指定することができなかった。

〔発明が解決しようとする課題〕

上述した従来の情報処理装置は、演算対象となるレジス
タの任意の位置からはじまる処理語長分のデータを演算
する場合は、（１）先ずローテート命令によって、任意の位置からは
じまる処理語長分のデータが最下位バイト側に位置する
ように、演算対象となるレジスタをローテートする。

（２）ローテートした結果を演算器で演算する。

（３）その後、演算結果を再びローテート命令によって
元の位置に戻す。

という手順が一般的であり、任意の位置からはじまる処
理語要分のデータを演算する為に要する処理時間は、上
記（１）　、　（２）　、　（３）の各々の処理時間を
加え合わせたものとなり、命令ステップ数及び処理時間
が大幅に増大するという欠点があった。

〔課題を解決するための手段〕

本発明の情報処理装置は、複数バイト幅の語長のデータ
を１回の演算で取扱うことができる演算器を具備し、か
つ、演算の処理語長が可変である情報処理装置において
、１回の演算で取り扱うことができる語長と等しいバイ
ト幅のレジスタと、処理語長で指定されるバイト幅のデ
ータを該レジスタから読み出して、最下位バイト寄りに
詰めて演算器に出力する出力変換器と、最下位バイト寄
りに詰めて入力される演算結果を、前記レジスタの元の
位置に戻して書き込む入力変換器とを備えて構成される
。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である。第
１図において本発明の実施例は、複数バイト幅の語長の
データを１回の演算で取り扱うことができる演算器４と
、１回の演算で取り扱うことができる語長と等しいバイ
ト幅のレジスタ１と、処理語長で指定されるバイト幅の
データをレジスタ１から読み出して、最下位バイト寄り
に詰めて演算器４に出力する出力変換器２と、最下位バ
イト寄りに詰めて入力された演算結果を、レジスタ１の
元の位置に戻して書き込む入力変換器３とから構成され
る。

１回の演算で取り扱うことができる語長を４バイトとし
た場合のレジスタ１．出力変換器２．入力変換器３の実
施例を示す第２図において、レジスタ１はＢｙｔｅｌ　
、　Ｂｙｔｅ２　、　Ｂｙｔｅ３　、　Ｂｙｔｅ４の４
バイト（Ｂｙｔｅｌが最上位バイト、　Ｂｙｔｅ２が最
下位バイト）から成り、命令で指定される処理語長は１
バイト。

２バイト、３バイト、４バイトの全てが指定可能でかつ
、処理語長が複数バイトの場合は必ず連続したバイト幅
のデータをオペランドに指定する場合、オペランドとし
て指定される種類は、（１）処理語長が１バイトの時、
Ｂｙｔｅｌ　、　Ｂｙｔｅ２　、　Ｂｙｔｅ３　、　Ｂ
ｙｔｅａの４種類（２）処理語長が２バイトの時、ＢｙｔｅｌとＢｙｔｅ
２　、８Ｖｔｅ２とＢｙｔｅ３．Ｂｙｔｅ３とＢｙｔｅ
ａの３種類（３）処理語長が３バイトの時、Ｂｙｔｅｌ
とＢｙｔｅ２とＢｙｔｅ３　、　Ｂｙｔｅ２とＢｙｔｅ
３とＢｙｔｅ４の２種類（４）処理語長が４バイトの時
、ＢｙｔｅｌとＢｙｔｅ２とＢｙｔｅ３とＢｙｔｅ４の
１種類のみの合計１０種類が存在する。出力変換器２は、処理語長
により各バイトを選択する選択器ＭＰＸＩ　、　ＭＰＸ
２　。

ＭＰＸ３により構成され、ＭＰＸＩはＢｙｔｅｌ又はＢ
ｙｔｅ２のいずれか１バイトを０ＵＴ２に出力し、ＭＰ
Ｘ２はＢｙｔｅｌ又はＢｙｔｅ２又はＢｙｔｅ３のうち
の１バイトを０ＵＴ３に出力し、ＭＰＸ３はＢｙｔｅｌ
又はＢｙｔｅ２又はＢｙｔｅ３又はＢｙｔｅａのうちの
１バイトを０ＵＴ４に出力し、０ＵＴＩは常にＢｙｔｅ
ｌを出力することで上記１０種類のオペランドを最下位
バイト（０υＴ４）寄りに詰めて０ＵＴＩから０ＵＴ４
の４バイトとして演算器４に出力する。

又、入力変換器３は処理語長により、演算器４の演算結
果であるＩＮＩからＩＮ４の４バイト（ＩＮ４が最下位
バイト）のデータを選択器ＭＰＸ４　、　ＭＰχ５　、
　ＭＰＸ６によりレジスタ１の元のデータ位置に戻す制
御を行なう。すなわち、ＭＰＸ４はＩＮＩ又はＩＮ２又
はＩＮ３又はＩＮ４のいずれかの１バイトをレジスタ１
のＢｙｔｅｌに入力し、ＭＰＸ５はＩＮ２又はＩＮ３又
はＩＮ４のいずれかの１バイトをレジスタ１のＢｙｔｅ
２に入力し、ＭＰＸ６はＩＮ３又はＩＮ４のいずれかの
１バイトをレジスタ１のＢｙｔｅ３に入力し、レジスタ
１のＢｙｔｅａには常にＩＮ４を入力する。レジスタ１
は入力変換器３から入力される４バイトデータのうち、
処理語長で示されるオペランドに指定されたバイトにの
みデータをロードする。

出力変換器２の詳細動作を示す第３図において、（１）オペランドがＢｙｔｅｌの場合、ＭＰＸ３はＢｙ
ｔｅｌを選択し、Ｂｙｔｅｌを最下位バイト（０ＵＴ４
　）に出力する。オペランドが１バイトの為、ＭＰＸＩ
　、ＭＰＸ２は何を選択しても動作に支障はないが、便
宜上ＭＰＸＩは５− ６− Ｂｙｔｅ２　、　ＭＰＸ２はＢｙｔｅ３を選択する（以
下同様）。

（２）オペランドがＢｙｔ、ｅ２の場合、ＭＰＸ３はＢ
ｙｔｅ２を選択し、Ｂｙｔｅ２を最下位バイトに出力す
る。

（３）オペランドがＢｙｔｅ３の場合、ＭＰＸ３はＢｙ
ｔｅ３を選択する。

（４）オペランドがＢｙｔｅａの場合、ＭＰＸ３はＢｙ
ｔｅａを選択する。

（５）オペランドがＢｙｔｅｌとＢｙｔｅ２の２バイト
の場合、ＭＰＸ２はＢｙｔｅｌを、＋４　Ｐ　Ｘ　３は
Ｂｙｔ、ｅ２を選択して、Ｂｙｔｅｌ　とＢｙｔｅ２の
２バイトを０ＵＴ３と０ＵＴ４に出力する、すなわち最
下位バイト寄りにオペランドが出力する様に制御される
。ＭＰＸＩはＢｙｔ、ｅ２を選択する（以下同様）。

（６）オペランドがＢｙｔｅ２とＢｙｔｅ３の２バイト
の場合、ＭＰＸ２はＢｙｔｅ２を、ＭＰＸ３はＢｙｔｅ
３を選択する。

（７）オペランドがＢｙｔｅ３とＢｙｔｅａの２バイＩ
・の場合、ＭＰＸ２はＢｙｔｅ３を、ＭＰＸ３はＢｙｔ
ｅａを選択する。

（８）オペランドがＢｙｔｅｌとＢｙｔｅ２とＢｙｔ、
ｅ３の３バイトの場合、ＭＰＸＩはＢｙｔｅｌを、ＭＰ
Ｘ２はＢｙｔｅ２を、ＭＰＸ３はＢｙｔｅ３を選択する
。

（９）オペランドがＢｙｔｅ２とＢｙｔｅ３とＢｙｔｅ
ａの３バイトの場合、ＭＰＸＩはＢｙｔｅ２を、ＭＰＸ
２はＢｙｔｅ３を、ＭＰＸ３はＢｙｔｅａを選択する。

（１０）オペランドが４バイトの場合、ＭＰＸＩはＢｙ
ｔｅ２を−ＭＰＸ２はＢｙｔｅ３を、ＭＰＸ３はＢｙｔ
ｅａを選択する。

以上の様に、出力変換器２は、処理語長によりオペラン
ドを最下位バイト寄りに詰めて、０ＵＴＩから０ｔＪＴ
４の４バイトに出力する。最下位バイト寄りに詰めて出
力されたオペランドは、演算器４で演算され、演算結果
がＩＮＩからＩＮ４に出力される。入力変換器３は、Ｉ
ＮＩからＩＮ４の４バイトのデータを処理語長に基いて
選択器ＭＰＸ４　、　ＭＰＸ５　、　ＭＰＸ６により、
レジスタ１の元のデータ位置に戻す。すなわち、（１）オペランドがＢｙｔｅｌの場合、ＭＰＸ４はＩＮ
４を選択する。オペランドがＢｙｔｅｌのみなので、レ
ジスタ１はＢｙｔｅｌのみデータをロードする為、ＭＰ
Ｘ５　、　ＭＰＸ６は何を選択しても動作に支障はない
が、便宜上ＭＰＸ５はＩ　Ｎ２　、　ＭＰＸ６はＩＮ３
を選択する。

（２）オペランドがＢｙｔｅ２の場合、ＭＰＸ５はＩＮ
２を選択する。（１）と同一理由によりＭＰＸ４はＩＮ
Ｉを、ＭＰ×６はＩＮ３を選択する。

（３）オペランドがＢｙｔｅ３の場合、ＭＰＸ６はＩＮ
４を選択する。（１）と同一理由によりＭＰＸ４はＩＮ
Ｉを、ＭＰ×５はＩＮ２を選択する。

（４）オペランドがＢｙｔｅａの場合、レジスタ１のＢ
ｙｔｅａには常にＩＮ４が入力°され、（１）と同一理
由により、ＭＰＸ４はＩＮＩを、ＭＰＸ５はＩＮ２を、
ＭＰＸ６はＩＮ３を選択する。

（５）オペランドがＢｙｔｅｌとＢｙｔｅ２の２バイト
の場合、ＭＰＸ４はＩＮ３を、１ｉｌＰＸ５はＩＮ４を
選択する。（１）と同一理由によりＭＰＸ６はＩＮ３を
選択する。

（６）オペランドがＢｙｔｅ２とＢｙｔｅ３の２バイト
の場合、ＭＰＸ５はＩＮ３を、ＭＰＸ６はＩＮ４を選択
する。（１）と同一理由によりＭＰＸ４はＩＮＩを選択
する。

（７）オペランドがＢｙｔｅ３とＢｙｔｅａの２バイト
の場合、ＭＰＸ６はＩＮ３を選択する。（１）と同一理
由により、ＭＰＸ４は■阻を、ＭＰＸ５はＩＮ２を選択
する。

（８）オペランドがＢｙｔｅｌとＢｙｔｅ２とＢｙｔｅ
３の３バイトの場合、ＭＰＸ４はＩＮ２を、ＭＰＸ５は
ＩＮ３を、ＭＰＸ６はＩＮ４を選択する。

（９）オペランドがＢｙｔｅ２とＢｙｔｅ３とＢｙｔｅ
ａの３バイトノ場合、ＭＰＸ５Ｌｔ　ＩＮ２を、ＭＰＸ
６はＩＮ３を選択する。（１）と同一理由によりＭＰＸ
４はＩＮＩを選択する。

（１０）オペランドが４バイトの時、ＭＰＸ４はＩＮＩ
を、ＭＰＸ５はＩＮ２を、ＭＰＸ６はＩＮ３を選択する
。

以上の様に、入力変換器３は、最下位バイト寄りに詰め
て入力される演算結果を、処理語長により、レジスタ１
の元のデータ位置に戻す制御を行なう。

更に、具体的な一例を挙げて実際の動作を説明する。

第２図に於けるレジスタ１のＢｙｔｅ２の１バイトに１
を加算する場合、処理語長によりＢｙｔｅ２の１バイト
をオペランドに指定すると、Ｂｙｔｅ２が出力変換器２
のＭＰＸ３により最下位バイト（ＯＵＴ４）に出力され
る。演算器４には第３図（２）に示す様に最上位バイト
から順にＢｙｔｅｌ　、　Ｂｙｔｅ２　、　Ｂｙｔｅ３
　、　Ｂｙｔ、ｅ２の４バイトのデータが入力され、１
を加算した結果が一０− 最上位バイトから順にＢｙｔｅｌ　、　Ｂｙｔｅ２　、
　Ｂｙｔｅ３　、１　＋Ｂｙｔｅ２の４バイトデータと
してＩＮＩからＩＮ４に入力される。入力変換器３は、
オペランドがＢｙｔｅ２の１バイトであるから、前述し
た様に、ＭＰＸ５はＩＮ４のデータである１　＋Ｂｙｔ
ｅ２を選択し、結果として入力変換器３は最上位バイト
から順にＢｙｔｅｌ　、　１　＋Ｂｙｔｅ２Ｂｙｔｅ３
　、１　＋Ｂｙｔｅ２の４バイトデータをレジスタ１に
入力するが、レジスタ１はオペランドとして指定された
Ｂｙｔｅ２の１バイトのみのデータをロードするので、
演算の結果、レジスタ１は最上位バイトから順にＢｙｔ
ｅｌ　、　１　＋Ｂｙｔｅ２　、　Ｂｙｔｅ３　、　Ｂ
ｙｔｅ４となり、１回の演算でレジスタ１のＢｙｔｅ２
の１バイトに１を加算することができる。

同様にして、レジスタ１の任意の位置からはじまる処理
語要分のデータをオペランドとして自由に指定し演算す
ることができる。なお、ここでいう演算器としては、通
常ＡＬＵ　（算術論理演算装置〉やシフトローデータな
どが使用されることが多い。

〔発明の効果〕

以上説明したように、本発明の情報処理装置は、１回の
演算で取り扱うことができる語長と等しいバイト幅のレ
ジスタから、処理語長で指定されるバイト幅のデータを
読み出して、最下位バイト寄りに詰めて演算器に出力す
る出力変換器と、最下位バイト寄りに詰めた状態で演算
された結果をレジスタの元の位置に戻して書き込む入力
変換器とを有することにより、演算対象となるレジスタ
の任意の位置からはじまる処理語要分のデータをオペラ
ンドとして自由に指定することができ、かつ、１回の演
算で実行完了する為に処理時間を大幅に短縮できるばか
りでなく、命令ステップ数も削減できるという効果があ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明のレジスタ１と出力変換器２と入力変換器
３との具体的実施例の詳細を示すブロック図、第３図は
出力変換器２の詳細動作を示す図である。１・・・レジスタ、２・・・出力変換器、３・・・入力
変換器、４・・・演算器。

Claims

【特許請求の範囲】

複数バイト幅の語長のデータを１回の演算で取扱うこと
ができる演算器を具備し、かつ、演算の処理語長が可変
である情報処理装置において、１回の演算で取り扱うこ
とができる語長と等しいバイト幅のレジスタと、処理語
長で指定されるバイト幅のデータを該レジスタから読み
出して、最下位バイト寄りに詰めて演算器に出力する出
力変換器と、最下位バイト寄りに詰めて入力される演算
結果を、前記レジスタの元の位置に戻して書き込む入力
変換器とを備えて成ることを特徴とする情報処理装置。