JPH0311839A - データバス装置 - Google Patents

データバス装置

Info

Publication number
JPH0311839A
JPH0311839A JP1146473A JP14647389A JPH0311839A JP H0311839 A JPH0311839 A JP H0311839A JP 1146473 A JP1146473 A JP 1146473A JP 14647389 A JP14647389 A JP 14647389A JP H0311839 A JPH0311839 A JP H0311839A
Authority
JP
Japan
Prior art keywords
bus
frame
data
signal
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1146473A
Other languages
English (en)
Inventor
Hiroyuki Sato
浩之 佐藤
Shigeo Nakatsuka
中塚 茂雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1146473A priority Critical patent/JPH0311839A/ja
Publication of JPH0311839A publication Critical patent/JPH0311839A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、プロセッサ・ボード、メモリ・ボード、人
出力ボード等、複数のボード間をバスで接続し、データ
伝送を行なうデータバス装置に関するものである。
(従来の技術) 従来、この種のデータバス装置としては、第7図に示す
ようなものがあった。図において、(20)はデータ転
送バス、(21)は優先割り込みバス、(22)はDT
Bアービトレーションバス、(23)はユーティリティ
バス、 (19)はシステム・コントローラ、(2a)
、(2b)等(2)はモジュールである。
なお、データ転送バス(20)、優先割り込みバス(2
1)、DTB アービトレーションバス(22)、ユー
ティリティバス(23)は、各々独自のバスとされてい
る。モジュール(2)には装置内のプロセッサボード、
メモリボード等のディジタル電子回路が搭載されている
上記各バスの機能としては次のとおりである。
データ転送バス(20)は、システム・コントローラ(
19)によってデータ転送を許可されたモジュール(2
a)が、バスを占有することによってデータを転送する
優先割り込みバス(21)は割り込みを生成し、割り込
みをサービスするのに必要な信号線を提供する。
DTBアービトレーンヨンバス(22)はモジュール間
でのDTB  (データ転送バス)制御を行なったり、
所定の時点でDTB (20)を制御できるモジュール
(2a)が必ず1つだけとなるように保証したりするア
ービトレーション情報を転送する。ユーティリティバス
(23)は周期的クロック、初期化、故障検出などの制
御情報を転送する。システム・コントローラ(19)は
バス使用割り当て等のパスシスデム全体の制御をする。
従って、データを転送する場合システム・コントローラ
(19)は、データ転送用のモジュールに対しデータ転
送用のバス使用割当てを行ない、モジュールにデータ転
送バス(20)の占有権を与える。また、その時、シス
テム・コントローラ(19)はDTBアビ−トレージョ
ンバス(22)を介して該当モジュールへ、モジュール
間でのDTB (データ転送バス)制御を行なったり、
所定の時点でデータ転送バス(20)を制御できるモジ
ュールが必ず1つだけとなるように保証したりするアー
ビトレーション情報を転送する。
この結果、データ転送用のモジュールは他のモジュール
によるデータ転送バスの競合を排除してデータ転送を行
なうことが可能となる。
(発明が解決しようとする課題) 従来のデータバス装置は以上のように、データ転送を行
なうモジュールに対し複数バスよりデータ転送に必要な
情報を送出する構成となるため非常に多くの制御線が必
要となると共に、単一のシステムコントローラで複数の
モジュールのデータ転送制御を行なう構成であるため、
システムコントローラの故障によりシステム全体がダウ
ンしてしまう虞れがある。更に単一のモジュールかハス
を使用している時は、他のモジュールはバスを使用する
ことができないため、システム全体としてのデータ転送
効率が向上し得ないといった問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、バス割り当て決定時において必要とされた制
御線を減少させシステム全体を簡素化するとともに、単
一のモジュールにバスを占有させず他のモジュールにお
いてもバスの使用が可能となるデータバス装置を得るこ
とを目的とする。
この発明の他の目的は、システム管理を行なう装置の故
障時にシステムダウンを起すことを回避することのでき
るデータバス装置を得ることを目的とする。
(課題を解決するための手段) この発明の第1の発明に係るデータバス装置は、フレー
ム単位でデータ転送を行なうバスに、信号送受信インタ
フェースを内蔵した信号処理用モジュールを複数個接続
すると共に、上記バスの信号最上流端に上記モジュール
へ転送するデータ未納の第1未納フレームを発生する基
準フレーム発生装置を接続し、且つ上記バスの信号最下
流端に上記モジュール中の何れかのモジュールより書き
込まれたバス使用要求信号の有無を検知し、信号検知時
に上記基準フレーム発生装置に、バス使用要求情報が格
納された第2未納フレームを発生させる監視装置を接続
して構成したものである。
また、この発明の第2の発明に係るデータバス装置は、
データ転送方向が夫々逆なバスを並列に配置し、これら
バス間に各バス対応の信号送受信インタフェースを内蔵
した信号処理用モジュールを複数個並列接続すると共に
、各バスの信号最上流端に各モジュールへ転送するデー
タ未納の第1未納フレームを発生する基準フレーム発生
装置を接続し、且つ上記各バスの信号最上流端に、バス
に転送されるフレームより上記モジュール中の何れかの
モジュールからのバス使用要求信号の有無を検知し、要
求信号検知時に、相対するバスに接続された基準フレー
ム発生装置へ、バス使用要求情報を書き込んだ第2未納
フレームを発生させる監視装置を接続して構成したもの
である。
また、この第3の発明に係るデータバス装置は、フレー
ム単位でデータ転送を行なうバスを環状形成し、この環
状バス中に、バス対応の信号送信インタフェースを内蔵
したモジュールを複数個並列接続し、上記信号送信イン
タフェースの幾つかにモジュールへ転送するデータ未納
の第1未納フレームを発生する基準フレーム発生機と、
上記モジュール中の何れかのモジュールより書き込まれ
たバス使用要求信号の有無を検知し、信号検知時にバス
使用要求情報が格納された第2未納フレームを発生させ
る監視機能を備え、何れかの1つの信号送信インタフェ
ースの各機能を適宜有効とするものである。
(作用) この発明は、基準フレーム発生装置がデータ未納の第1
未納フレームを生成してバスに送出すると、モジュール
に接続された各バス対応の送受信インタフェースは、第
1未納フレームに、データ、送信要求、アドレス情報、
データ情報等のデータ転送情報を付加する。これら情報
が付加されたフレームをバスの13号最上流端に接続さ
れた監視装置がチエツクし、バス使用要求情報が検知さ
れたならば基準フレーム発生装置にバス使用要求が含ま
れた第2未納フレームを発生させ、フレーム情報多送受
信インタフェースに転送する。
このように、各モジュールがフレーム情報によってデー
タ転送を行ない、フレームの中に含まれる情報がバスの
管理を行なうことから、バス管理に必要とされていた制
御線の数が減少し、またデータ転送はフレーム単位で行
なうことから、データ転送中、1つのモジュールが長期
間バスを占有することなく、複数のモジュールが同時に
バスを使用することができる。
また、他の発明によれば、バスに接続される複数の送受
信インタフェース中、幾つかに、インタフェースに上記
第1及び第2未納フレームを発生させるフレーム発生機
能とフレーム監視機能とを従来の信号インタフェース機
能と併用して備え、これら送受信インタフェース中の1
台を適宜選択して、その機能を有効として、当該送受信
インタフェース故障時には、他の送受信インク7エース
に切り換え選択することで、システムダウンが阻止でき
る。
〔実施例〕
第1図はこの第1の発明の一実施例を示すデータバス装
置構成図であり、(la)、(lb)・・・等(1)は
送受信インタフェース、(2a)、(2b)等(2)は
モジュール、(26a) 、  (25b)等(26)
はボード、(3a)、(3)は基準フレーム発生装置、
(4)は監視装置、(5)はバス、((6)は監視制御
線、(7)はクロック線である。
上記バス(5)の信号最上流側にはデータ転送単位であ
るフレームを生成する基準フレーム発生装置(3)が配
置され、同バス(5)の信号最下流側にフレーム中の情
報をチエツクする監視装置(4)が配置されている。又
、各バス間(5)には、各バス対応の送受信インタフェ
ースを有したモジュール(2a)、(2b)、この場合
ディジタル電子回路が内蔵されたボード(26)が複数
並列接続されている。更に各バス(5) における監視
装置(4)と基準フレーム発生装置(3)間の信号転送
は監視制御線(6)によって行なわれる。
なお、上記バスは、第4図に示すように基準フレーム発
生装置(3)より各送受信インタフェース(1)と監視
装置(4)へクロツタを伝えるクロック線(7)、複数
の信号線を用いて同じクロックのときに送出される複数
ビットデータが有意であることを示すビットデータを伝
えるインデイケーション線(28a)   フレームの
開始を示すフラグ情報を伝えるコントロール線(29a
) 、転送データを伝えるデータ線(30a) 〜(3
0h) よりなる。
また第3図はフレーム単位でのデータ転送におけるフレ
ーム構成を示す図であり、(8)はインディケーション
ピット領域、(9)はコントロールビット領域、<10
)はビジービット領域、(11)はリクエストビット領
域、(12)は相手アドレス領域、(13)は自己アド
レス領域、(14)はデータ領域、(15)はデータの
伝送方向、(27)はクロック、(31)はフレームで
ある。
なお、フレーム(31)は伝送方向に複数の信号線を用
いて転送される。インディケーションピット領域(8)
は複数の信号線を用いて同じクロック(27)のときに
送られる複数のビットからなるデータ(以下パラレルデ
ータと称する)につき1ビツト配置されている。
コントロールビット領域(9)、ビジービット領域(l
O)、リクエストビット領域(11)はフレーム(28
)の先頭のパラレルデータ内に配置されている。相手ア
ドレス領域(12)はコントロールビット領域(9)、
ビジービット領域(lO)、リクエストビット領域(1
1)の後に配置されている。自己アドレス領域(13)
は、相手アドレス領域(12)の後に配置されている。
また第4図は送受信インタフェース(1)の詳細を示す
図であり、(2)  (5)  (7)は第1図に示さ
れたものと同一のものである。(18a)(16b) 
・・・等(16)はOR回路、(17a)   (17
b)等(17)は送信インタフェース、(18a) 、
  (18b)等(18)は受信インタフェース、(2
8a) 、(28b)等(28)はインディケーション
線、(29a)、 (29b)等(29)はコントロー
ル線、(30a) 、  (30b) ・・・等(30
)はデータ線である。
なお、送信インタフェース(17)は送受信インタフェ
ース(1)からバス(5)に出ていくパラレルデ・−夕
の送受信インタフェース(1) とバス(5)とのイン
タフェースとして配置されている。受信インタフェース
(18)はバス(5)から送受信インタフェース(1)
  に入ってくるパラレルデータのバス(5)と送受信
インタフェース(1)  とのインタフェースとして配
置されている。OR回路(16)は送信インタフェース
の中に各信号線ごとに配置されている。インディケーシ
ョン線(28)はインディケーションビット領域(8)
の情報を送る。コントロール線(29)はコントロール
ビット領域(9)の情報を送る。データ線(30)はビ
ジービット領域(lO)、リクエストビット領域(11
)、相手アドレス領域(12)、自己アドレス領域(1
3)、データ領域(14)の情報を送る。
次に動作について説明する。
基準フレーム発生装置(3)は、システム全体の同期ク
ロック(27)と転送の基準となるフレーム(31)を
発生させバス(5)に供給する。なお、その時、バスの
監視装置(4)から監視制御線(6)を介して送られて
きたリクエストビット領域(11)と自己アドレス領域
(13)の情報を添付してフレーム(31)を発生する
とバスに接続されたモジュール(2)は送受信インタフ
ェース(1)を介してバス上のフレーム情報に従い送受
信を行なう。この場合監視装置(4)は、バス(5)の
状態等フレーム(31)中の情報を同バスに接続された
基準フレーム発生装置より出力されたフレーム情報から
受信することによりリクエストビット領域(11)と自
己アドレス領域(13)の情報を監視制御線(6)を介
して基準フレーム発生装置(3)に通知する。この時ク
ロック線(7)は、基準フレーム発生装置(3) で生
成された同期用クロックを送受信インタフェース(1)
と監視装置(4)に転送する。
上記フレーム転送をバス上のフレームをモジュール(2
a)からモジュール(2b)に送信する時を例にとって
具体的に説明する。先ずフレーム中の各ビット領域の構
成であるが、インデイケーション領域(8)は複数の信
号線によって同じクロック(27)のときに転送される
パラレルデータが有効か無効化を示すフラグを載せる領
域であり、フレーム(31)中のデータ領域(14)が
余ってしまい残りの部分がアイドルになる時のデータと
の区別をつけたりする時に用い、各送受信インタフェー
スによって設定される。コントロールビット領域(9)
はフレームの開始を示すフラグを載せる領域であり、基
準フレーム発生装置(3)において設定され、このビッ
トを受信インタフェース(18)が読むことによりフレ
ームの開始を知ることができる。
ビジービット領域(lO)はデータ転送の状態を示すフ
ラグを載せる領域であり、データを送信するモジュール
(2a)はビジービット領域(lO)にビジービットを
立てることによってフレーム(31)が使用中であるこ
とを通知し、データを受信するモジュール(2b)はビ
ジービットをビジービット領域(lO)より取り去るこ
とによってフレーム(31)が空いたことを他のモジュ
ール(2)に通知する。
なお、ビジービットが立っている間は、他のモジュール
(2)はそのフレーム(31)を使用して送信すること
ができない。リクエストビット領域(11)はモジュー
ル(2a)の送信要求を示すフラグを載せる領域であり
、送信したいモジュール(2a)の送信に用いるバス(
5)がビジーな時、該送信をしたいモジュール(2a)
は基準フレーム発生装置(3)から送出されたフレーム
(31)のリクエストビット領域(11)が非有意状態
であることをカウントしてから、そのフレーム(31)
のリクエストビット領域(11)にリクエストビットを
立て、自己アドレス領域(13)に自分のアドレスを載
せる。監視装置(4)は前記フレームを受信し、リクエ
ストビットと自己アドレスを検知し、それらの情報を監
視制御線(6)を介して基準フレーム発生装置(3)に
渡し、基準フレーム発生装置(3)はそれらの情報をフ
レームに添付してバス(5)に送り出す。送り出された
フレーム(31)はリクエストビット及び自己アドレス
を設定されているのでリクエストビットを立てたモジュ
ール(2a)以外のモジュール(2)はそのフレーム(
31)を使用することができない。なお、フレーム(3
1)が使用中でビジービットが立っていてもリクエスト
ビット領域(11)が空いていれはリクエストビットを
立てることができる。リクエストビットはそのリクエス
トビットを立てたモジュール(2a)がデータ送信を行
なう時にフレームより除かれる。相手アドレス領域(1
2)は送信先のモジュール(2b)のアドレスを載せる
領域で、送信するモジュール(2a)がデータ領域(1
4)にデータ、相手アドレス領域(12)に相手アドレ
スを載せ、該送信するモジュール(2a)以外は、その
アドレスが自分のアドレスと一致したとき、そのフレー
ム(31)のデータを受信する。なおデータ及び相手ア
ドレスは受信時にフレームより除かれる。自己アドレス
領域(13)はリクエストビットを立てたモジュール(
2a)のアドレスであり、バス(5)のフレーム(31
)上のリクエストビット領域(11)にリクエストビッ
トを立てたモジュール(2a)が、自分のアドレスを一
緒にのせ、反対方向のバス(5a)にそのアドレスを見
つけたとき、自分の予約したフレームが来たものとして
そのフレームを用い送信を開始する。なお、その時フレ
ームよりリクエストビット及び自己アドレスを取り除く
次に送受信インタフェース(1)の詳細動作については
バス(5a)上における動作を例に説明する。
複数の信号線から送られてきたパラレルデータは受信イ
ンタフェース(18a) に入り、フレームの情報から
自分のモジュールへのデータであると判定されたならば
データを受信し、そうでなければ送信インタフェース(
17a) に送る。フレームにデータ及び情報を載せる
ときはモジュール(2)より送信インタフェース(17
a)内のOR回路(16)を用いてバス上のフレームに
載せ、送信インタフェース(17a)によってクロック
に同期して転送される。
第2図はこの第2発明の一実施例を示すデータバス装置
構成図であり、(la)、(lb)・・・等(1)は送
受信インタフェース、(2a)、(2b)等(2)はモ
ジュール、(26a)   (26b)等(26)はボ
ード、 (3a)、(3b)等(3)は基準フレーム発
生装置、(4a)、(4b)等(4)は監視装置、(5
a)、(5b)等(5)はバス、(6a)、(δb)等
(δ)は監視制御線、(7a)、(7b)等(7)はク
ロック線である。
なお、各バス(5a)、(5b)は信号転送方向が互い
に逆向きの2つの単方向バスであり、各バス(5a)、
(5b)の信号最上流側にはデータ転送単位であるフレ
ームを生成する基準フレーム発生装置か配置され、同バ
ス(5a)、(5b)の信号最下流側にフレーム中の情
報をチエツクする監視装置が配置されている。又、各バ
ス間には、各バス対応の送受信インタフェースを有した
モジュール、この場合ディジタル電子回路が内蔵された
ボード(26)が複数並列接続されている。更に各バス
における監視装置と基準フレーム発生装置間の信号転送
は監視制御線(6)によって行なわれる。
なお、上記バス(5a)、(5b)は第5図に示すよう
に、基準フレーム発生装置より各送受信インタフェース
(1) と監視装置(4)へクロックを伝えるクロック
線(7)、複数の信号線を用いて同じクロックのときに
送出される複数とットデータが有意であることを示すビ
ットデータを伝えるインディケーションPA(28)、
フレームの開始を示すフラグ情報を伝えるコントロール
線(29)、転送データを伝えるデータ線(30)より
なる。
尚、上記フレームの構成に関しては先に述べた第3図の
ものと同様である。
次に第2の発明の実施例の動作について説明する。
基準フレーム発生装M(3)は、システム全体の同期ク
ロック(2月と転送の基準となるフレーム(31)を発
生させバス(5)に供給する。なお、その時、反対方向
のバスの監視装置(4)から監視制御線(6)を介して
送られてきたリクエストビット領域(11)と自己アド
レス領域(13)の情報を添付してフレーム(31)を
発生するとバスに接続されたモジュール(2)は送受信
インタフェース(1)を介してバス上のフレーム情報に
従い送受信を行なう。
この場合監視装置(4)は、バス(5)の状態等フレー
ム(31)中の情報を同バスに接続された基準フレーム
発生装置より出力されたフレーム情報から受信すること
によりリクエストビット領域(11)と自己アドレス領
域(13)の情報を監視制御線(6)を介して反対方向
のバス(5)の基準フレーム発生装置(3)に通知する
。この時クロック線(7)は、基準フレーム発生装置(
3)で生成された同期用クリックを送受信インタフェー
ス(1)と監視装置(4)に転送する。
上記フレーム転送をバス上のフレームをモジュール(2
a)からモジュール(2b)に送信する時を例にとって
具体的に説明する。先ずフレーム中の各ビット領域の構
成であるが、インディケーション領域(8)は複数の信
号線によって同じクロック(27)のとぎに転送される
パラレルデータが有効か無効化を示すフラグを載せる領
域であり、フレーム(31)中のデータ領域(14)が
余ってしまい残りの部分がアイドルになる時のデータと
の区別をつけたりする時に用い、各送受信インタフェー
スによって設定される。コントロールビット領域(9)
はフレームの開始を示すフラグを載せる領域であり、基
準フレーム発生装置(3)において設定され、このヒ゛
ットを受イ言インタフェース(18)が8売むことによ
りフレームの開始を知ることができる。
ビジービット領域(10)はデータ転送の状態を示すフ
ラグを載せる領域であり、データを送信するモジュール
(2a)はビジービット領域(1o)にビジービットを
立てることによってフレーム(31)が使用中であるこ
とを通知し、データを受信するモジュール(2b)はビ
ジービットをビジービット領域(10)より取り去るこ
とによってフレーム(31)が空いたことを他のモジュ
ール(2)に通知する。
なお、ビジービットが立っている間は、他のモジュール
(2) はそのフレーム(3工)を使用して送信するこ
とかで籾ない。リクエストビット領域(11)はモジュ
ール(2a)の送信要求を示すフラグを載せる領域であ
り、送信したいモジュール(2a)の送信に用いるバス
(5a)がビジーな時、該送信をしたいモジュール(2
a)は送信に用いるバス(5a)と反対方向のバス(5
b)に接続された基準フレーム発生装置(3b)から送
出されたフレーム(31)のリクエストビット領域(1
1)が非有意状態であることをカウントしてから、その
フレーム(31)のリクエストビット領域(11)にリ
クエストビットを立て、自己アドレス領域(13)に自
分のアドレスを載せる。監視装置(4b)は前記フレー
ムを受信し、リクエストビットと自己アドレスを検知し
、それらの情報を反対方向の基準フレーム発生装置(3
a)に渡し、基準フレーム発生装置(3a)はそれらの
情報をフレームに添付してバス(5a)に送り出す。送
り出されたフレーム(31)はリクエストビット及び自
己アドレスを設定されているのでリクエストビットを立
てたモジュール(2a)以外のモジュール(2)はその
フレーム(31)を使用することかできない。なお、フ
レーム(31)が使用中でビジービットが立っていても
リクエストビット領域(11)が空いていればリクエス
トビットを立てることができる。リクエストビットはそ
のリクエストビットを立てたモジュール(2a)がデー
タ送信を行なう時にフレームより除かれる。相手アドレ
ス領域(12)は送信先のモジュール(2b)のアドレ
スを載せる領域で、送信するモジュール(2a)がデー
タ領域(14)にデータ、相手アドレス領域(12)に
相手アドレスを載せ、該送信するモジュール(2a)以
外は、そのアドレスが自分のアドレスと一致したとと、
そのフレーム(31)のデータを受信する。なおデータ
及び相手アドレスは受信時にフレームより除かれる。自
己アドレス領域(13)はリクエストビットを立てたモ
ジュール(2a)のアドレスであり、バス(5b)のフ
レーム(31)上のリクエストビット領域(11)にリ
クエストビットを立てたモジュール(2a)が、自分の
アドレスを一緒にのせ、反対方向のバス(5a)にその
アドレスを見つけたとき、自分の予約したフレームが来
たものとしてそのフレームを用い送信を開始する。なお
、その時フレームよりリクエストビット及び自己アドレ
スを取り除く。
次に送受信インタフェース(1)の動作については第1
の発明と同様であるので説明は省略する。
本発明の第3の発明の実施例として第6図にデータ転送
方向が逆向きの2つの単方向バスを両端で折り返し環状
接続したバスの構成を示す。
第6図において(1) 、  (2) 、(5) 、 
 (7)は上記実し\例と同一のものであり、(24)
はマスク動作をしているモニタインタフェース、(25
a)、(25b)等(25)はモニタインタフェースで
ある。
なお、マスク動作をしているモニタインク7z−ス(2
4)は、送受信機能の他にフレーム発生、クロック生成
、監視等を行なうもので、モニタインタフェース(25
)の中から選ばれたものであり同時には1つのみしかマ
スクとして動作しない。モニタインタフェース(25)
は基準フレーム発生装置及び監視装置付き送受信インタ
フェースでアリリング上に任意複数個配置されている。
次に上記構成に基づき動作を説明する。マスク動作をし
ているモニタインタフェース(24)の基準フレーム発
生装置では基準フレームを発生し、ボード(26)上の
2つの送受信インタフェース(1)が、各々接続されて
いるバス上のフレーム(31)に、データ、送信要求、
アドレス、データ情報を付加し、リングを1周したフレ
ームはマスク動作をしているモニタインタフェース(2
4)の監視装置で監視され、リクエストビット(11)
や自己アドレス(13)等の制御情報は、マスク動作を
しているモニタインタフェース(24)の基準フレーム
発生装置に渡れる。そして、その情報を添付してマスク
動作をしているモニタインタフェース(24)の基準フ
レーム発生装置はフレーム(31)を発生する。もし、
マスク動作をしているモニタインタフェース(24)、
が故障を起した場合、モニタインタフェース(25)の
中の1つが、替わって新たにマスク動作を行なうことに
よってバスを制御する。従って、1つのモニタインタフ
ェースが故障してもデータバス装置全体がシステムダウ
ンを起すことがなく、バスの安全性を高めることができ
る。
〔発明の効果〕
以上のように、この発明によればデータ転送をデータ及
び転送制御情報を書き込んだ各フレームを、時分割伝送
方式バス上に転送しているため、制御情報送出用の信号
線が不要化すると共に、特定の信号処理用モジュールが
長時間データバスを使用することがないので、バスの使
用効率が向上し、よってデータ転送効率が向上する効果
がある。
又、他の発明によればバスに接続された複数の信号送受
信用インタフェースの幾つかに基準フレーム発生機能と
フレーム監視機能を併用し、バス上をフレーム単位で転
送されるデータの送受信を行なうようにしているので、
信号の送受信用インタフェースが故障し各機能が停止し
て各きのうを有した他の信号送受信用インタフェースに
切り換えることで、システムダウンは阻止されるためシ
ステムの信頼性が向上する効果がある。
【図面の簡単な説明】
第1図はこの発明の第1の発明の一実hiIi例を示す
データバスの構成図、第2図はこの発明の第2の発明の
一実施例を示すデータバスの構成図、第折り返し環状接
続したデータバス装置。第7図は従来のバスの1例であ
るVMEbusの構成を示す図である。 図において、(1)は送受信インタフェース、(2)は
モジュール、(3)は基準フレーム発生装置、(4)は
監視装置、(5)はバス、(6)は監視制御線、(17
)は送信インタフェース、(18)は受信インタフェー
ス、(24)はマスクインタフェース、(25)は基準
フレーム発生装置及び監視装置付き送受信インタフェー
ス。 なお、各図中同一符号は同−又は相当部分を示す。

Claims (3)

    【特許請求の範囲】
  1. (1)フレーム単位でデータ転送を行なうバスに、信号
    送受信インタフェースを内蔵した信号処理用モジュール
    を複数個接続すると共に、上記バスの信号最上流端に上
    記モジュールへ転送するデータ未納の第1未納フレーム
    を発生する基準フレーム発生装置を接続し、且つ上記バ
    スの信号最下流端に上記モジュール中の何れかのモジュ
    ールより書き込まれたバス使用要求信号の有無を検知し
    、信号検知時に上記基準フレーム発生装置に、バス使用
    要求情報が格納された第2未納フレームを発生させる監
    視装置を接続して構成したことを特徴とするデータバス
    装置。
  2. (2)データ転送方向が夫々逆なバスを並列に配置し、
    これらバス間に各バス対応の信号送受信インタフェース
    を内蔵した信号処理用モジュールを複数個並列接続する
    と共に、各バスの信号最上流端に各モジュールへ転送す
    るデータ未納の第1未納フレームを発生する基準フレー
    ム発生装置を接続し、且つ上記各バスの信号最下流端に
    、バスに転送されるフレームより上記モジュール中の何
    れかのモジュールからのバス使用要求信号の有無を検知
    し、要求信号検知時に、相対するバスに接続された基準
    フレーム発生装置へ、バス使用要求情報を書き込んだ第
    2未納フレームを発生させる監視装置を接続して構成し
    たことを特徴とするデータバス装置。
  3. (3)フレーム単位でデータ転送を行なうバスを環状形
    成し、この環状バス中に、バス対応の信号送信インタフ
    ェースを内蔵したモジュールを複数個並列接続し、上記
    信号送信インタフェースの幾つかにモジュールへ転送す
    るデータ未納の第1未納フレームを発生する基準フレー
    ム発生機能と、上記モジュール中の何れかのモジュール
    より書き込まれたバス使用要求信号の有無を検知し、信
    号検知時にバス使用要求情報が格納された第2未納フレ
    ームを発生させる監視機能を備え、何れかの1つの信号
    送信インタフェースの各機能を適宜有効とすることを特
    徴とするデータバス装置。
JP1146473A 1989-06-08 1989-06-08 データバス装置 Pending JPH0311839A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1146473A JPH0311839A (ja) 1989-06-08 1989-06-08 データバス装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1146473A JPH0311839A (ja) 1989-06-08 1989-06-08 データバス装置

Publications (1)

Publication Number Publication Date
JPH0311839A true JPH0311839A (ja) 1991-01-21

Family

ID=15408436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1146473A Pending JPH0311839A (ja) 1989-06-08 1989-06-08 データバス装置

Country Status (1)

Country Link
JP (1) JPH0311839A (ja)

Similar Documents

Publication Publication Date Title
US6347372B1 (en) Multiprocessor control system, and a boot device and a boot control device used therein
EP0333593A2 (en) A data processing system capable of fault diagnosis
EP0183431A2 (en) System control network for multiple processor modules
NZ519577A (en) Fault tolerant virtual VMEbus backplane design between two independently capable VMEbuses
JPH0311839A (ja) データバス装置
JPH0936859A (ja) 監視情報中継方法および装置
US4630197A (en) Anti-mutilation circuit for protecting dynamic memory
JP3481561B2 (ja) マルチphyデバイス構成のatm装置におけるセルの監視システム及び監視方法
JPH0619838A (ja) 光バックプレーン
KR100229434B1 (ko) 이중화 데이터 통신 제어 장치
JPH08297629A (ja) バス中継器
JPS59177629A (ja) デ−タ転送システム
JPS62254545A (ja) サイクリツク伝送装置
KR930006862B1 (ko) 전자교환기의 신호단말그룹 버스 삼중화 신호 감시회로
KR0171005B1 (ko) 고속 패킷 라우터의 노드버퍼 제어장치
KR0138872B1 (ko) 고성능 프로세서간 통신망의 노드 모듈
JP3095060B2 (ja) Atmスイッチ装置
JP2000295114A (ja) データ転送回路
KR950011468B1 (ko) 공통선 신호장치의 신호메시지 처리 프로세서 장치
JP3092544B2 (ja) 監視バスにおけるデータ伝送量制御方法及び監視対象パッケージ並びにcpuパッケージ
JPS61196349A (ja) 共通バス制御方法
JP2000347712A (ja) プログラマブルコントローラ
JPH037177B2 (ja)
JPH0381855A (ja) データ転送装置
JPS62163436A (ja) デ−タ伝送システム