JPH03116757A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03116757A
JPH03116757A JP25330289A JP25330289A JPH03116757A JP H03116757 A JPH03116757 A JP H03116757A JP 25330289 A JP25330289 A JP 25330289A JP 25330289 A JP25330289 A JP 25330289A JP H03116757 A JPH03116757 A JP H03116757A
Authority
JP
Japan
Prior art keywords
opening
film
metal
titanium silicide
hydrofluoric acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25330289A
Other languages
English (en)
Other versions
JPH0770593B2 (ja
Inventor
Atsuo Wada
敦夫 和田
Yutaka Ito
豊 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP25330289A priority Critical patent/JPH0770593B2/ja
Publication of JPH03116757A publication Critical patent/JPH03116757A/ja
Publication of JPH0770593B2 publication Critical patent/JPH0770593B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関するものであa 従来の技術 一般に三次元集積回路素子の製造に於て、下層の集積回
路素子は上層の集積回路素子形成の際の高温熱処理工程
(900℃前後)を同゛時に受けるへ その配線材料に
はアルミニウム等の低融点金属を用いることができな(
℃ チタンシリサイドは高融点(1540℃)、低抵抗
(13〜16ΩQ)ゆえ三次元集積回路素子の配線材料
として注目されていも 三次元集積回路素子の配線材料としてチタンシリサイド
を用いた場合の層間配線構造の形成方法の従来の典型例
を第2図に示す。下部集積回路素子層100の配線材料
であるチタンシリサイド膜1に絶縁膜2を2μm程度堆
積させ、その上部にたとえばMOS)ランジスタ4から
成る集積回路素子層を形成すも 41はゲート電極 4
2はゲート絶縁K  43、45はソース ドレイン、
 44はチャネル形成領域である(第2図(a))。次
にエツチングマスクを用いて絶縁膜2を開口して開口部
20を形成し前記チタンシリサイド膜1の表面を露出さ
せる(第2図(b))。次にタングステン等の層間配線
用の金属5を開口部20内のみに化学気相成長法により
選択的に成長させる力丈 この際の前処理としてフッ酸
をフッ化アンモニウム(NH4F)あるいは純水(H2
O)等で希釈した所望の濃度のフッ酸緩衝液でチタンシ
リサイド膜1上の自然酸化膜を除去しておく。層間配線
用の金属5の埋込み後、上部の集積回路素子層の配線部
の金属6を形成するとともに金属5と金属配線部6をコ
ンタクトさせ、層間配線構造を形成する(第2図(C)
)。
発明が解決しようとする課題 しかしながら上記のような半導体装置の製造方法で(よ
 チタンシリサイドがフッ酸緩衝液に容易に溶融するム
 チタンシリサイド膜1上の自然酸化膜除去工程の服 
チタンシリサイド膜lがエツチングされ 最悪の場へ 
断線する恐れがある。
さらく 層間配線用の金属5を開口部20内に化学気相
成長法により選択的に埋込む際 先のフッ酸処理の際溶
融したチタンシリサイドが開口部20以外の絶縁膜2の
表面に再結晶化して付着しそれらを核として開口部20
内以外に金属5が成長する可能性が高(− 本発明ζよ かかる問題点に鑑みて為されたもので、三
次元回路素子の層間配線構造形成において層間配線金属
をピアホールに埋め込む前のフッ酸処理での下地金属配
線の断線を防止し さらに選択性良く金属をピアホール
に埋め込むことが可能な半導体装置の製造方法を提供す
ることを目的とすa 課題を解決するための手段 本発明Cヨ  第1のドライエツチングにより層間絶縁
膜を開口してチタンシリサイド膜を露出させ、引き続い
て第2のドライエツチングにより前記開口部内に露出し
たチタンシリサイド膜を除去し予めチタンシリサイド膜
の下地として設けた一導電型の多結晶シリコン膜を露出
させ4 次に多結晶シリコン膜上の自然酸化膜をフッ酸
で除去した籠 化学気相成長法により開口部内のみに金
属を選択的に成長させることにより層間配線構造を形成
する方法であム 作用 本発明は前記した手段により、−多結晶シリコン膜はフ
ッ酸には容易には侵されないム 自然酸化膜除去工程の
際にエツチングされることはなく従って下部集積回路層
の配線部が電気的に断線する恐れは全く無t〜 さらに
この自然酸化膜除去工程の際にフッ酸で溶融するチタン
シリサイド膜は開口部の側壁に露出した部分にのみ限ら
れるA その溶融量は従来法に比べ著しく少なく、溶融
したチタンシリサイドが開口部以外の絶縁膜上に再結晶
化して付着し化学気相成長法による金属の選択的成長の
際にそれらを核として開口部内以外に金属が成長する可
能性力文 著しく減少すム実施例 第1図は本発明の一実施例における半導体装置の製造方
法を示した図であり、第2図と同一部分には同一番号を
付す。3はリン(P)、はう素(B)等不純物が注入さ
れた膜厚0.2μm程度の一導電型の多結晶シリコン膜
であり、後に層間配線金属を埋め込む為に形成される開
口部20の径よりも大きな面積に予め加工されていも 
1は下部集積回路層100の配線部の金属であるチタン
シリサイド膜であり、多結晶シリコン膜3上に形成され
も 2は5i02等の層間絶縁A 4は上部集積回路層
のMOS)ランジスタで絶縁膜2上に形成されていも 
また多結晶シリコン膜3とチタンシリサイド膜1は電気
的にオーミックなコンタクトが保たれている(第1図(
a))。まずエツチングマスクを用いた第1のドライエ
ツチングにより層間絶縁膜2を開口しチタンシリサイド
膜lを露出させも 次に同じエツチングマスクを用いて
第2のドライエツチングを行いチタンシリサイド膜lを
除去し 多結晶シリコン膜3を露出させる(第1図(b
))。次にフッ酸をフッ化アンモニウム(NH4F)あ
るいは純水(H2O)で希釈したフッ酸緩衝液にて多結
晶シリコン3上の自然酸化膜を除去した直後に化学気相
成長法により開口部20内にのみ選択的にタングステン
等の金属5を成長させる。最後に上部集積回路層の配線
部の金属6と開口部20内に埋め込まれた金属5とをコ
ンタクトさせ層間配線構造を形成する(第1図(C))
以上のように本実施例によれば多結晶シリコン膜がフッ
酸に容易に溶融しないム 自然酸化膜除去工程の際にエ
ツチングされることはなく従って下部集積回路層100
の配線部が電気的に断線する恐れは全く無t〜 さらに
この自然酸化膜除去工程の際にフッ酸で溶融するチタン
シリサイド膜は開口部20内の側壁に露出した部分にの
み限られるム その溶融量は従来法に比べ著しく少なく
なり、溶融したチタンシリサイドが開口部20以外に再
結晶化して付着し化学気相成長法による金属の選択的成
長の際にそれらが核として開口部20内以外に金属5が
成長する可能性が著しく減少する。
発明の効果 以上の説明から明かなよう置 本発明によれ(′L層間
配線の為に金属を開口部内に埋め込む直前のフッ酸処理
にて下層集積回路層の配線部が電気的に断線することな
く、さら鳳 層間配線の為の金属を高い選択性で開口部
内に埋め込むことが可能となり、層間配線構造形成に於
て信頼性の高いプロセスを提供することとなる故、本発
明(よ 積層構造の半導体集積回路の製造方法に大きく
寄与するものである。
【図面の簡単な説明】
第1図は本発明における一実施例の半導体装置の製造方
法の工程断面は 第2図は従来の半導体装置の製造方法
の工程断面図である。 1・・・チタンシリサイドWN、2・・・絶縁wL 3
・・・多結晶シリコン!4・・・MOS)ランジス久 
5,6金K  100・・・下部集積回路凰

Claims (1)

    【特許請求の範囲】
  1. チタンシリサイド膜上に被着した絶縁膜に設けられた開
    口部内へ化学気相成長法により金属を選択的に成長させ
    る形成方法に於て、予め前記チタンシリサイド膜の下地
    として一導電型の多結晶シリコン膜を設け、前記チタン
    シリサド膜上に被着した絶縁膜を第1のドライエッチン
    グにより開口した後、引き続き前記開口部内に露出した
    部分のチタンシリサイド膜を第2のドライエッチングに
    より除去し、前記多結晶シリコン膜を前記開口部内に露
    出させ、前記多結晶シリコン膜上の自然酸化膜をフッ酸
    で除去した後、化学気相成長法により前記開口部内へ金
    属を選択的に成長させることを特徴とする半導体装置の
    製造方法。
JP25330289A 1989-09-28 1989-09-28 半導体装置の製造方法 Expired - Fee Related JPH0770593B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25330289A JPH0770593B2 (ja) 1989-09-28 1989-09-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25330289A JPH0770593B2 (ja) 1989-09-28 1989-09-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03116757A true JPH03116757A (ja) 1991-05-17
JPH0770593B2 JPH0770593B2 (ja) 1995-07-31

Family

ID=17249400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25330289A Expired - Fee Related JPH0770593B2 (ja) 1989-09-28 1989-09-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0770593B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007166215A (ja) * 2005-12-13 2007-06-28 Murata Mach Ltd 画像形成装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007166215A (ja) * 2005-12-13 2007-06-28 Murata Mach Ltd 画像形成装置

Also Published As

Publication number Publication date
JPH0770593B2 (ja) 1995-07-31

Similar Documents

Publication Publication Date Title
JP2699921B2 (ja) 半導体装置の製造方法
JPH04280456A (ja) 半導体装置及びその製造方法
JPH03248534A (ja) 半導体素子の製造方法
JPH03116757A (ja) 半導体装置の製造方法
JPS6362107B2 (ja)
JPS59155951A (ja) 半導体装置の製造方法
KR940004450B1 (ko) 반도체장치의 제조방법
JPH043455A (ja) Soiトランジスタ積層半導体装置とその製造方法
JPS60111421A (ja) 半導体装置の製造方法
JPS62150846A (ja) 半導体装置の製造方法
JP2874234B2 (ja) 半導体装置の製造方法
JP2512740B2 (ja) 半導体装置の製造方法
JPS5834916A (ja) 半導体装置の製造方法
JPS6024013A (ja) 半導体装置の製造方法
JPH0581183B2 (ja)
JPH02241032A (ja) 配線形成方法
JPH0290611A (ja) 半導体装置の製造方法
JPS62213121A (ja) 半導体基板のコンタクト形成法
JPH03214735A (ja) 半導体装置の製造方法
JPS59186374A (ja) 半導体装置の製法
JPS58106847A (ja) 半導体装置の製造方法
JPH03280545A (ja) 半導体装置の配線形成方法
JPS59163822A (ja) 半導体装置の製造方法
JPH01264214A (ja) 半導体装置の製造方法
JPH02250320A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees