JPH03115979A - 輝度補間式波形表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入力波形信号を逐次サンプリングし、隣合う
時間軸アドレスのサンプリングデータ間を直線的な輝度
補間のためにドツトで継ないでドツトマツプメモリに記
憶させ、このメモリを時間軸アドレス方向ヘラスタ走査
に対応して読出ずことによりドツトパターンの波形表示
を行う輝度補間式波形表示装置に関するものである。

（従来の技＃Ｉ） この種の装置によれば、入力波形信号の特定領域を繰返
し表示すること等が可能になる。しかしながら、従来ド
ツトマツプメモリに対する直線的に輝度補間したドツト
波形データの書込みは、補間データをＣＰＵ処理により
作成して−Ｈメモリに記憶させた後に、ドツトマツプメ
モリの対応アドレスにアドレス指定を行って転送してい
た。

（発明が解決しようとする課題） したかって、回路処理が複雑てあり、処理時間も長かっ
た。

よって、本発明は、簡単な回路構成て輝度補間を行い、
しかも簡単にドツトマツプメモリに書込める輝度補間式
波形表示装置を提供することを目的とする。

（問題点を解決するための手段） 本発明は、この目的を達成するために、ドツトマツプメ
モリとして、読出し方向と直交方向へ２値データを逐次
クロック入力ごとシフトさせて書込むことのできるそれ
自体周知のメモリを利用することを前提にして、第１図
に示すように構成した。即ち、入力波形信号をサンプリ
ング回路１で逐次サンプリングして表示面に対応する時
間軸アドレスに対する振幅データを記憶するメモリ２と
、表示面における時間軸アドレス方向に対して直交方向
の所定の振幅アドレス数分のシリアルドツトデータを各
時間軸アドレスごとに逐次クロックに同期して作成する
シリアルドツトデータ作成手段であって、メモリ２から
隣合う時間軸アドレスの振幅データを順に読出すことに
より、これらの振幅データ間を直線的に輝度補間するよ
うにドツトデータで継なぐシリアルドツトデータ作成手
段３と、シリアルドツトデータを所属の時間軸アドレス
の各振幅アドレスにクロック入力に同期してシフトさせ
つつ書込み可能で、かつ読出しモード及び書込みモード
へ同時に設定可能な少なくとも２領域を有する、表示面
に対応したドツトマツプメモリ４と、２領域の一方を読
出しモード及び他方を書込みモードに同時に設定すると
共に、これらモードを交互に切換え設定するメモリ制御
手段５と、ドツトマツプメモリを時間軸アドレス方向へ
順に読出してラスタ走査により表示面に表示を行う波形
表示装置６とを備えている。

〔作用〕

第２図に示すように、入力波形信号Ａに対してサンプリ
ング回路ｌてサンプリングされた時間軸アドレス・・・
Ｔｒｌ＋　Ｔｎ＋Ｉ、Ｔ１１や２・・・に対する振幅デ
ーターＤ、、　Ｄｒ１４＋、　Ｄｏ＋ｔ−（同図ａ）は
、逐次メモリ２に記憶される。シリアルドツトデータ作
成手段３は、隣り合う時間軸アドレスの振幅データ・・
・Ｄｎ、Ｄ　ｎ＋１．０ｎｈ２・・・から時間軸アドレ
ス・・・Ｔｎ、Ｔ＋’＋４１・・・に対してクロックに
同期して同図すに示すシリアル１くットデータ・・・Ｓ
Ｄ、、　ＳＤｎ、、・・・を逐次作成する。そして、メ
モリ制御手段５は、ドツトマツプメモリ４の一方の領域
をラスタ走査に対応して時間軸アドレス方向に読出しを
行わせ、同時に他方の領域に対してクロックに同期して
各振幅アドレスへ直交方向へ逐次書込みを行う。それぞ
れの領域の読出し及び書込みが終了すると１代って書込
み及び読出しを行わせる。

これにより、表示装置６は、同図Ｃに示すように、直線
的に輝度補間したドツトパターンの波形をラスタ走査に
より表示する。

〔実施例〕

第３図は、本発明の一実施例による輝度補間式波形表示
装置の回路構成を示す。

同図において、１１はサンプリング回路であり、入力波
形信号Ａを時間軸アドレス歩進信号Ｓに同期して逐次サ
ンプリングして保持する。１２は、そのサンプリングし
た振幅データをブラウン管表示装置１８のブラウン管に
ほぼ１表示画面分たけ記憶するスタティックＲＡＭであ
る。

１３は、このＳＲＡＭの各時間軸アドレスの振幅データ
を時間軸アドレス歩進信号Ｓに同期して逐次読出して保
持するラッチ回路である。１３ａは、このラッチ回路の
保持した振幅データを時間軸アドレス歩進信号Ｓに１周
期分だけ遅延させて逐次保持するラッチ回路である。１
４は、時間軸アドレス歩進信号Ｓよりも高い周波数のク
ロックＫを逐次計数し、かつ計数値がプリセットされた
ラッチ回路Ｉ３の保持値に一致すると一致信号を出力す
るカウンタである。１４ａもラッチ回路＋３ａの保持値
をプリセットされて同様な動作を行うカウンタである。

１５はカウンタ１４．１４ａか出力する一致信号でセッ
ト及びリセットされるフリップフロップ回路であり、こ
れらの一方の一致信号から他方の一致信号間はシリアル
ドツトデータＳＤを　「０」から　ｒｌ。

にする。これらの各部１３、＋３ａ、１４．１４ａ、１
５で本発明のシリアルドツトデータ作成手段を構成して
いる。

１６は、ドツトマツプメモリとしての複数個で構成され
たマルチボートダイナミックＲＡＭ　　（日立製作所型
１＋１５３４６１−１２）である。このＤＲＡＭは、読
出し方向と直交方向へクロックによるシフト動作でシリ
アルドツトデータＳＤを書込み可能である。また、振幅
方向アドレスの中間アドレスＡ＋、＋で上下両側に２分
割された上側領域１６ｕ（メモリ容量に応して１個又は
複数個のＤＲＡＭで構成）及び下側領域１６Ｄ（同様に
、１個又は複数個で構成）がそれぞれ独立に書込み及び
読出しモードに設定可能になっている。

Ｉ７はメモリ制御回路であり、水平同期信号＋１　Ｓ　
Ｙ　Ｎ　Ｃを入力として５表示画面の局に相当するラス
タ走査時間ごとにＤＲＡＭＩ　６の上側領域１６ＩＪ及
び下側領域１６Ｉ、を交互に読出し及び書込みモードに
設定すると共に、ＳＲＡＭ１２の一方の書込み済みの１
画面分の領域を１ブラウン管表示画面のラスタ走査時間
中に２回読出させる。さらに、このメモリ制御回路は、
特定の静止波形を表示する場合、ＳＲＡＭ１２の更新を
中断して書込み済みの同じ領域から繰返し読み出しを行
ってシリアルドツトデータを作成させるように構成され
ている。

ブラウン管表示装置１８は、ＤＲＡＭＩ６の読出しモー
ドの領域を時間軸アドレス方向へ順に読出し、ラスタ走
査により波形表示を行なう。

このように構成されたブラウン管波形表示装置の動作は
次の通りである。

サンプリング回路１１でサンプリングされた入力波形信
号Ａは、２画面分をＳＲＡＭ１２に逐次記憶される。メ
モリ制御回路１７は、例えばＤＲＡＭＩ６の上側領域１
６ｕを読出しモード及び下側領域１６ゎを書込みモード
に設定すると共にＳＲＡＭ１２の書込み済みの１表示画
面分の領域を書込みの２倍の速度で読出しを行なわせる
。ラッチ回路１３．１３ａには、逐次隣り合う時間軸ア
ドレスの振幅データが保持される。これにより、フリッ
プフロップ回路１５からは、一致信号間をｒｌ、にする
シリアルドツトデータＳＤがＤＲＡＭＩ６に供給される
。そして、上側領域１６、の続出し走査が行われる間、
下側領域１６゜に対して、次の時間軸アドレス歩進信号
Ｓが発生する間に各時間軸アドレスについてクロックに
の入力ごとに振幅アドレスを逐次歩進させてシリアルド
ツトデータＳＤが高速度で書込まれる。このように中間
アドレスＡＭまでの全ての時間軸アドレスの書込みが終
了した時点で、ＳＲＡＭ１２の次の領域から再度同じ記
憶内容を読出して、逆に上側領域１６゜の書込みを行な
い、下側領域１５Ｄの読出しを行わせる。

例えば、第４図において、時間軸アドレス・・・Ｔｎ及
びＴ。＋Ｉ・・・のデータ・・・Ｄｎ及びＤｎ＊１・・
・（同図ａ）が、中間アドレスＡＭの上下両側をクロス
する場合、同図すに示すように、上側領域１６．を読出
しモードにする間、下側領域１６ゎに対して、中間アド
レスＡＭまでシリアルドツトデータ・・・ＳＤ、％ＳＤ
Ｉ、や。

・・・が書込まれ、上側領域１６Ｕには読出しモードで
あることにより、このシリアルドツトデータが発生して
いても書込まれない。次いで、下側領域１６Ｄを読出し
モードにする間、再度シリアルドツトデータ・・−８Ｄ
、、　ＳＤ□１・・・が発生しても、中間ア１くレス八
までは書込まれず、上側領域１６ｕにのみ書込まれる。

このようにＤＲＡＭＩ６の上側領域１６Ｌｌ及び下側領
域１６．を交互に書込み及び読出し制御することにより
、ブラウン管表示装置１８は、同図Ｃに示すように、サ
ンプリング波形を直線補間した波形データを表示する。

尚、前述の実施例において、アナログ入力信号が複数チ
ャネルの場合、前述のＳＲＡＭ及びシリアルドツトデー
タ作成手段を対応する個数分だけ用意し、各フリップフ
ロップ回路のシリアルドツトデータをオアゲートを通し
てＤＲＡＭＩ６へ供給するように構成する。カウンタ１
４．１４ａにラッチ回路１３．１３ａの保持値と上下方
向のポジション値との加算回路を前置することにより、
波形表示位置を調整可能にできる。

また、１ブラウン管表示面分に相当する容量のドツトマ
ツプメモリを２表示面分用意した場合、メモリ制御回路
により双方のドツトマツプメモリを交互に読出し及び書
込みモードに設定し、書込み時に各時間軸アドレスにつ
いて逐次振幅アドレスの０番地から最大アドレスまてシ
リアルドツトデータの書込みを行わせるように構成する
ことかできる。この場合、ＳＲＡＭは、ドツトマツプメ
モリに対して２倍でなく、同一速度て読出すことができ
る。

〔発明の効果〕

以上１本発明によれば、マイクロプロセッサを用いるこ
となく、簡単なハードウェア回路て入力波形のサンプリ
ング点間を直線的に輝度補間したシリアルドツトデータ
が作成され、そのままクロックに同期してドツトマツプ
メモリに書込み可能になる。したがって、ドツトマップ
データの作１ 成及び書込みか簡単、かつ高速化てきる。

【図面の簡単な説明】

第１図は本発明の詳細な説明する図、第２図はその作用
を説明する図、第３図は本発明の一実施例による直線補
間装置の構成を説明する図及び第４図は同実施例の動作
を説明するＩＡである。

Claims (1)

1. 【特許請求の範囲】 入力波形信号を逐次サンプリングして、表示面に対応す
   る各時間軸アドレスの振幅データを記憶するメモリと、 前記表示面における時間軸アドレス方向に対して直交方
   向の所定の振幅アドレス数分のシリアルドットデータを
   前記各時間軸アドレスごとに逐次クロックに同期して作
   成するシリアルドットデータ作成手段であって、前記メ
   モリから隣合う前記時間軸アドレスの振幅データを順に
   読出すことにより、これらの振幅データ間を直線的に輝
   度補間するようにドットデータで継なぐ前記シリアルド
   ットデータ作成手段と、 前記シリアルドットデータを所属の前記時間軸アドレス
   の各振幅アドレスに前記クロック入力に同期してシフト
   させつつ書込み可能で、かつ読出しモード及び書込みモ
   ードへ同時に設定可能な少なくとも２領域を有する、前
   記表示面に対応したドットマップメモリと、前記２領域
   の一方を読出しモード及び他方を書込みモードに同時に
   設定すると共に、これらモードを交互に切換え設定する
   メモリ制御手段と、前記ドットマップメモリを前記時間
   軸アドレス方向へ順に読出してラスタ走査により前記表
   示面に表示を行う波形表示装置と、を備えたことを特徴
   とする輝度補間式波形表示装置。