JPH03114848A - サーマルプリンタ - Google Patents

サーマルプリンタ

Info

Publication number
JPH03114848A
JPH03114848A JP1254418A JP25441889A JPH03114848A JP H03114848 A JPH03114848 A JP H03114848A JP 1254418 A JP1254418 A JP 1254418A JP 25441889 A JP25441889 A JP 25441889A JP H03114848 A JPH03114848 A JP H03114848A
Authority
JP
Japan
Prior art keywords
energization
address signal
heating resistor
resistor element
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1254418A
Other languages
English (en)
Inventor
Yoshihisa Furuhashi
古橋 義久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP1254418A priority Critical patent/JPH03114848A/ja
Publication of JPH03114848A publication Critical patent/JPH03114848A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Fax Reproducing Arrangements (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
[産業上の利用分野コ 本発明は、発熱抵抗素子の通電時間を制御することによ
って画素の記録濃度に階調を与えるようにしたサーマル
プリンタに関する。 [従来の技術] 第3図は、従来の濃度階調制御型サーマルプリンタに用
いられるサーマルラインヘッドの回路構成を示す。この
図において、R1,R2,・・・・R25Bはそれぞれ
発熱抵抗素子で、印画ライン方向に1列に配置されてい
る。シフトレジスタ102およびラッチ回路104は、
それぞれ発熱抵抗素子の個数(256個)と同数のビッ
ト容量を有する。 濃度階調のレベル数が64段階に設定されている場合、
各印画ラインに対する通電インターバルは64回の単位
通電時間△Tで構成され、各単位通電時間の通電サイク
ル毎に基板側回路(図示せず)より256ビツトの階調
データDATAがシフトレジスタ102に供給される。 この際、階調データDATAはクロックCKに同期して
1ビツトずつシリアルに入力される。階調データDAT
Aは、各単位通電時間Δτ中に発熱抵抗素子R1゜R2
,・・・・R256のそれぞれを通電させるべきか否か
の情報(“1”、′0”)をもつ258個の階調ビット
CI、C2,・・・・C256からなる。 シフトレジスタ102は、この階調データDATAをパ
ラレルデータとして出力する。その直後に、ラッチ信号
「Iがアクティブ・レベル“L”になり、階調データD
ATAの各階調ビットはラッチ回路104にラッチされ
、それらはNANDゲー)Nl、N2.・・・・N25
Bの一方の入力端子に与えられる。次に、単位通電時間
ΔTだけアクティブ・レベル“H”を持続するストロー
ブ信号STが与えられ、NANDゲー)Nl、N2.・
・・・N25Bがイネーブル状態になる。これにより、
発熱抵抗素子R1,R2,・・・・R25Bは、それぞ
れ階調ビットC1,C2、・・・・C25Bの情報内容
にしたがって選択的に(対応する階調ビットが“1”の
とき)単位通電時間ΔTだけ通電して発熱する。 このような動作が通電インターバル中に64回の階調デ
ータについて繰り返し行われることにより、単位通電時
間ΔTの整数倍に相当する累積時間の通電がなされ、1
つの印画ライン上の各画素に対して84段階中のいずれ
かの濃度階調レベルが与えられる。すなわち、各発熱抵
抗素子R1について階調ピッ)CIが“1”の情報内容
を何回の階調データまで続けるかによってその発熱抵抗
素子R1の通電回数が決まり、それによって各画素の記
録濃度の階調レベルが決まる。例えば、階調データCI
が10回の階調データまで“1”を続けたとすると、発
熱抵抗素子R1は単位通電時間△Tの10倍に相当する
累積時間TIOだけ通電し、それによって記録される画
素の濃度階調レベルはdlOとなる。 [発明が解決しようとする課題] 上述のように、従来のサーマルプリンタでは、サーマル
ラインヘッドにシフトレジスタを備え、単位通電時間の
サイクル毎に階調データをシリアル/パラレル変換し、
各階調ビットの情報に応じて各発熱抵抗素子の通電を制
御した。 ところで、各階調ビットの情報内容は、単位通電サイク
ル毎に何度も変化するものではなく、1つの通電インタ
ーバルにおいて通電を止めるために1度だけ“1”から
”0”に変化するだけである。例えば、上記のように、
発熱抵抗素子RIOが1度階調しベルdlOの画素を記
録する場合、階調データCIは通電インターバルの開始
時から時間TIOが経過した時に“1”から“O”に変
わり、その前はずうっと“1”のままで、その後はすう
っと“0”のままである。 しかるに、従来では、単位通電時間のサイクル毎にシフ
トレジスタの内容(階調データ)を全部入れ替えており
、特に通電インターバルの開始直後や終了間際等では同
一内容(全階調ビットが“1”または“0”)の階調デ
ータを何度も入れ替えることが多く、重複する無駄な信
号処理を行っていた。さらに、クロックパルスでシフト
レジスタ内をデータ転送するため、その転送速度の限界
によって印画速度が制限されていた。 本発明は、かかる問題点に鑑みてなされたもので、上記
のようなシフトレジスタを使用しない回路構成によって
信号処理の効率化ひいては印画処理の高速化を実現する
濃度階調制御型のサーマルプリンタを提供することを目
的とする。 [課題を解決するための手段] 上記の目的を達成するため、本発明の第1のサーマルプ
リンタは、1つの印画ライン上の複数の画素に複数の発
熱抵抗素子を1対工に対応させ、各印画ラインについて
所定の通電インターバル中に各発熱抵抗素子を所定の時
間だけ通電させることによって各画素に濃度階調を与え
るようにした濃度階調制御方式において、各画素に対す
る発熱抵抗素子の通電時間を規定する画像データを基に
通電インターバルの開始後に通電を止めるべき発熱抵抗
素子を指定するアドレス信号を発生する手段と、このア
ドレス信号をデコードし、そのアドレス信号によって指
定される発熱抵抗素子の通電を止める通電停止手段とを
具備する構成とした。 また、本発明の第2のサーマルプリンタは、1つの印画
ライン上の複数の画素に複数の発熱抵抗素子を1対1に
対応させ、各印画ラインについて所定の通電インターバ
ル中に各発熱抵抗素子を所定の時間だけ通電させること
によって各画素に濃度階調を与えるようにした濃度階調
制御方式において、各画素に対する発熱抵抗素子の通電
時間を規定する画像データを基に通電インターバルの開
始後に通電を開始すべき発熱抵抗素子を指定するアドレ
ス信号を生成する手段と、このアドレス信号をデコード
し、そのアドレス信号によって指定される発熱抵抗素子
の通電を開始させる通電開始手段とを具備する構成とし
た。 [作用コ 第1のサーマルプリンタでは、1つの印画ラインについ
て通電インターバルが開始すると全ての発熱抵抗素子が
通電状態となり、以後、通電時間の短い順に各発熱抵抗
素子を指定するアドレス信号が与えられる。このアドレ
ス信号はデコードされることにより、指定された発熱抵
抗素子がアクセスされ、直ちにその通電が止められる。 通電インターバルの終了時には全部の発熱抵抗素子が非
通電a′態になる。 第2のサーマルプリンタでは、1つの印画ラインについ
て通電インターバルが開始した後、通電時間の長い顧に
各発熱抵抗素子を指定するアドレス信号が与えられ、そ
れがデコードされることにより、指定された発熱抵抗素
子がアクセスされ、直ちにその通電が開始される。そし
て、通電インターバルの終了時には全部の発熱抵抗素子
の通電が終了する。 [実施例コ 以下、第1図および第2図につき本発明の一実施例を説
明する。 第1図は、この実施例によるサーマルラインヘッドの回
路構成を示す。NANDゲー)N1.N2゜・・・・N
256の出力端子と電源電圧端子(+VB)との間にそ
れぞれ発熱抵抗素子R1,R2,・・・・R25Bが接
続される。これらNANDゲートN1.N2.・・・・
N256のそれぞれの一方の入力端子は共通のストロー
ブ信号入力端子18に接続され、それぞれの他方の入力
端子はR3型フリップ・フロップF l、F2、・・・
・F25Bの出力端子Qに接続される。フリップ・フロ
ップFl、F’2.・・・・F25Gのそれぞれのセッ
ト端子Sは共通のセット信号入力端子16に接続され、
それぞれのリセット端子Rはアドレス・デコーダ12の
出力端子Y1.Y2.・・・・F256に接続される。 このアドレス・デコーダ12の入力端子にはアドレス信
号入力端子14が接続される。 かかる構成のサーマルラインプリンタにおいては、各ラ
インに対する通電インターバルの開始時に、アドレス・
デコーダ12の出力信号Yl、Y2゜・・・・F256
の全てが“L”の状態の下で、アクティブ・レベル“H
”のパルス杖のセット信号SEが端子16に与えられる
。これにより、全てのフリップ・フロップF1.F2.
・・・・F256がセントされ、それぞれの出力信号Q
が“H”になる。次に、単位通電時間ΔTだけアクティ
ブ・レベル“H”を持続するストローブ信号STが端子
18に与えられる。これにより、全てのNANDゲート
N1.N2、・・・・N256の出力電圧が“L”レベ
ルとなり、全ての発熱抵抗素子R1,R2,・・・・R
256が通電状態になる。このストローブ信号STは、
通電インターバルの期間中一定の周期で例えば64回繰
り返して与えられる。 一方、アドレス・デコーダ12には、ストローブ信号の
入力に先立って、通電を止めるべき発熱抵抗素子R1が
あればそれを指定するアドレス信号AIが端子14に与
えられる。当該通電インターバル中に通電する時間の短
い発熱抵抗素子はどそれを指定するアドレス信号が早く
来ることになり、反対に通電時間の長い発熱抵抗素子に
対しては遅くアドレス信号が来ることになる。アドレス
・デコーダ12は、アドレス信号AIを入力する度毎に
それをデコードし、対応する出力端子Ylを“H”にす
る。そうすると、その“H”の信号Y1をリセット端子
Rに受けたフリップ・フロップF1はリセット状態とな
り、その出力信号Qは“L”になる。これにより、NA
NDゲー)Nlはディスエーブル状態になり、発熱抵抗
素子R1の通電が止まる。 したがって、例えば、通電インターバルが開始してから
時間T8の経過後にアドレスAIが与えられるとその時
点で発熱抵抗素子R1の通電が止められて対応する画素
に濃度階調レベルd6が与えられ、時間T42の経過後
にアドレスA5が与えられるとその時点で発熱抵抗素子
R5の通電が止められて対応する画素に濃度階調レベル
d42が与えられる。 このように、この実施例によるサーマルラインヘッド1
0には、従来のシフトレジスタに代わってアドレス・デ
コーダ12が備えられ、通電を止めるべき発熱抵抗素子
R1を指定するアドレス信号AIがデコーダ12によっ
てデコードされ、そのデコード信号Y1に応動してフリ
ップ・フロップFlが作動することにより、その発熱抵
抗素子R1の通電が止められる。各発熱抵抗素子に関し
てみれば、通電を止める時だけ信号処理(通電停止処理
)が行われ、全体としては、256個の発熱抵抗素子R
1〜R256に対応して256回の通電停止処理が行わ
れることになる。 したがって、従来のように単位通電時間のサイクル毎に
各々の発熱抵抗素子について通電の可否を指示する階調
データをクロックパルスで入れ替えるような信号処理よ
りも、効率的な信号処理が実現され、ひいては印画速度
が高速化される。 第2図は、上記のサーマルラインプリンタ10にアドレ
ス信号AI、セット信号SEおよびストローブ信号ST
を供給する基板側の回路の構成を示す。 フレームメモリ20には、ディジタル映像信号vSが画
素データとして入力される。フレームメモU 20の各
行はテレビ画像の水平走査線に対応し、画素データはラ
スク走査に対応した順序で書き込まれる。次に、フレー
ムメモリ20の第1列から始まって1列(J)毎に1ラ
インの画素データate、  a2j、・・・・a 2
58Jが読み出される。これらの画素データは、カラー
・プロセス回路22に入力され、ここで逆ガンマ補正等
の画像処理を受けてからそれぞれ8ビツトの濃度データ
blj、  b2j。 ・・・・b 258Jに変換される。これら濃度データ
の各々は、例えば
【0】 (最小濃度)〜[64]  
(最大濃度)の範囲内で対応する画素の濃度に応じた値
(階調レベル)をもつ。 カラー・プロセス回路22より生成された1印画ライン
分の濃度データblJ、  b2J、・・・・b 25
GJは濃度/通電時間変換回路24に供給され、ここで
各濃度データbljは、その階調レベル[Nlに対応し
た通電時間(N)を表す通電時間データBnjに変換さ
れる。この際、CPU38より温度補正データδが変換
回路24に与えられる。つまり、ヘッド10にサーミス
タ等の温度センサ40が取り付けられ、その出力信号が
A/D変換器42によりディジタル信号に変換されてC
PU3gに与えられ、CPU38で温度補正データδが
つくられる。変換回路24より生成された1印画ライン
分の通電時間データBIJ、 B2J、・・・・B25
[ijは、ラインバッファ26に取り込まれ、そこから
DMAコントローラ30の読出制御によってデータ比較
回路28へ出力される。 データ比較回路28には、通電インターバル中に階調カ
ウンタ32より一定の周期で(1)から(64)まで値
が1ずつ増分する比較基準値DNが与えられる。比較回
路38は、各通電時間データBljについて、それを比
較基準値DNと比較し前者が後者に対して等しいか大き
いときに“1”のビットを、そうでないときは“O”の
ビ、ソトを出力信号P1として発生する。 例えば、通電時間データBlj、 B2j、・・・・B
 25Gjの値がそれぞれ<10>、<3>、・・・・
(42)であるとする。この場合、第1回〜第3回の比
較では比較基準値が(1)〜(3)で、これらの時発生
される出力信号[Pl、P2.・・・・P2S5コは[
1゜1、・・・・1コとなる。しかし、第4回の比較で
は、比較基準値が(4)で、この時発生される出力信号
[:Pl、P2.・・・・P2S5コは[1,O,・・
・・1コとなる。そして、第11回の比較では比較基準
値が(11)で、この時発生される出力信号[Pl、P
2゜・・・・P2S5コはCO,O,・・・・1]とな
る。 このようにして、データ比較回路28では、通電インタ
ーバル中に64回の比較が行われ、各回毎に256個の
比較結果データPI、P2.・・・・P2S5が出力さ
れる。 データ比較回路28からの比較結果データPI。 P2.・・・・P2S5はアドレス信号選択回路34に
逐次与えられる。この選択回路34は、DMAコントロ
ーラ30よりラインバッファ26に与えられるのと同じ
アドレス信号A1〜A256を受は取る。 そして、各アドレス信号A1につき、それと対応する比
較結果データPIが“1”から“0”に変わった時、そ
のアドレス信号AIをサーマルラインヘッド10へ送る
。 したがって、上記の例の場合、通電インターバルが開始
した後、第4回目の単位通電時間△Tの通電サイクルの
開始前に比較結果データP2が“1”から“0”に変わ
るので、その時にアドレス信号A2をヘッド10に送る
。これにより、ヘッド10においては、第4回目の単位
通電時間△Tの通電サイクルの開始前に発熱抵抗素子R
2の通電が止められることになる。 このようにして、通電を止めるべき発熱抵抗素子を指定
するアドレス信号がアドレス信号選択回路34よりヘッ
ド10に与えられることになる。 なお、既に通電を止めた発熱抵抗素子に対するアドレス
信号をヘッド10に与えても、特に誤動作が生ずること
もないので、選択回路34においては“0”の比較結果
データPIに対しては無条件でそれに対応するアドレス
信号AIを出力してもよく、そのほうが簡単な回路で済
む。ただし、その場合、無駄なアドレス信号がヘッド1
0でデコード処理されることで、処理速度が遅くなる欠
点がある。 タイミング回路36は、DMAコントローラ30の動作
と同期してセット信号SEおよびストローブ信号STを
ヘッド10に与える。 以上、一実施例を説明したが、本発明はこれに限定され
るものではない。例えば、上述した実施例では、各発熱
抵抗素子を通電インターバルの開始時に通電状態にして
通電時間の短い順に通電を止めるようにしたが、通電イ
ンターバルの開始後に通電時間の長いものから順に各発
熱抵抗素子を通電させて通電インターバルの終了時に全
部の発熱抵抗素子の通電を止めるようにしてもよい。こ
のような通電方式にするためには、例えば、基板側にお
いては階調カウンタ32をダウンカウンタにして基準値
を(64)から1ずつ減分させるとともにデータ比較回
路28の出力信号piの論理を反転させ、ヘッド10に
おいて各フリップ・フロップF1のセット端子Sをデコ
ーダ12に接続にするとともにリセット端子Rを端子1
6に接続すればよい。この場合、通電インターバルの開
始時にタイミング回路36より端子16に与えられる信
号はリセット信号となる。 [発明の効果コ 本発明は、上述したような構成を膏することにより、次
のような効果を奏する。 請求項1のサーマルプリンタによれば、1つの印画ライ
ンについて通電インターバルを開始した後通電を止める
べき発熱抵抗素子を指定するアドレス信号を与え、それ
をデコードして、指定された発熱抵抗素子の通電を止め
るようにしたので、効率的な信号処理で発熱抵抗素子の
通電制御を行うことが可能であり、高速の印画動作を実
現することができる。 請求項2のサーマルプリンタによれば、1つの印画ライ
ンについて通電インターバルを開始した後通電を開始す
べき発熱抵抗素子を指定するアドレス信号を与え、それ
をデコードして、指定された発熱抵抗素子の通電を開始
することにより、効率的な信号処理で通電制御を行うこ
とが可能であり、高速の印画動作を実現することができ
る。
【図面の簡単な説明】
第1図は、本発明の一実施例によるサーマルラインヘッ
ドの回路構成を示すブロック図、第2図は、本発明の一
実施例による濃度階調制御型のサーマルプリンタの全体
的な回路構成を示すブロック図、および 第3図は、従来のサーマルプリンタに用いられるサーマ
ルラインヘッドの回路構成を示すブロック図である。 10・・・・サーマルラインヘッド、 12・・・・アドレス・デコーダ、 F1〜F256・・・・R8型フリップ・フロップ、N
1〜N256 ・・・・NANDゲート、R1−R25
B・・・・発熱抵抗素子、28・・・・データ比較回路
、 30・・−DMAコントローラ、 32・・・・階調カウンタ、 34・・・・アドレス信号選択回路、 36・・・・タイミング回路。

Claims (2)

    【特許請求の範囲】
  1. (1)1つの印画ライン上の複数の画素に複数の発熱抵
    抗素子を1対1に対応させ、各印画ラインについて所定
    の通電インターバル中に各発熱抵抗素子を所定の時間だ
    け通電させることによって各画素に濃度階調を与えるよ
    うにした濃度階調制御型サーマルプリンタにおいて、 各画素に対する各発熱抵抗素子の通電時間を規定する画
    像データを基に、前記通電インターバルの開始後に通電
    を止めるべき発熱抵抗素子を指定するアドレス信号を発
    生する手段と、 前記アドレス信号をデコードし、そのアドレス信号によ
    って指定される発熱抵抗素子の通電を止める通電停止手
    段と、 を具備することを特徴とするサーマルプリンタ。
  2. (2)1つの印画ライン上の複数の画素に複数の発熱抵
    抗素子を1対1に対応させ、各印画ラインについて所定
    の通電インターバル中に各発熱抵抗素子を所定時間だけ
    通電させることによって各画素に濃度階調を与えるよう
    にした濃度階調制御型サーマルプリンタにおいて、 各画素に対する発熱抵抗素子の通電時間を規定する画像
    データを基に、前記通電インターバルの開始後に通電を
    開始すべき発熱抵抗素子を指定するアドレス信号を発生
    する手段と、 前記アドレス信号をデコードし、そのアドレス信号によ
    って指定される発熱抵抗素子の通電を開始させる通電開
    始手段と、 を具備することを特徴とするサーマルプリンタ。
JP1254418A 1989-09-29 1989-09-29 サーマルプリンタ Pending JPH03114848A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1254418A JPH03114848A (ja) 1989-09-29 1989-09-29 サーマルプリンタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1254418A JPH03114848A (ja) 1989-09-29 1989-09-29 サーマルプリンタ

Publications (1)

Publication Number Publication Date
JPH03114848A true JPH03114848A (ja) 1991-05-16

Family

ID=17264703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1254418A Pending JPH03114848A (ja) 1989-09-29 1989-09-29 サーマルプリンタ

Country Status (1)

Country Link
JP (1) JPH03114848A (ja)

Similar Documents

Publication Publication Date Title
JPH0557945A (ja) 発熱体通電制御回路
US4630068A (en) High speed thermal printing circuit
US4723132A (en) Method and apparatus for preventing unevenness in printing depth in a thermal printing
US4989224A (en) Coincidence circuit
JPH03114848A (ja) サーマルプリンタ
JP2575728B2 (ja) 感熱記録制御装置
JPS58215376A (ja) 感熱記録装置
JP2589858B2 (ja) サーマルヘッドの発熱体制御方法
JP2500169Y2 (ja) サ―マル記録ヘッド駆動装置
JP3062314B2 (ja) 印字素子駆動回路装置及び印字装置
JPS6024969A (ja) サ−マルヘツドの駆動方法
JPS58205373A (ja) 感熱記録装置
JPH01165460A (ja) 濃度階調制御型サーマルプリンタ
JP2760303B2 (ja) サーマルヘッド駆動装置
JPH0413176Y2 (ja)
JPS6347634B2 (ja)
JPH06278301A (ja) 階調記録方法
JPS63141451A (ja) 記録装置
JP2563014B2 (ja) サーマルヘッド
JPH02136251A (ja) 濃度階調制御型サーマルプリンタ
JPH0245174A (ja) プリンタ
JPH05309862A (ja) 階調記録装置
JPH07329337A (ja) サーマルヘッドの駆動回路
JPS6247272A (ja) 画像記録装置
JPS58222665A (ja) 感熱記録方式