JPH07329337A - サーマルヘッドの駆動回路 - Google Patents
サーマルヘッドの駆動回路Info
- Publication number
- JPH07329337A JPH07329337A JP13070394A JP13070394A JPH07329337A JP H07329337 A JPH07329337 A JP H07329337A JP 13070394 A JP13070394 A JP 13070394A JP 13070394 A JP13070394 A JP 13070394A JP H07329337 A JPH07329337 A JP H07329337A
- Authority
- JP
- Japan
- Prior art keywords
- odd
- data
- data signal
- bit
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】隣接する発熱体の影響を受けて画像品位が低下
するのを防止し、電源の容量を小さくする。 【構成】１ラインの奇数ビットから成るデータ信号を発
生させる手段と、１ラインの偶数ビットから成るデータ
信号を発生させる手段と、“０”データを発生させる手
段と、奇数ビット用シフトレジスタ２１と、偶数ビット
用シフトレジスタ２２とを有する。そして、前記奇数ビ
ット用シフトレジスタ２１に対して奇数ビットから成る
データ信号を出力するタイミングにおいて、偶数ビット
用シフトレジスタ２２に対して“０”データを出力す
る。また、前記偶数ビット用シフトレジスタ２２に対し
て偶数ビットから成るデータ信号を出力するタイミング
において、奇数ビット用シフトレジスタ２１に対して
“０”データを出力する。
するのを防止し、電源の容量を小さくする。 【構成】１ラインの奇数ビットから成るデータ信号を発
生させる手段と、１ラインの偶数ビットから成るデータ
信号を発生させる手段と、“０”データを発生させる手
段と、奇数ビット用シフトレジスタ２１と、偶数ビット
用シフトレジスタ２２とを有する。そして、前記奇数ビ
ット用シフトレジスタ２１に対して奇数ビットから成る
データ信号を出力するタイミングにおいて、偶数ビット
用シフトレジスタ２２に対して“０”データを出力す
る。また、前記偶数ビット用シフトレジスタ２２に対し
て偶数ビットから成るデータ信号を出力するタイミング
において、奇数ビット用シフトレジスタ２１に対して
“０”データを出力する。
Description
【０００１】
【産業上の利用分野】本発明は、サーマルヘッドの駆動
回路に関するものである。
回路に関するものである。
【０００２】
【従来の技術】従来、感熱プリンタ、熱転写プリンタ等
のプリンタはサーマルヘッドを有しており、該サーマル
ヘッドの発熱体を選択的に作動させることによって印刷
を行うことができるようになっている。図２は従来のサ
ーマルヘッドの駆動回路を示すブロック図、図３は従来
のサーマルヘッドの駆動回路の第１のタイムチャート、
図４は従来のサーマルヘッドの駆動回路の第２のタイム
チャートである。
のプリンタはサーマルヘッドを有しており、該サーマル
ヘッドの発熱体を選択的に作動させることによって印刷
を行うことができるようになっている。図２は従来のサ
ーマルヘッドの駆動回路を示すブロック図、図３は従来
のサーマルヘッドの駆動回路の第１のタイムチャート、
図４は従来のサーマルヘッドの駆動回路の第２のタイム
チャートである。
【０００３】図において、１１はシフトレジスタ、１２
はラッチ、１３はナンドゲートＧ１〜Ｇｎから成るドラ
イバ、ｄ1 〜ｄn はドライバ１３の各ナンドゲートＧ１
〜Ｇｎに対応させて配設されたｎ個の発熱体である。ま
た、ＤＡＴＡはデータ信号、ＣＬＫはクロック、ＬＡＴ
ＣＨはラッチ信号、ＳＴＢはストローブ信号である。と
ころで、通常、サーマルヘッドは、感熱プリンタ、熱転
写プリンタ等のプリンタの印字機構部に使用され、該印
字機構部の制御回路部からサーマルヘッドに、ｎ個のク
ロックＣＬＫに同期させてｎ個のデータ信号ＤＡＴＡが
シリアルに送られる。
はラッチ、１３はナンドゲートＧ１〜Ｇｎから成るドラ
イバ、ｄ1 〜ｄn はドライバ１３の各ナンドゲートＧ１
〜Ｇｎに対応させて配設されたｎ個の発熱体である。ま
た、ＤＡＴＡはデータ信号、ＣＬＫはクロック、ＬＡＴ
ＣＨはラッチ信号、ＳＴＢはストローブ信号である。と
ころで、通常、サーマルヘッドは、感熱プリンタ、熱転
写プリンタ等のプリンタの印字機構部に使用され、該印
字機構部の制御回路部からサーマルヘッドに、ｎ個のク
ロックＣＬＫに同期させてｎ個のデータ信号ＤＡＴＡが
シリアルに送られる。
【０００４】そして、前記シフトレジスタ１１は前記デ
ータ信号ＤＡＴＡをパラレルデータに変換して出力す
る。また、ラッチ１２は前記シフトレジスタ１１からの
パラレルデータが出力された時点でパラレルデータをラ
ッチし、パラレルデータをドライバ１３に対して出力す
る。この時、ドライバ１３の各ナンドゲートＧ１〜Ｇｎ
のうち、ラッチ１２から出力されたパラレルデータが
“１”であるものは、ストローブ信号ＳＴＢが“１”の
期間中にオンになり、対応する発熱体ｄ1 〜ｄn にオン
の期間中電流ＩO を流し、ジュール熱を発生させる。
ータ信号ＤＡＴＡをパラレルデータに変換して出力す
る。また、ラッチ１２は前記シフトレジスタ１１からの
パラレルデータが出力された時点でパラレルデータをラ
ッチし、パラレルデータをドライバ１３に対して出力す
る。この時、ドライバ１３の各ナンドゲートＧ１〜Ｇｎ
のうち、ラッチ１２から出力されたパラレルデータが
“１”であるものは、ストローブ信号ＳＴＢが“１”の
期間中にオンになり、対応する発熱体ｄ1 〜ｄn にオン
の期間中電流ＩO を流し、ジュール熱を発生させる。
【０００５】このようにして、感熱プリンタの場合は、
感熱紙を発色させ、熱転写プリンタの場合は、インクリ
ボンのインクを紙に転写し、印字を行うことができる。
ところで、最近、文字、線画等だけではなく、自然画の
ように濃度が連続的に変化する画像を印字することがで
きるようにしたプリンタが提案されている。ところが、
通常の印字機構部においては、データ量が制限された
り、感熱紙、インクリボン等の特性に限界があったりす
るので、銀塩写真の印画紙のように濃度を連続的に変化
させることができない。そこで、前記サーマルヘッドの
各ドットに対応させて、各発熱体ｄ1 〜ｄn に電流ＩO
を流す時間、又は電流ＩO の値を制御することによって
感熱紙、インクリボン等に与えられるエネルギーを調整
するようにしている。
感熱紙を発色させ、熱転写プリンタの場合は、インクリ
ボンのインクを紙に転写し、印字を行うことができる。
ところで、最近、文字、線画等だけではなく、自然画の
ように濃度が連続的に変化する画像を印字することがで
きるようにしたプリンタが提案されている。ところが、
通常の印字機構部においては、データ量が制限された
り、感熱紙、インクリボン等の特性に限界があったりす
るので、銀塩写真の印画紙のように濃度を連続的に変化
させることができない。そこで、前記サーマルヘッドの
各ドットに対応させて、各発熱体ｄ1 〜ｄn に電流ＩO
を流す時間、又は電流ＩO の値を制御することによって
感熱紙、インクリボン等に与えられるエネルギーを調整
するようにしている。
【０００６】次に、インクリボンに与えられるエネルギ
ーと階調表現との関係について説明する。図５は従来の
サーマルヘッドにおけるエネルギーとドット径との関係
図である。なお、図において、横軸にエネルギーを、縦
軸にドット径を採ってある。図において、ｅは熱溶融型
のインクリボンの特性を示す線である。すなわち、熱溶
融型のインクリボンに与えられるエネルギーをＷ０から
Ｗ３まで変化させることによって、ドット径を０からＲ
３まで変化させ、１６階調、６４階調、２５６階調等の
階調表現を行うことができる。
ーと階調表現との関係について説明する。図５は従来の
サーマルヘッドにおけるエネルギーとドット径との関係
図である。なお、図において、横軸にエネルギーを、縦
軸にドット径を採ってある。図において、ｅは熱溶融型
のインクリボンの特性を示す線である。すなわち、熱溶
融型のインクリボンに与えられるエネルギーをＷ０から
Ｗ３まで変化させることによって、ドット径を０からＲ
３まで変化させ、１６階調、６４階調、２５６階調等の
階調表現を行うことができる。
【０００７】なお、熱昇華型のインクリボンを使用した
場合、エネルギーを変化させることによって昇華される
染料の量を変化させる。
場合、エネルギーを変化させることによって昇華される
染料の量を変化させる。
【０００８】
【発明が解決しようとする課題】しかしながら、前記従
来のサーマルヘッドの駆動回路においては、各発熱体ｄ
1 〜ｄn のエネルギーが隣接する発熱体の影響を受ける
ので、画像品位が低下してしまう。図６は従来のサーマ
ルヘッドにおける発熱体の状態と温度との関係を示す第
１の図である。
来のサーマルヘッドの駆動回路においては、各発熱体ｄ
1 〜ｄn のエネルギーが隣接する発熱体の影響を受ける
ので、画像品位が低下してしまう。図６は従来のサーマ
ルヘッドにおける発熱体の状態と温度との関係を示す第
１の図である。
【０００９】図において、ｆは理想的な温度分布を示す
線、ｇは実際の温度分布を示す線である。この場合、各
発熱体ｄ1 〜ｄn の作動状態は、オン・オフで示され
る。ところで、サーマルヘッドの各発熱体ｄ1 〜ｄn の
うち、ある発熱体に電流Ｉ O を流し、ある発熱体には電
流ＩO を全く流さない場合でも、電流ＩO が流れた発熱
体だけの温度が上昇し、電流ＩO が流されない発熱体の
温度が上昇しないということはない。実際には、線ｇで
示すように、例えば発熱体ｄ4 、ｄ8 がオフであって発
熱していない場合でも、隣接する発熱体ｄ3 、ｄ5 、ｄ
7 、ｄ9 が発熱していると、それらの影響を受け、少な
からず温度が上昇してしまう。その結果、本来ドットが
不要な部分にドットが形成されることがある。
線、ｇは実際の温度分布を示す線である。この場合、各
発熱体ｄ1 〜ｄn の作動状態は、オン・オフで示され
る。ところで、サーマルヘッドの各発熱体ｄ1 〜ｄn の
うち、ある発熱体に電流Ｉ O を流し、ある発熱体には電
流ＩO を全く流さない場合でも、電流ＩO が流れた発熱
体だけの温度が上昇し、電流ＩO が流されない発熱体の
温度が上昇しないということはない。実際には、線ｇで
示すように、例えば発熱体ｄ4 、ｄ8 がオフであって発
熱していない場合でも、隣接する発熱体ｄ3 、ｄ5 、ｄ
7 、ｄ9 が発熱していると、それらの影響を受け、少な
からず温度が上昇してしまう。その結果、本来ドットが
不要な部分にドットが形成されることがある。
【００１０】さらに、自然画等の濃度階調を表現しよう
とした場合、本来の濃度階調を表現することができな
い。図７は従来のサーマルヘッドにおける発熱体の状態
と温度との関係を示す第２の図である。図において、ｈ
は理想的な温度分布を示す線、ｉは実際の温度分布を示
す線である。この場合、発熱体ｄ1 〜ｄn の作動状態
は、発生させられたエネルギーで示される。
とした場合、本来の濃度階調を表現することができな
い。図７は従来のサーマルヘッドにおける発熱体の状態
と温度との関係を示す第２の図である。図において、ｈ
は理想的な温度分布を示す線、ｉは実際の温度分布を示
す線である。この場合、発熱体ｄ1 〜ｄn の作動状態
は、発生させられたエネルギーで示される。
【００１１】発熱体ｄ1 〜ｄn によって発生させられる
エネルギーをＷ０からＷ３まで変化させると、インクリ
ボン上のドット径はエネルギーＷ０〜Ｗ３の大きさに対
応して０からＲ３まで変化する。すなわち、理想的な温
度分布ｈにおいては、エネルギーをＷ０にすると、温度
はＴ0 になりドット径は０になる。また、エネルギーを
Ｗ１にすると、温度はＴ 1 になりドット径はＲ１にな
る。そして、エネルギーをＷ２にすると、温度はＴ 2 に
なりドット径はＲ２になる。さらに、エネルギーをＷ３
にすると、温度はＴ 3 になりドット径はＲ３になる。
エネルギーをＷ０からＷ３まで変化させると、インクリ
ボン上のドット径はエネルギーＷ０〜Ｗ３の大きさに対
応して０からＲ３まで変化する。すなわち、理想的な温
度分布ｈにおいては、エネルギーをＷ０にすると、温度
はＴ0 になりドット径は０になる。また、エネルギーを
Ｗ１にすると、温度はＴ 1 になりドット径はＲ１にな
る。そして、エネルギーをＷ２にすると、温度はＴ 2 に
なりドット径はＲ２になる。さらに、エネルギーをＷ３
にすると、温度はＴ 3 になりドット径はＲ３になる。
【００１２】ところが、実際は、発熱体ｄ1 〜ｄn が隣
接する発熱体の影響を受けて、線ｉで示すような温度分
布になる。したがって、本来のドット径は０からＲ３ま
で変化するのに対して、０からＲ３′までになり、全体
に大きくなってしまう。さらに、前記構成のサーマルヘ
ッドの駆動回路において、すべての発熱体ｄ1〜ｄn を
同時に作動させた場合には、サーマルヘッドに流れる電
流が過大になり、電源の容量をその分大きくしなければ
ならない。
接する発熱体の影響を受けて、線ｉで示すような温度分
布になる。したがって、本来のドット径は０からＲ３ま
で変化するのに対して、０からＲ３′までになり、全体
に大きくなってしまう。さらに、前記構成のサーマルヘ
ッドの駆動回路において、すべての発熱体ｄ1〜ｄn を
同時に作動させた場合には、サーマルヘッドに流れる電
流が過大になり、電源の容量をその分大きくしなければ
ならない。
【００１３】本発明は、前記従来のサーマルヘッドの駆
動回路の問題点を解決して、隣接する発熱体の影響を受
けて画像品位が低下するのを防止することができ、電源
の容量を小さくすることができるサーマルヘッドの駆動
回路を提供することを目的とする。
動回路の問題点を解決して、隣接する発熱体の影響を受
けて画像品位が低下するのを防止することができ、電源
の容量を小さくすることができるサーマルヘッドの駆動
回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】そのために、本発明のサ
ーマルヘッドの駆動回路においては、１ラインの奇数ビ
ットから成るデータ信号を発生させる手段と、１ライン
の偶数ビットから成るデータ信号を発生させる手段と、
“０”データを発生させる手段と、奇数ビット用シフト
レジスタと、偶数ビット用シフトレジスタとを有する。
ーマルヘッドの駆動回路においては、１ラインの奇数ビ
ットから成るデータ信号を発生させる手段と、１ライン
の偶数ビットから成るデータ信号を発生させる手段と、
“０”データを発生させる手段と、奇数ビット用シフト
レジスタと、偶数ビット用シフトレジスタとを有する。
【００１５】また、前記奇数ビット用シフトレジスタに
対して奇数ビットから成るデータ信号を出力するタイミ
ングにおいて、偶数ビット用シフトレジスタに対して
“０”データを出力するとともに、前記偶数ビット用シ
フトレジスタに対して偶数ビットから成るデータ信号を
出力するタイミングにおいて、奇数ビット用シフトレジ
スタに対して“０”データを出力する手段と、前記奇数
ビット用シフトレジスタ及び偶数ビット用シフトレジス
タの出力に対応して選択的に発熱する発熱体とを有す
る。
対して奇数ビットから成るデータ信号を出力するタイミ
ングにおいて、偶数ビット用シフトレジスタに対して
“０”データを出力するとともに、前記偶数ビット用シ
フトレジスタに対して偶数ビットから成るデータ信号を
出力するタイミングにおいて、奇数ビット用シフトレジ
スタに対して“０”データを出力する手段と、前記奇数
ビット用シフトレジスタ及び偶数ビット用シフトレジス
タの出力に対応して選択的に発熱する発熱体とを有す
る。
【００１６】本発明の他のサーマルヘッドの駆動回路に
おいては、１ラインのデータ信号のうち偶数ビットを
“０”によってマスクして奇数ビット用データ信号を発
生させる第１ラインデータ作成手段と、１ラインのデー
タ信号のうち奇数ビットを“０”によってマスクして偶
数ビット用データ信号を発生させる第２ラインデータ作
成手段と、奇数ビット用データ信号を格納する第１のラ
インバッファと、偶数ビット用データ信号を格納する第
２のラインバッファとを有する。
おいては、１ラインのデータ信号のうち偶数ビットを
“０”によってマスクして奇数ビット用データ信号を発
生させる第１ラインデータ作成手段と、１ラインのデー
タ信号のうち奇数ビットを“０”によってマスクして偶
数ビット用データ信号を発生させる第２ラインデータ作
成手段と、奇数ビット用データ信号を格納する第１のラ
インバッファと、偶数ビット用データ信号を格納する第
２のラインバッファとを有する。
【００１７】そして、前記第１のラインバッファに格納
された奇数ビット用データ信号と第２のラインバッファ
に格納された偶数ビット用データ信号とをプリンタのエ
ンジンに対して交互に出力する切換手段を有する。
された奇数ビット用データ信号と第２のラインバッファ
に格納された偶数ビット用データ信号とをプリンタのエ
ンジンに対して交互に出力する切換手段を有する。
【００１８】
【作用】本発明によれば、前記のようにサーマルヘッド
の駆動回路においては、１ラインの奇数ビットから成る
データ信号を発生させる手段と、１ラインの偶数ビット
から成るデータ信号を発生させる手段と、“０”データ
を発生させる手段と、奇数ビット用シフトレジスタと、
偶数ビット用シフトレジスタとを有する。
の駆動回路においては、１ラインの奇数ビットから成る
データ信号を発生させる手段と、１ラインの偶数ビット
から成るデータ信号を発生させる手段と、“０”データ
を発生させる手段と、奇数ビット用シフトレジスタと、
偶数ビット用シフトレジスタとを有する。
【００１９】この場合、奇数ビット用シフトレジスタに
は奇数ビットから成るデータ信号又は“０”データが入
力され、偶数ビット用シフトレジスタには偶数ビットか
ら成る信号又は“０”データが入力される。また、前記
奇数ビット用シフトレジスタに対して奇数ビットから成
るデータ信号を出力するタイミングにおいて、偶数ビッ
ト用シフトレジスタに対して“０”データを出力すると
ともに、前記偶数ビット用シフトレジスタに対して偶数
ビットから成るデータ信号を出力するタイミングにおい
て、奇数ビット用シフトレジスタに対して“０”データ
を出力する手段と、前記奇数ビット用シフトレジスタ及
び偶数ビット用シフトレジスタの出力に対応して選択的
に発熱する発熱体とを有する。
は奇数ビットから成るデータ信号又は“０”データが入
力され、偶数ビット用シフトレジスタには偶数ビットか
ら成る信号又は“０”データが入力される。また、前記
奇数ビット用シフトレジスタに対して奇数ビットから成
るデータ信号を出力するタイミングにおいて、偶数ビッ
ト用シフトレジスタに対して“０”データを出力すると
ともに、前記偶数ビット用シフトレジスタに対して偶数
ビットから成るデータ信号を出力するタイミングにおい
て、奇数ビット用シフトレジスタに対して“０”データ
を出力する手段と、前記奇数ビット用シフトレジスタ及
び偶数ビット用シフトレジスタの出力に対応して選択的
に発熱する発熱体とを有する。
【００２０】したがって、奇数ビットから成るデータ信
号が奇数ビット用シフトレジスタに入力され、該奇数ビ
ット用シフトレジスタの出力に対応して奇数番目の発熱
体が選択的に発熱している間においては、偶数ビット用
シフトレジスタの出力は“０”であり、偶数番目の発熱
体は発熱しない。また、偶数ビットから成るデータ信号
が偶数ビット用シフトレジスタに入力され、該偶数ビッ
ト用シフトレジスタの出力に対応して偶数番目の発熱体
が選択的に発熱している間においては、奇数ビット用シ
フトレジスタの出力は“０”であり、奇数番目の発熱体
は発熱しない。
号が奇数ビット用シフトレジスタに入力され、該奇数ビ
ット用シフトレジスタの出力に対応して奇数番目の発熱
体が選択的に発熱している間においては、偶数ビット用
シフトレジスタの出力は“０”であり、偶数番目の発熱
体は発熱しない。また、偶数ビットから成るデータ信号
が偶数ビット用シフトレジスタに入力され、該偶数ビッ
ト用シフトレジスタの出力に対応して偶数番目の発熱体
が選択的に発熱している間においては、奇数ビット用シ
フトレジスタの出力は“０”であり、奇数番目の発熱体
は発熱しない。
【００２１】本発明の他のサーマルヘッドの駆動回路に
おいては、１ラインのデータ信号のうち偶数ビットを
“０”によってマスクして奇数ビット用データ信号を発
生させる第１ラインデータ作成手段と、１ラインのデー
タ信号のうち奇数ビットを“０”によってマスクして偶
数ビット用データ信号を発生させる第２ラインデータ作
成手段と、奇数ビット用データ信号を格納する第１のラ
インバッファと、偶数ビット用データ信号を格納する第
２のラインバッファとを有する。
おいては、１ラインのデータ信号のうち偶数ビットを
“０”によってマスクして奇数ビット用データ信号を発
生させる第１ラインデータ作成手段と、１ラインのデー
タ信号のうち奇数ビットを“０”によってマスクして偶
数ビット用データ信号を発生させる第２ラインデータ作
成手段と、奇数ビット用データ信号を格納する第１のラ
インバッファと、偶数ビット用データ信号を格納する第
２のラインバッファとを有する。
【００２２】そして、前記第１のラインバッファに格納
された奇数ビット用データ信号と第２のラインバッファ
に格納された偶数ビット用データ信号とをプリンタのエ
ンジンに対して交互に出力する切換手段を有する。この
場合、第１のラインバッファに格納された奇数ビット用
データ信号がプリンタのエンジンに入力されると、奇数
ビット用データ信号の偶数ビットが“０”によってマス
クされているので、偶数番目の発熱体は発熱しない。
された奇数ビット用データ信号と第２のラインバッファ
に格納された偶数ビット用データ信号とをプリンタのエ
ンジンに対して交互に出力する切換手段を有する。この
場合、第１のラインバッファに格納された奇数ビット用
データ信号がプリンタのエンジンに入力されると、奇数
ビット用データ信号の偶数ビットが“０”によってマス
クされているので、偶数番目の発熱体は発熱しない。
【００２３】また、第２のラインバッファに格納された
偶数ビット用データ信号がプリンタのエンジンに入力さ
れると、偶数ビット用データ信号の奇数ビットが“０”
によってマスクされているので、奇数番目の発熱体は発
熱しない。
偶数ビット用データ信号がプリンタのエンジンに入力さ
れると、偶数ビット用データ信号の奇数ビットが“０”
によってマスクされているので、奇数番目の発熱体は発
熱しない。
【００２４】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の第１の実施例に
おけるサーマルヘッドの駆動回路のブロック図である。
図８は本発明の第１の実施例におけるサーマルヘッドの
駆動回路の第１のタイムチャート、図９は本発明の第１
の実施例におけるサーマルヘッドの駆動回路の第２のタ
イムチャートである。
ながら詳細に説明する。図１は本発明の第１の実施例に
おけるサーマルヘッドの駆動回路のブロック図である。
図８は本発明の第１の実施例におけるサーマルヘッドの
駆動回路の第１のタイムチャート、図９は本発明の第１
の実施例におけるサーマルヘッドの駆動回路の第２のタ
イムチャートである。
【００２５】図において、２１は奇数ビット用シフトレ
ジスタ、２２は偶数ビット用シフトレジスタ、２３は奇
数ビット用ラッチ、２４は偶数ビット用ラッチである。
また、２５は奇数ビット用ラッチ２３に対応させて配設
されたナンドゲートＧ１、Ｇ３、…、Ｇｎ−１から成る
奇数ビット用ドライバ、２６は偶数ビット用ラッチ２４
に対応させて配設されたナンドゲートＧ２、Ｇ４、…、
Ｇｎから成る偶数ビット用ドライバ、ｄ1 、ｄ2 、…、
ｄn は各ナンドゲートＧ１、Ｇ２、…Ｇｎに接続された
ｎ個の発熱体である。
ジスタ、２２は偶数ビット用シフトレジスタ、２３は奇
数ビット用ラッチ、２４は偶数ビット用ラッチである。
また、２５は奇数ビット用ラッチ２３に対応させて配設
されたナンドゲートＧ１、Ｇ３、…、Ｇｎ−１から成る
奇数ビット用ドライバ、２６は偶数ビット用ラッチ２４
に対応させて配設されたナンドゲートＧ２、Ｇ４、…、
Ｇｎから成る偶数ビット用ドライバ、ｄ1 、ｄ2 、…、
ｄn は各ナンドゲートＧ１、Ｇ２、…Ｇｎに接続された
ｎ個の発熱体である。
【００２６】前記構成のサーマルヘッドの駆動回路にお
いて、まず、奇数ビットから成るデータ信号ＤＡＴＡ１
が、図示しない印字機構制御回路から奇数ビット用シフ
トレジスタ２１にｎ／２個のクロックＣＬＫと同期させ
てシリアルに転送される。この時、偶数ビットから成る
データ信号ＤＡＴＡ２はすべて“０”レベルにされ、前
記印字機構制御回路から偶数ビット用シフトレジスタ２
２にｎ／２個のクロックＣＬＫと同期させてシリアルに
転送される。
いて、まず、奇数ビットから成るデータ信号ＤＡＴＡ１
が、図示しない印字機構制御回路から奇数ビット用シフ
トレジスタ２１にｎ／２個のクロックＣＬＫと同期させ
てシリアルに転送される。この時、偶数ビットから成る
データ信号ＤＡＴＡ２はすべて“０”レベルにされ、前
記印字機構制御回路から偶数ビット用シフトレジスタ２
２にｎ／２個のクロックＣＬＫと同期させてシリアルに
転送される。
【００２７】前記データ信号ＤＡＴＡ１、ＤＡＴＡ２の
転送が終了すると、奇数ビット用シフトレジスタ２１か
ら奇数ビットのパラレルデータが出力され、偶数ビット
用シフトレジスタ２２から“０”のパラレルデータが出
力される。その後、ラッチ信号ＬＡＴＣＨが奇数ビット
用ラッチ２３及び偶数ビット用ラッチ２４に同時に入力
され、奇数ビット用ラッチ２３は奇数ビット用ドライバ
２５に対して奇数ビットのパラレルデータを出力し、偶
数ビット用ラッチ２４は偶数ビット用ドライバ２６に対
して“０”のパラレルデータを出力する。
転送が終了すると、奇数ビット用シフトレジスタ２１か
ら奇数ビットのパラレルデータが出力され、偶数ビット
用シフトレジスタ２２から“０”のパラレルデータが出
力される。その後、ラッチ信号ＬＡＴＣＨが奇数ビット
用ラッチ２３及び偶数ビット用ラッチ２４に同時に入力
され、奇数ビット用ラッチ２３は奇数ビット用ドライバ
２５に対して奇数ビットのパラレルデータを出力し、偶
数ビット用ラッチ２４は偶数ビット用ドライバ２６に対
して“０”のパラレルデータを出力する。
【００２８】そして、ストローブ信号ＳＴＢがハイレベ
ルである期間中において、奇数ビット用ドライバ２５の
ナンドゲートＧ１、Ｇ３、…、Ｇｎ−１のうち、入力さ
れた奇数ビットのパラレルデータが“１”であるものだ
けがオンになり、対応する発熱体ｄ1 、ｄ3 、…、ｄ
n-1 に電流ＩO が流れて作動させられる。その結果、デ
ータ信号ＤＡＴＡ１に対応する発熱体ｄ1 、ｄ3 、…、
ｄn-1 が発熱し、インクリボンにエネルギーを加える。
ルである期間中において、奇数ビット用ドライバ２５の
ナンドゲートＧ１、Ｇ３、…、Ｇｎ−１のうち、入力さ
れた奇数ビットのパラレルデータが“１”であるものだ
けがオンになり、対応する発熱体ｄ1 、ｄ3 、…、ｄ
n-1 に電流ＩO が流れて作動させられる。その結果、デ
ータ信号ＤＡＴＡ１に対応する発熱体ｄ1 、ｄ3 、…、
ｄn-1 が発熱し、インクリボンにエネルギーを加える。
【００２９】次に、同様の手順で、偶数ビットから成る
データ信号ＤＡＴＡ２が、前記印字機構制御回路から偶
数ビット用シフトレジスタ２２にｎ／２個のクロックＣ
ＬＫと同期させてシリアルに転送される。この時、奇数
ビットから成るデータ信号ＤＡＴＡ１はすべて“０”レ
ベルにされ、前記印字機構制御回路から奇数ビット用シ
フトレジスタ２１にｎ／２個のクロックＣＬＫと同期さ
せてシリアルに転送される。
データ信号ＤＡＴＡ２が、前記印字機構制御回路から偶
数ビット用シフトレジスタ２２にｎ／２個のクロックＣ
ＬＫと同期させてシリアルに転送される。この時、奇数
ビットから成るデータ信号ＤＡＴＡ１はすべて“０”レ
ベルにされ、前記印字機構制御回路から奇数ビット用シ
フトレジスタ２１にｎ／２個のクロックＣＬＫと同期さ
せてシリアルに転送される。
【００３０】前記データ信号ＤＡＴＡ１、ＤＡＴＡ２の
転送が終了すると、偶数ビット用シフトレジスタ２２か
ら偶数ビットのパラレルデータが出力され、奇数ビット
用シフトレジスタ２１から“０”のパラレルデータが出
力される。その後、ラッチ信号ＬＡＴＣＨが偶数ビット
用ラッチ２４及び奇数ビット用ラッチ２３に同時に入力
され、偶数ビット用ラッチ２４は偶数ビット用ドライバ
２６に対して偶数ビットのパラレルデータを出力し、奇
数ビット用ラッチ２３は奇数ビット用ドライバ２５に対
して“０”のパラレルデータを出力する。
転送が終了すると、偶数ビット用シフトレジスタ２２か
ら偶数ビットのパラレルデータが出力され、奇数ビット
用シフトレジスタ２１から“０”のパラレルデータが出
力される。その後、ラッチ信号ＬＡＴＣＨが偶数ビット
用ラッチ２４及び奇数ビット用ラッチ２３に同時に入力
され、偶数ビット用ラッチ２４は偶数ビット用ドライバ
２６に対して偶数ビットのパラレルデータを出力し、奇
数ビット用ラッチ２３は奇数ビット用ドライバ２５に対
して“０”のパラレルデータを出力する。
【００３１】そして、ストローブ信号ＳＴＢがハイレベ
ルである期間中において、偶数ビット用ドライバ２６の
ナンドゲートＧ２、Ｇ４、…、Ｇｎのうち、入力された
偶数ビットのパラレルデータが“１”であるものだけが
オンになり、対応する発熱体ｄ2 、ｄ4 、…、ｄn に電
流ＩO が流れて作動させられる。その結果、データ信号
ＤＡＴＡ２に対応する発熱体ｄ2 、ｄ4 、…、ｄn が発
熱し、インクリボンにエネルギーを加える。
ルである期間中において、偶数ビット用ドライバ２６の
ナンドゲートＧ２、Ｇ４、…、Ｇｎのうち、入力された
偶数ビットのパラレルデータが“１”であるものだけが
オンになり、対応する発熱体ｄ2 、ｄ4 、…、ｄn に電
流ＩO が流れて作動させられる。その結果、データ信号
ＤＡＴＡ２に対応する発熱体ｄ2 、ｄ4 、…、ｄn が発
熱し、インクリボンにエネルギーを加える。
【００３２】このように、発熱体ｄ1 、ｄ2 、…、ｄn
を奇数番目の発熱体ｄ1 、ｄ3 、…、ｄn-1 と偶数番目
の発熱体ｄ2 、ｄ4 、…、ｄn とに分割し、交互に時系
列で発熱させるようにしているので、隣接する発熱体に
よる影響を受けることがなくなる。したがって、各発熱
体ｄ1 〜ｄn をオン・オフさせて作動させるサーマルヘ
ッドにおいては、隣接する発熱体による影響を受けるこ
とがなく、本来形成されないドットが形成されることが
なくなるので、画像品位を向上させることができる。ま
た、発熱体ｄ1 〜ｄn をオンにする時間を変え、発生さ
せられるエネルギーを濃度階調に対応させて変更するサ
ーマルヘッドにおいては、隣接する発熱体による影響を
受けることがなく、ドット径が大きくなるのを防止する
ことができるので、画像品位を向上させることができ
る。
を奇数番目の発熱体ｄ1 、ｄ3 、…、ｄn-1 と偶数番目
の発熱体ｄ2 、ｄ4 、…、ｄn とに分割し、交互に時系
列で発熱させるようにしているので、隣接する発熱体に
よる影響を受けることがなくなる。したがって、各発熱
体ｄ1 〜ｄn をオン・オフさせて作動させるサーマルヘ
ッドにおいては、隣接する発熱体による影響を受けるこ
とがなく、本来形成されないドットが形成されることが
なくなるので、画像品位を向上させることができる。ま
た、発熱体ｄ1 〜ｄn をオンにする時間を変え、発生さ
せられるエネルギーを濃度階調に対応させて変更するサ
ーマルヘッドにおいては、隣接する発熱体による影響を
受けることがなく、ドット径が大きくなるのを防止する
ことができるので、画像品位を向上させることができ
る。
【００３３】さらに、すべての発熱体ｄ1 〜ｄn が同時
に作動させられることがないので、電源の容量を小さく
することができる。なお、隣接する発熱体による影響を
実験によって求め、ラッチ信号ＬＡＴＣＨの周期を調整
することができる。次に、本発明の第２の実施例につい
て説明する。
に作動させられることがないので、電源の容量を小さく
することができる。なお、隣接する発熱体による影響を
実験によって求め、ラッチ信号ＬＡＴＣＨの周期を調整
することができる。次に、本発明の第２の実施例につい
て説明する。
【００３４】図１０は本発明の第２の実施例におけるサ
ーマルヘッドの駆動回路のブロック図である。図におい
て、３０はＤＭＡコントローラ、３１は図示しないホス
トコンピュータから転送されたデータ信号ＤＡＴＡを受
信するインタフェース回路、３２は受信されたデータ信
号ＤＡＴＡを格納するメモリ、３３は前記データ信号Ｄ
ＡＴＡが転送されるルートを切り換えるためのゲートで
ある。前記ＤＭＡコントローラ３０は、インタフェース
回路３１、メモリ３２及びゲート３３との間においてデ
ータ信号ＤＡＴＡの流れを制御する。
ーマルヘッドの駆動回路のブロック図である。図におい
て、３０はＤＭＡコントローラ、３１は図示しないホス
トコンピュータから転送されたデータ信号ＤＡＴＡを受
信するインタフェース回路、３２は受信されたデータ信
号ＤＡＴＡを格納するメモリ、３３は前記データ信号Ｄ
ＡＴＡが転送されるルートを切り換えるためのゲートで
ある。前記ＤＭＡコントローラ３０は、インタフェース
回路３１、メモリ３２及びゲート３３との間においてデ
ータ信号ＤＡＴＡの流れを制御する。
【００３５】そして、ＤＭＡコントローラ３０は図示し
ないプリンタのエンジン３５からデータ転送命令ＬＳＹ
ＮＣを受けると、１ライン目のデータ信号ＤＡＴＡをメ
モリ３２から２回読み出す。そして、読み出されたデー
タ信号ＤＡＴＡはゲート３３においてルートが切り換え
られ、１／２ラインデータ作成回路３７に入力される。
前記ゲート３３におけるルートの切換えは、ゲート切換
回路３９において発生させられたゲート切換信号ＳＧ１
をゲート３３に入力することによって行われる。
ないプリンタのエンジン３５からデータ転送命令ＬＳＹ
ＮＣを受けると、１ライン目のデータ信号ＤＡＴＡをメ
モリ３２から２回読み出す。そして、読み出されたデー
タ信号ＤＡＴＡはゲート３３においてルートが切り換え
られ、１／２ラインデータ作成回路３７に入力される。
前記ゲート３３におけるルートの切換えは、ゲート切換
回路３９において発生させられたゲート切換信号ＳＧ１
をゲート３３に入力することによって行われる。
【００３６】前記１／２ラインデータ作成回路３７にお
いては、入力されたデータ信号ＤＡＴＡが１ドットおき
に非印字データである“０”によってマスクされる。そ
のために、前記１／２ラインデータ作成回路３７は、第
１ラインデータ作成部４２及び第２ラインデータ作成部
４３を有し、前記第１ラインデータ作成部４２において
は、１ラインデータの偶数ビットが“０”によってマス
クされ、奇数ビット用データ信号ＤＡＴＡ３が発生させ
られ、該奇数ビット用データ信号ＤＡＴＡ３がラインバ
ッファ４５に対して出力される。また、前記第２ライン
データ作成部４３においては、１ラインデータの奇数ビ
ットが“０”によってマスクされ、偶数ビット用データ
信号ＤＡＴＡ４が発生させられ、該偶数ビット用データ
信号ＤＡＴＡ４がラインバッファ４６に対して出力され
る。
いては、入力されたデータ信号ＤＡＴＡが１ドットおき
に非印字データである“０”によってマスクされる。そ
のために、前記１／２ラインデータ作成回路３７は、第
１ラインデータ作成部４２及び第２ラインデータ作成部
４３を有し、前記第１ラインデータ作成部４２において
は、１ラインデータの偶数ビットが“０”によってマス
クされ、奇数ビット用データ信号ＤＡＴＡ３が発生させ
られ、該奇数ビット用データ信号ＤＡＴＡ３がラインバ
ッファ４５に対して出力される。また、前記第２ライン
データ作成部４３においては、１ラインデータの奇数ビ
ットが“０”によってマスクされ、偶数ビット用データ
信号ＤＡＴＡ４が発生させられ、該偶数ビット用データ
信号ＤＡＴＡ４がラインバッファ４６に対して出力され
る。
【００３７】例えば、ホストコンピュータから送信され
た１ライン目のデータ信号ＤＡＴＡのビットデータが
“ＡＢＡＢＡＢＡＢＡＢ”（“Ａ”、“Ｂ”はそれぞれ
“１”又は“０”の２値データであるとする。）である
とすると、第１ラインデータ作成部４２によってライン
バッファ４５に対して出力される奇数ビット用データ信
号ＤＡＴＡ３のビットデータは“Ａ０Ａ０Ａ０Ａ０Ａ
０”になる。また、第２ラインデータ作成部４３によっ
てラインバッファ４６に対して出力される偶数ビット用
データ信号ＤＡＴＡ４のビットデータは“０Ｂ０Ｂ０Ｂ
０Ｂ０Ｂ”になる。このようにして、１ライン目のデー
タ信号ＤＡＴＡは１ビットデータおきに２分割され、奇
数ビット用データ信号ＤＡＴＡ３及び偶数ビット用デー
タ信号ＤＡＴＡ４として２個のラインバッファ４５、４
６に書き込まれる。
た１ライン目のデータ信号ＤＡＴＡのビットデータが
“ＡＢＡＢＡＢＡＢＡＢ”（“Ａ”、“Ｂ”はそれぞれ
“１”又は“０”の２値データであるとする。）である
とすると、第１ラインデータ作成部４２によってライン
バッファ４５に対して出力される奇数ビット用データ信
号ＤＡＴＡ３のビットデータは“Ａ０Ａ０Ａ０Ａ０Ａ
０”になる。また、第２ラインデータ作成部４３によっ
てラインバッファ４６に対して出力される偶数ビット用
データ信号ＤＡＴＡ４のビットデータは“０Ｂ０Ｂ０Ｂ
０Ｂ０Ｂ”になる。このようにして、１ライン目のデー
タ信号ＤＡＴＡは１ビットデータおきに２分割され、奇
数ビット用データ信号ＤＡＴＡ３及び偶数ビット用デー
タ信号ＤＡＴＡ４として２個のラインバッファ４５、４
６に書き込まれる。
【００３８】そして、該ラインバッファ４５、４６には
ゲート４８が接続され、前記ゲート切換回路３９におい
て発生させられたゲート切換信号ＳＧ１は、インバータ
４９によって反転させられて前記ゲート４８に入力され
る。したがって、該ゲート４８によってラインバッファ
４５、４６を選択的にエンジン３５に接続し、ラインバ
ッファ４５、４６から読み出された奇数ビット用データ
信号ＤＡＴＡ５及び偶数ビット用データ信号ＤＡＴＡ６
によって印字を行うことができる。
ゲート４８が接続され、前記ゲート切換回路３９におい
て発生させられたゲート切換信号ＳＧ１は、インバータ
４９によって反転させられて前記ゲート４８に入力され
る。したがって、該ゲート４８によってラインバッファ
４５、４６を選択的にエンジン３５に接続し、ラインバ
ッファ４５、４６から読み出された奇数ビット用データ
信号ＤＡＴＡ５及び偶数ビット用データ信号ＤＡＴＡ６
によって印字を行うことができる。
【００３９】この場合、ゲート３３には前記ゲート切換
信号ＳＧ１がそのまま入力されるのに対して、ゲート４
８には前記ゲート切換信号ＳＧ１が反転させられて入力
される。したがって、ゲート３３によって選択されるル
ートとゲート４８によって選択されるルートとが常に逆
にされる。なお、５１はリードアドレスカウンタであ
り、ラインバッファ４５、４６から奇数ビット用データ
信号ＤＡＴＡ５及び偶数ビット用データ信号ＤＡＴＡ６
を読み出すためのアドレス信号を出力する。この場合、
奇数ビット用データ信号ＤＡＴＡ３及び偶数ビット用デ
ータ信号ＤＡＴＡ４が書き込まれているラインバッファ
４５（又は４６）とは反対側のラインバッファ４６（又
は４５）から読み出される。
信号ＳＧ１がそのまま入力されるのに対して、ゲート４
８には前記ゲート切換信号ＳＧ１が反転させられて入力
される。したがって、ゲート３３によって選択されるル
ートとゲート４８によって選択されるルートとが常に逆
にされる。なお、５１はリードアドレスカウンタであ
り、ラインバッファ４５、４６から奇数ビット用データ
信号ＤＡＴＡ５及び偶数ビット用データ信号ＤＡＴＡ６
を読み出すためのアドレス信号を出力する。この場合、
奇数ビット用データ信号ＤＡＴＡ３及び偶数ビット用デ
ータ信号ＤＡＴＡ４が書き込まれているラインバッファ
４５（又は４６）とは反対側のラインバッファ４６（又
は４５）から読み出される。
【００４０】図１１は本発明の第２の実施例におけるサ
ーマルヘッドの駆動回路のタイムチャートである。ま
ず、ＤＭＡコントローラ３０（図１）は、タイミングｔ
１において１ライン目の奇数ビット用データ信号ＤＡＴ
Ａ３をラインバッファ４５に書き込み、印字に必要なデ
ータ転送命令ＬＳＹＮＣを受けるのを待機する。
ーマルヘッドの駆動回路のタイムチャートである。ま
ず、ＤＭＡコントローラ３０（図１）は、タイミングｔ
１において１ライン目の奇数ビット用データ信号ＤＡＴ
Ａ３をラインバッファ４５に書き込み、印字に必要なデ
ータ転送命令ＬＳＹＮＣを受けるのを待機する。
【００４１】そして、前記ＤＭＡコントローラ３０は、
タイミングｔ２においてデータ転送命令ＬＳＹＮＣをエ
ンジン３５から受けると、１ライン目の偶数ビット用デ
ータ信号ＤＡＴＡ４をラインバッファ４６に書き込む。
さらに、前記データ転送命令ＬＳＹＮＣをトリガとし
て、リードアドレスカウンタ５１が動作を開始し、前記
ラインバッファ４５から奇数ビット用データ信号ＤＡＴ
Ａ５が読み出される。
タイミングｔ２においてデータ転送命令ＬＳＹＮＣをエ
ンジン３５から受けると、１ライン目の偶数ビット用デ
ータ信号ＤＡＴＡ４をラインバッファ４６に書き込む。
さらに、前記データ転送命令ＬＳＹＮＣをトリガとし
て、リードアドレスカウンタ５１が動作を開始し、前記
ラインバッファ４５から奇数ビット用データ信号ＤＡＴ
Ａ５が読み出される。
【００４２】そして、前記奇数ビット用データ信号ＤＡ
ＴＡ５の読出しが終了すると、タイミングｔ３において
１／２ラッチ信号１／２ＬＡＴＣＨが出力され、奇数ビ
ット用データ信号ＤＡＴＡ５が図示しないサーマルヘッ
ドのラッチに保持され、続いて、ストローブ信号ＳＴＢ
が出力され、前記奇数ビット用データ信号ＤＡＴＡ５に
ついての印字が行われる。
ＴＡ５の読出しが終了すると、タイミングｔ３において
１／２ラッチ信号１／２ＬＡＴＣＨが出力され、奇数ビ
ット用データ信号ＤＡＴＡ５が図示しないサーマルヘッ
ドのラッチに保持され、続いて、ストローブ信号ＳＴＢ
が出力され、前記奇数ビット用データ信号ＤＡＴＡ５に
ついての印字が行われる。
【００４３】また、前記１／２ラッチ信号１／２ＬＡＴ
ＣＨは、偶数ビット用データ信号ＤＡＴＡ６をラインバ
ッファ４６から読み出す際のトリガ信号にもなり、リー
ドアドレスカウンタ５１が動作を開始し、前記ラインバ
ッファ４６から偶数ビット用データ信号ＤＡＴＡ６が読
み出される。そして、タイミングｔ４において偶数ビッ
ト用データ信号ＤＡＴＡ６は、データ転送命令ＬＳＹＮ
Ｃをトリガとしてラッチに保持され、続いて、ストロー
ブ信号ＳＴＢが出力され、前記偶数ビット用データ信号
ＤＡＴＡ６についての印字が行われる。
ＣＨは、偶数ビット用データ信号ＤＡＴＡ６をラインバ
ッファ４６から読み出す際のトリガ信号にもなり、リー
ドアドレスカウンタ５１が動作を開始し、前記ラインバ
ッファ４６から偶数ビット用データ信号ＤＡＴＡ６が読
み出される。そして、タイミングｔ４において偶数ビッ
ト用データ信号ＤＡＴＡ６は、データ転送命令ＬＳＹＮ
Ｃをトリガとしてラッチに保持され、続いて、ストロー
ブ信号ＳＴＢが出力され、前記偶数ビット用データ信号
ＤＡＴＡ６についての印字が行われる。
【００４４】このように、奇数ビット用データ信号ＤＡ
ＴＡ３がラインバッファ４５に書き込まれている間に、
前のラインの偶数ビット用データ信号ＤＡＴＡ６がライ
ンバッファ４６から読み出される。しかも、奇数ビット
用データ信号ＤＡＴＡ５についての印字が行われている
間に、次のラインの偶数ビット用データ信号ＤＡＴＡ６
がラインバッファ４６から読み出される。
ＴＡ３がラインバッファ４５に書き込まれている間に、
前のラインの偶数ビット用データ信号ＤＡＴＡ６がライ
ンバッファ４６から読み出される。しかも、奇数ビット
用データ信号ＤＡＴＡ５についての印字が行われている
間に、次のラインの偶数ビット用データ信号ＤＡＴＡ６
がラインバッファ４６から読み出される。
【００４５】なお、ＷDATA3 は奇数ビット用データ信号
ＤＡＴＡ３のライトイネーブル信号、ＷDATA4 は偶数ビ
ット用データ信号ＤＡＴＡ４のライトイネーブル信号、
ＲDA TA5 は奇数ビット用データ信号ＤＡＴＡ５のリード
イネーブル信号、ＲDATA6 は偶数ビット用データ信号Ｄ
ＡＴＡ６のリードイネーブル信号である。このように、
奇数ビット用データ信号ＤＡＴＡ５の偶数ビットが
“０”によってマスクされ、偶数ビット用データ信号Ｄ
ＡＴＡ６の奇数ビットが“０”によってマスクされてい
るので、サーマルヘッドの図示しない発熱体は奇数番目
の発熱体と偶数番目の発熱体とに分割され、交互に時系
列で発熱させられる。したがって、隣接する発熱体によ
る影響を受けることがなくなる。
ＤＡＴＡ３のライトイネーブル信号、ＷDATA4 は偶数ビ
ット用データ信号ＤＡＴＡ４のライトイネーブル信号、
ＲDA TA5 は奇数ビット用データ信号ＤＡＴＡ５のリード
イネーブル信号、ＲDATA6 は偶数ビット用データ信号Ｄ
ＡＴＡ６のリードイネーブル信号である。このように、
奇数ビット用データ信号ＤＡＴＡ５の偶数ビットが
“０”によってマスクされ、偶数ビット用データ信号Ｄ
ＡＴＡ６の奇数ビットが“０”によってマスクされてい
るので、サーマルヘッドの図示しない発熱体は奇数番目
の発熱体と偶数番目の発熱体とに分割され、交互に時系
列で発熱させられる。したがって、隣接する発熱体によ
る影響を受けることがなくなる。
【００４６】その結果、不要なドットが形成されること
がなくなるので、画像品位を向上させることができる。
さらに、すべての発熱体が同時に作動させられることが
ないので、電源の容量を小さくすることができる。しか
も、第１の実施例のように奇数ビット用シフトレジスタ
２１、偶数ビット用シフトレジスタ２２、奇数ビット用
ラッチ２３、偶数ビット用ラッチ２４等のハード構成に
する必要がなく、アルゴリズム構成にすることができる
ので、コストを削減することができる。
がなくなるので、画像品位を向上させることができる。
さらに、すべての発熱体が同時に作動させられることが
ないので、電源の容量を小さくすることができる。しか
も、第１の実施例のように奇数ビット用シフトレジスタ
２１、偶数ビット用シフトレジスタ２２、奇数ビット用
ラッチ２３、偶数ビット用ラッチ２４等のハード構成に
する必要がなく、アルゴリズム構成にすることができる
ので、コストを削減することができる。
【００４７】次に、本発明の第３の実施例について説明
する。図１２は本発明の第３の実施例におけるサーマル
ヘッドの駆動回路のブロック図である。図において、１
３０はＤＭＡコントローラ、１３１は図示しないホスト
コンピュータから転送されたデータ信号ＤＡＴＡを受信
するインタフェース回路、１３２は受信されたデータ信
号ＤＡＴＡを格納するメモリ、１３３は前記データ信号
ＤＡＴＡが転送されるルートを切り換えるためのゲート
である。前記ＤＭＡコントローラ１３０は、インタフェ
ース回路１３１、メモリ１３２及びゲート１３３との間
においてデータ信号ＤＡＴＡの流れを制御する。
する。図１２は本発明の第３の実施例におけるサーマル
ヘッドの駆動回路のブロック図である。図において、１
３０はＤＭＡコントローラ、１３１は図示しないホスト
コンピュータから転送されたデータ信号ＤＡＴＡを受信
するインタフェース回路、１３２は受信されたデータ信
号ＤＡＴＡを格納するメモリ、１３３は前記データ信号
ＤＡＴＡが転送されるルートを切り換えるためのゲート
である。前記ＤＭＡコントローラ１３０は、インタフェ
ース回路１３１、メモリ１３２及びゲート１３３との間
においてデータ信号ＤＡＴＡの流れを制御する。
【００４８】そして、ＤＭＡコントローラ１３０は図示
しないプリンタのエンジン１３５からデータ転送命令Ｌ
ＳＹＮＣを受けると、１ライン目のデータ信号ＤＡＴＡ
をメモリ１３２から２回読み出す。そして、読み出され
たデータ信号ＤＡＴＡはゲート１３３においてルートが
切り換えられ、１／２ラインデータ作成回路１３７に入
力される。前記ゲート１３３におけるルートの切換え
は、ゲート切換回路１３９において発生させられたゲー
ト切換信号ＳＧ１をゲート１３３に入力することによっ
て行われる。
しないプリンタのエンジン１３５からデータ転送命令Ｌ
ＳＹＮＣを受けると、１ライン目のデータ信号ＤＡＴＡ
をメモリ１３２から２回読み出す。そして、読み出され
たデータ信号ＤＡＴＡはゲート１３３においてルートが
切り換えられ、１／２ラインデータ作成回路１３７に入
力される。前記ゲート１３３におけるルートの切換え
は、ゲート切換回路１３９において発生させられたゲー
ト切換信号ＳＧ１をゲート１３３に入力することによっ
て行われる。
【００４９】前記１／２ラインデータ作成回路１３７に
おいては、入力されたデータ信号ＤＡＴＡが１ドットお
きに非印字データである“０”によってマスクされる。
そのために、前記１／２ラインデータ作成回路１３７
は、第１ラインデータ作成部１４２及び第２ラインデー
タ作成部１４３を有し、前記第１ラインデータ作成部１
４２においては、１ラインデータの偶数番目のバイトデ
ータが“０”によってマスクされ、奇数バイト用データ
信号ＤＡＴＡ７が発生させられ、該奇数バイト用データ
信号ＤＡＴＡ７がラインバッファ１４５に対して出力さ
れる。また、第２ラインデータ作成部１４３において
は、１ラインデータの先頭から奇数番目のバイトデータ
が“０”によってマスクされ、偶数バイト用データ信号
ＤＡＴＡ８が発生させられ、該偶数バイト用データ信号
ＤＡＴＡ８がラインバッファ１４６に対して出力され
る。
おいては、入力されたデータ信号ＤＡＴＡが１ドットお
きに非印字データである“０”によってマスクされる。
そのために、前記１／２ラインデータ作成回路１３７
は、第１ラインデータ作成部１４２及び第２ラインデー
タ作成部１４３を有し、前記第１ラインデータ作成部１
４２においては、１ラインデータの偶数番目のバイトデ
ータが“０”によってマスクされ、奇数バイト用データ
信号ＤＡＴＡ７が発生させられ、該奇数バイト用データ
信号ＤＡＴＡ７がラインバッファ１４５に対して出力さ
れる。また、第２ラインデータ作成部１４３において
は、１ラインデータの先頭から奇数番目のバイトデータ
が“０”によってマスクされ、偶数バイト用データ信号
ＤＡＴＡ８が発生させられ、該偶数バイト用データ信号
ＤＡＴＡ８がラインバッファ１４６に対して出力され
る。
【００５０】例えば、ホストコンピュータから送信され
た１ライン目のデータ信号ＤＡＴＡのバイトデータが
“ＣＤＣＤＣＤＣＤＣＤ”（“Ｃ”、“Ｄ”はそれぞれ
“００Ｈ”から“ＦＦＨ”までの多値データであるとす
る。）であるとすると、第１ラインデータ作成部１４２
によってラインバッファ１４５に対して出力される奇数
バイト用データ信号ＤＡＴＡ７のバイトデータは“Ｃ０
Ｃ０Ｃ０Ｃ０Ｃ０”になる。また、第２ラインデータ作
成部１４３によってラインバッファ１４６に対して出力
される偶数バイト用データ信号ＤＡＴＡ８のバイトデー
タは“０Ｄ０Ｄ０Ｄ０Ｄ０Ｄ”になる。このようにし
て、１ライン目のデータ信号ＤＡＴＡは１バイトデータ
おきに２分割され、奇数バイト用データ信号ＤＡＴＡ７
及び偶数バイト用データ信号ＤＡＴＡ８として２個のラ
インバッファ１４５、１４６に書き込まれる。
た１ライン目のデータ信号ＤＡＴＡのバイトデータが
“ＣＤＣＤＣＤＣＤＣＤ”（“Ｃ”、“Ｄ”はそれぞれ
“００Ｈ”から“ＦＦＨ”までの多値データであるとす
る。）であるとすると、第１ラインデータ作成部１４２
によってラインバッファ１４５に対して出力される奇数
バイト用データ信号ＤＡＴＡ７のバイトデータは“Ｃ０
Ｃ０Ｃ０Ｃ０Ｃ０”になる。また、第２ラインデータ作
成部１４３によってラインバッファ１４６に対して出力
される偶数バイト用データ信号ＤＡＴＡ８のバイトデー
タは“０Ｄ０Ｄ０Ｄ０Ｄ０Ｄ”になる。このようにし
て、１ライン目のデータ信号ＤＡＴＡは１バイトデータ
おきに２分割され、奇数バイト用データ信号ＤＡＴＡ７
及び偶数バイト用データ信号ＤＡＴＡ８として２個のラ
インバッファ１４５、１４６に書き込まれる。
【００５１】そして、該ラインバッファ１４５、１４６
にはゲート１４８が接続され、前記ゲート切換回路１３
９において発生させられたゲート切換信号ＳＧ１は、イ
ンバータ１４９によって反転させられて前記ゲート１４
８に入力される。したがって、該ゲート１４８によって
ラインバッファ１４５、１４６を選択的にエンジン１３
５に接続し、ラインバッファ１４５、１４６から読み出
された奇数バイト用データ信号ＤＡＴＡ９及び偶数バイ
ト用データ信号ＤＡＴＡ１０についての印字を行うこと
ができる。
にはゲート１４８が接続され、前記ゲート切換回路１３
９において発生させられたゲート切換信号ＳＧ１は、イ
ンバータ１４９によって反転させられて前記ゲート１４
８に入力される。したがって、該ゲート１４８によって
ラインバッファ１４５、１４６を選択的にエンジン１３
５に接続し、ラインバッファ１４５、１４６から読み出
された奇数バイト用データ信号ＤＡＴＡ９及び偶数バイ
ト用データ信号ＤＡＴＡ１０についての印字を行うこと
ができる。
【００５２】この場合、ゲート１３３には前記ゲート切
換信号ＳＧ１がそのまま入力されるのに対して、ゲート
１４８には前記ゲート切換信号ＳＧ１が反転させられて
入力される。したがって、ゲート１３３によって選択さ
れるルートとゲート１４８によって選択されるルートと
が常に逆にされる。なお、１５１はリードアドレスカウ
ンタであり、ラインバッファ１４５、１４６から奇数バ
イト用データ信号ＤＡＴＡ９及び偶数バイト用データ信
号ＤＡＴＡ１０を読み出すためのアドレス信号を出力す
る。この場合、奇数バイト用データ信号ＤＡＴＡ７及び
偶数バイト用データ信号ＤＡＴＡ８が書き込まれている
ラインバッファ１４５（又は１４６）とは反対側のライ
ンバッファ１４６（又は１４５）から読み出される。
換信号ＳＧ１がそのまま入力されるのに対して、ゲート
１４８には前記ゲート切換信号ＳＧ１が反転させられて
入力される。したがって、ゲート１３３によって選択さ
れるルートとゲート１４８によって選択されるルートと
が常に逆にされる。なお、１５１はリードアドレスカウ
ンタであり、ラインバッファ１４５、１４６から奇数バ
イト用データ信号ＤＡＴＡ９及び偶数バイト用データ信
号ＤＡＴＡ１０を読み出すためのアドレス信号を出力す
る。この場合、奇数バイト用データ信号ＤＡＴＡ７及び
偶数バイト用データ信号ＤＡＴＡ８が書き込まれている
ラインバッファ１４５（又は１４６）とは反対側のライ
ンバッファ１４６（又は１４５）から読み出される。
【００５３】ところで、前記奇数バイト用データ信号Ｄ
ＡＴＡ９及び偶数バイト用データ信号ＤＡＴＡ１０は、
ゲート１４８によってルートが選択された後に、データ
比較回路１６０において比較値と比較される。そのため
に、階調ラッチ回路１６１が配設され、該階調ラッチ回
路１６１はエンジン３５からデータ転送命令ＬＳＹＮＣ
を受けると、“０”〜“７”の比較値ＲＥＦを発生さ
せ、前記データ比較回路１６０に対して出力する。
ＡＴＡ９及び偶数バイト用データ信号ＤＡＴＡ１０は、
ゲート１４８によってルートが選択された後に、データ
比較回路１６０において比較値と比較される。そのため
に、階調ラッチ回路１６１が配設され、該階調ラッチ回
路１６１はエンジン３５からデータ転送命令ＬＳＹＮＣ
を受けると、“０”〜“７”の比較値ＲＥＦを発生さ
せ、前記データ比較回路１６０に対して出力する。
【００５４】該データ比較回路１６０においては、前記
比較値ＲＥＦと奇数バイト用データ信号ＤＡＴＡ９又は
偶数バイト用データ信号ＤＡＴＡ１０とを比較し、奇数
バイト用データ信号ＤＡＴＡ９又は偶数バイト用データ
信号ＤＡＴＡ１０が比較値ＲＥＦより大きい場合は
“１”（印字データ）を出力し、奇数バイト用データ信
号ＤＡＴＡ９又は偶数バイト用データ信号ＤＡＴＡ１０
が比較値ＲＥＦ以下である場合は“０”（非印字デー
タ）を出力する。
比較値ＲＥＦと奇数バイト用データ信号ＤＡＴＡ９又は
偶数バイト用データ信号ＤＡＴＡ１０とを比較し、奇数
バイト用データ信号ＤＡＴＡ９又は偶数バイト用データ
信号ＤＡＴＡ１０が比較値ＲＥＦより大きい場合は
“１”（印字データ）を出力し、奇数バイト用データ信
号ＤＡＴＡ９又は偶数バイト用データ信号ＤＡＴＡ１０
が比較値ＲＥＦ以下である場合は“０”（非印字デー
タ）を出力する。
【００５５】例えば、８階調を表現しようとする場合
は、１バイトデータの上位３ビットと“０”〜“７”の
比較値ＲＥＦとを比較する。したがって、データ比較回
路１６０における比較は８回行われることになる。この
ようにして、奇数バイト用データ信号ＤＡＴＡ９及び偶
数バイト用データ信号ＤＡＴＡ１０はそれぞれ８個の１
／１６ラインデータになる。
は、１バイトデータの上位３ビットと“０”〜“７”の
比較値ＲＥＦとを比較する。したがって、データ比較回
路１６０における比較は８回行われることになる。この
ようにして、奇数バイト用データ信号ＤＡＴＡ９及び偶
数バイト用データ信号ＤＡＴＡ１０はそれぞれ８個の１
／１６ラインデータになる。
【００５６】そして、奇数バイト用データ信号ＤＡＴＡ
９についての８個の１／１６ラインデータ及び偶数バイ
ト用データ信号ＤＡＴＡ１０についての８個の１／１６
ラインデータが前記エンジン１３５に逐次転送される。
そして、合計１６個の１／１６ラインデータはエンジン
１３５に転送されるたびに図示しないラッチに保持さ
れ、印字が行われる。
９についての８個の１／１６ラインデータ及び偶数バイ
ト用データ信号ＤＡＴＡ１０についての８個の１／１６
ラインデータが前記エンジン１３５に逐次転送される。
そして、合計１６個の１／１６ラインデータはエンジン
１３５に転送されるたびに図示しないラッチに保持さ
れ、印字が行われる。
【００５７】図１３は本発明の第３の実施例におけるサ
ーマルヘッドの駆動回路のタイムチャートである。デー
タ転送命令ＬＳＹＮＣが入力されると、１ライン目の奇
数バイト用データ信号ＤＡＴＡ９が前記データ比較回路
１６０（図１２）に入力され、“０”の比較値ＲＥＦと
比較される。奇数バイト用データ信号ＤＡＴＡ９が
“０”の比較値ＲＥＦより大きい場合は“１”が出力さ
れ、奇数バイト用データ信号ＤＡＴＡ９が“０”の比較
値ＲＥＦ以下である場合は“０”が出力される。
ーマルヘッドの駆動回路のタイムチャートである。デー
タ転送命令ＬＳＹＮＣが入力されると、１ライン目の奇
数バイト用データ信号ＤＡＴＡ９が前記データ比較回路
１６０（図１２）に入力され、“０”の比較値ＲＥＦと
比較される。奇数バイト用データ信号ＤＡＴＡ９が
“０”の比較値ＲＥＦより大きい場合は“１”が出力さ
れ、奇数バイト用データ信号ＤＡＴＡ９が“０”の比較
値ＲＥＦ以下である場合は“０”が出力される。
【００５８】次に、アドレスカウンタ１５１によって１
／１６ラインデータのデータ数の計数が終了すると、１
／１６ラッチ信号１／１６ＬＡＴＣＨが図示しないサー
マルヘッドのラッチに対して出力され、続いてストロー
ブ信号ＳＴＢも出力され、印字が行われる。その後、１
ライン目の偶数バイト用データ信号ＤＡＴＡ１０が前記
データ比較回路１６０に入力され、“０”の比較値ＲＥ
Ｆと比較され、同様に印字が行われる。
／１６ラインデータのデータ数の計数が終了すると、１
／１６ラッチ信号１／１６ＬＡＴＣＨが図示しないサー
マルヘッドのラッチに対して出力され、続いてストロー
ブ信号ＳＴＢも出力され、印字が行われる。その後、１
ライン目の偶数バイト用データ信号ＤＡＴＡ１０が前記
データ比較回路１６０に入力され、“０”の比較値ＲＥ
Ｆと比較され、同様に印字が行われる。
【００５９】続いて、前記“１”の比較値ＲＥＦによっ
て比較を行い、比較結果に基づいて印字が行われる。こ
のように、奇数バイト用データ信号ＤＡＴＡ９の偶数番
目のバイトデータが“０”によってマスクされ、偶数バ
イト用データ信号ＤＡＴＡ１０の奇数番目のバイトデー
タが“０”によってマスクされているので、サーマルヘ
ッドの図示しない発熱体は奇数番目の発熱体と偶数番目
の発熱体とに分割され、交互に時系列で発熱させられ
る。
て比較を行い、比較結果に基づいて印字が行われる。こ
のように、奇数バイト用データ信号ＤＡＴＡ９の偶数番
目のバイトデータが“０”によってマスクされ、偶数バ
イト用データ信号ＤＡＴＡ１０の奇数番目のバイトデー
タが“０”によってマスクされているので、サーマルヘ
ッドの図示しない発熱体は奇数番目の発熱体と偶数番目
の発熱体とに分割され、交互に時系列で発熱させられ
る。
【００６０】したがって、隣接する発熱体による影響を
受けることがなく、ドット径が大きくなるのを防止する
ことができるので、画像品位を向上させることができ
る。さらに、すべての発熱体が同時に作動させられるこ
とがないので、電源の容量を小さくすることができる。
図１４は本発明の第４の実施例におけるサーマルヘッド
の駆動回路のタイムチャートである。
受けることがなく、ドット径が大きくなるのを防止する
ことができるので、画像品位を向上させることができ
る。さらに、すべての発熱体が同時に作動させられるこ
とがないので、電源の容量を小さくすることができる。
図１４は本発明の第４の実施例におけるサーマルヘッド
の駆動回路のタイムチャートである。
【００６１】この場合、奇数バイト用データ信号ＤＡＴ
Ａ９についての８個の１／１６ラインデータが前記デー
タ比較回路１６０（図１２）に対して連続して出力さ
れ、その後、偶数バイト用データ信号ＤＡＴＡ１０につ
いての８個の１／１６ラインデータが前記データ比較回
路１６０に対して連続して出力されるようになってい
る。
Ａ９についての８個の１／１６ラインデータが前記デー
タ比較回路１６０（図１２）に対して連続して出力さ
れ、その後、偶数バイト用データ信号ＤＡＴＡ１０につ
いての８個の１／１６ラインデータが前記データ比較回
路１６０に対して連続して出力されるようになってい
る。
【００６２】なお、本発明は前記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々変形させるこ
とが可能であり、それらを本発明の範囲から排除するも
のではない。
のではなく、本発明の趣旨に基づいて種々変形させるこ
とが可能であり、それらを本発明の範囲から排除するも
のではない。
【００６３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、サーマルヘッドの駆動回路においては、１ライン
の奇数ビットから成るデータ信号を発生させる手段と、
１ラインの偶数ビットから成るデータ信号を発生させる
手段と、“０”データを発生させる手段と、奇数ビット
用シフトレジスタと、偶数ビット用シフトレジスタとを
有する。
れば、サーマルヘッドの駆動回路においては、１ライン
の奇数ビットから成るデータ信号を発生させる手段と、
１ラインの偶数ビットから成るデータ信号を発生させる
手段と、“０”データを発生させる手段と、奇数ビット
用シフトレジスタと、偶数ビット用シフトレジスタとを
有する。
【００６４】この場合、奇数ビット用シフトレジスタに
は奇数ビットから成るデータ信号又は“０”データが入
力され、偶数ビット用シフトレジスタには偶数ビットか
ら成る信号又は“０”データが入力される。また、前記
奇数ビット用シフトレジスタに対して奇数ビットから成
るデータ信号を出力するタイミングにおいて、偶数ビッ
ト用シフトレジスタに対して“０”データを出力すると
ともに、前記偶数ビット用シフトレジスタに対して偶数
ビットから成るデータ信号を出力するタイミングにおい
て、奇数ビット用シフトレジスタに対して“０”データ
を出力する手段と、前記奇数ビット用シフトレジスタ及
び偶数ビット用シフトレジスタの出力に対応して選択的
に発熱する発熱体とを有する。
は奇数ビットから成るデータ信号又は“０”データが入
力され、偶数ビット用シフトレジスタには偶数ビットか
ら成る信号又は“０”データが入力される。また、前記
奇数ビット用シフトレジスタに対して奇数ビットから成
るデータ信号を出力するタイミングにおいて、偶数ビッ
ト用シフトレジスタに対して“０”データを出力すると
ともに、前記偶数ビット用シフトレジスタに対して偶数
ビットから成るデータ信号を出力するタイミングにおい
て、奇数ビット用シフトレジスタに対して“０”データ
を出力する手段と、前記奇数ビット用シフトレジスタ及
び偶数ビット用シフトレジスタの出力に対応して選択的
に発熱する発熱体とを有する。
【００６５】この場合、奇数ビット用シフトレジスタの
出力に対応して奇数番目の発熱体が選択的に発熱してい
る間においては、偶数番目の発熱体は発熱しない。ま
た、偶数ビット用シフトレジスタの出力に対応して偶数
番目の発熱体が選択的に発熱している間においては、奇
数番目の発熱体は発熱しない。したがって、奇数番目の
発熱体と偶数番目の発熱体とを交互に時系列で発熱させ
るようにしているので、発熱体をオン・オフさせて作動
させるサーマルヘッドにおいては、隣接する発熱体によ
る影響を受けることがなくなる。その結果、不要ドット
が形成されることがなくなるので、画像品位を向上させ
ることができる。
出力に対応して奇数番目の発熱体が選択的に発熱してい
る間においては、偶数番目の発熱体は発熱しない。ま
た、偶数ビット用シフトレジスタの出力に対応して偶数
番目の発熱体が選択的に発熱している間においては、奇
数番目の発熱体は発熱しない。したがって、奇数番目の
発熱体と偶数番目の発熱体とを交互に時系列で発熱させ
るようにしているので、発熱体をオン・オフさせて作動
させるサーマルヘッドにおいては、隣接する発熱体によ
る影響を受けることがなくなる。その結果、不要ドット
が形成されることがなくなるので、画像品位を向上させ
ることができる。
【００６６】また、発熱体をオンにする時間を変え、発
生させられるエネルギーを濃度階調に対応させて変更す
るサーマルヘッドにおいては、隣接する発熱体による影
響を受けることがなく、ドット径が大きくなるのを防止
することができるので、画像品位を向上させることがで
きる。さらに、すべての発熱体が同時に作動させられる
ことがないので、電源の容量を小さくすることができ
る。
生させられるエネルギーを濃度階調に対応させて変更す
るサーマルヘッドにおいては、隣接する発熱体による影
響を受けることがなく、ドット径が大きくなるのを防止
することができるので、画像品位を向上させることがで
きる。さらに、すべての発熱体が同時に作動させられる
ことがないので、電源の容量を小さくすることができ
る。
【００６７】本発明の他のサーマルヘッドの駆動回路に
おいては、１ラインのデータ信号のうち偶数ビットを
“０”によってマスクして奇数ビット用データ信号を発
生させる第１ラインデータ作成手段と、１ラインのデー
タ信号のうち奇数ビットを“０”によってマスクして偶
数ビット用データ信号を発生させる第２ラインデータ作
成手段と、奇数ビット用データ信号を格納する第１のラ
インバッファと、偶数ビット用データ信号を格納する第
２のラインバッファとを有する。
おいては、１ラインのデータ信号のうち偶数ビットを
“０”によってマスクして奇数ビット用データ信号を発
生させる第１ラインデータ作成手段と、１ラインのデー
タ信号のうち奇数ビットを“０”によってマスクして偶
数ビット用データ信号を発生させる第２ラインデータ作
成手段と、奇数ビット用データ信号を格納する第１のラ
インバッファと、偶数ビット用データ信号を格納する第
２のラインバッファとを有する。
【００６８】そして、前記第１のラインバッファに格納
された奇数ビット用データ信号と第２のラインバッファ
に格納された偶数ビット用データ信号とをプリンタのエ
ンジンに対して交互に出力する切換手段を有する。この
場合、第１のラインバッファに格納された奇数ビット用
データ信号がプリンタのエンジンに入力されると、偶数
番目の発熱体は発熱しない。また、第２のラインバッフ
ァに格納された偶数ビット用データ信号がプリンタのエ
ンジンに入力されると、奇数番目の発熱体は発熱しな
い。
された奇数ビット用データ信号と第２のラインバッファ
に格納された偶数ビット用データ信号とをプリンタのエ
ンジンに対して交互に出力する切換手段を有する。この
場合、第１のラインバッファに格納された奇数ビット用
データ信号がプリンタのエンジンに入力されると、偶数
番目の発熱体は発熱しない。また、第２のラインバッフ
ァに格納された偶数ビット用データ信号がプリンタのエ
ンジンに入力されると、奇数番目の発熱体は発熱しな
い。
【００６９】したがって、奇数番目の発熱体と偶数番目
の発熱体とを交互に時系列で発熱させるようにしている
ので、発熱体をオン・オフさせて作動させるサーマルヘ
ッドにおいては、隣接する発熱体による影響を受けるこ
とがなくなる。その結果、本来形成されないドットが形
成されることがなくなるので、画像品位を向上させるこ
とができる。
の発熱体とを交互に時系列で発熱させるようにしている
ので、発熱体をオン・オフさせて作動させるサーマルヘ
ッドにおいては、隣接する発熱体による影響を受けるこ
とがなくなる。その結果、本来形成されないドットが形
成されることがなくなるので、画像品位を向上させるこ
とができる。
【００７０】また、発熱体をオンにする時間を変え、発
生させられるエネルギーを濃度階調に対応させて変更す
るサーマルヘッドにおいては、隣接する発熱体による影
響を受けることがなく、ドット径が大きくなるのを防止
することができるので、画像品位を向上させることがで
きる。さらに、すべての発熱体が同時に作動させられる
ことがないので、電源の容量を小さくすることができ
る。
生させられるエネルギーを濃度階調に対応させて変更す
るサーマルヘッドにおいては、隣接する発熱体による影
響を受けることがなく、ドット径が大きくなるのを防止
することができるので、画像品位を向上させることがで
きる。さらに、すべての発熱体が同時に作動させられる
ことがないので、電源の容量を小さくすることができ
る。
【図１】本発明の第１の実施例におけるサーマルヘッド
の駆動回路のブロック図である。
の駆動回路のブロック図である。
【図２】従来のサーマルヘッドの駆動回路を示すブロッ
ク図である。
ク図である。
【図３】従来のサーマルヘッドの駆動回路の第１のタイ
ムチャートである。
ムチャートである。
【図４】従来のサーマルヘッドの駆動回路の第２のタイ
ムチャートである。
ムチャートである。
【図５】従来のサーマルヘッドにおけるエネルギーとド
ット径との関係図である。
ット径との関係図である。
【図６】従来のサーマルヘッドにおける発熱体の状態と
温度との関係を示す第１の図である。
温度との関係を示す第１の図である。
【図７】従来のサーマルヘッドにおける発熱体の状態と
温度との関係を示す第２の図である。
温度との関係を示す第２の図である。
【図８】本発明の第１の実施例におけるサーマルヘッド
の駆動回路の第１のタイムチャートである。
の駆動回路の第１のタイムチャートである。
【図９】本発明の第１の実施例におけるサーマルヘッド
の駆動回路の第２のタイムチャートである。
の駆動回路の第２のタイムチャートである。
【図１０】本発明の第２の実施例におけるサーマルヘッ
ドの駆動回路のブロック図である。
ドの駆動回路のブロック図である。
【図１１】本発明の第２の実施例におけるサーマルヘッ
ドの駆動回路のタイムチャートである。
ドの駆動回路のタイムチャートである。
【図１２】本発明の第３の実施例におけるサーマルヘッ
ドの駆動回路のブロック図である。
ドの駆動回路のブロック図である。
【図１３】本発明の第３の実施例におけるサーマルヘッ
ドの駆動回路のタイムチャートである。
ドの駆動回路のタイムチャートである。
【図１４】本発明の第４の実施例におけるサーマルヘッ
ドの駆動回路のタイムチャートである。
ドの駆動回路のタイムチャートである。
２１ 奇数ビット用シフトレジスタ ２２ 偶数ビット用シフトレジスタ ２３ 奇数ビット用ラッチ ２４ 偶数ビット用ラッチ ２５ 奇数ビット用ドライバ ２６ 偶数ビット用ドライバ ｄ1 、ｄ2 、…、ｄn 発熱体
Claims (4)
- 【請求項１】 （ａ）１ラインの奇数ビットから成るデ
ータ信号を発生させる手段と、（ｂ）１ラインの偶数ビ
ットから成るデータ信号を発生させる手段と、（ｃ）
“０”データを発生させる手段と、（ｄ）奇数ビット用
シフトレジスタと、（ｅ）偶数ビット用シフトレジスタ
と、（ｆ）前記奇数ビット用シフトレジスタに対して奇
数ビットから成るデータ信号を出力するタイミングにお
いて、偶数ビット用シフトレジスタに対して“０”デー
タを出力するとともに、前記偶数ビット用シフトレジス
タに対して偶数ビットから成るデータ信号を出力するタ
イミングにおいて、奇数ビット用シフトレジスタに対し
て“０”データを出力する手段と、（ｇ）前記奇数ビッ
ト用シフトレジスタ及び偶数ビット用シフトレジスタの
出力に対応して選択的に発熱する発熱体とを有すること
を特徴とするサーマルヘッドの駆動回路。 - 【請求項２】 （ａ）１ラインのデータ信号のうち偶数
ビットを“０”によってマスクして奇数ビット用データ
信号を発生させる第１ラインデータ作成手段と、（ｂ）
１ラインのデータ信号のうち奇数ビットを“０”によっ
てマスクして偶数ビット用データ信号を発生させる第２
ラインデータ作成手段と、（ｃ）奇数ビット用データ信
号を格納する第１のラインバッファと、（ｄ）偶数ビッ
ト用データ信号を格納する第２のラインバッファと、
（ｅ）前記第１のラインバッファに格納された奇数ビッ
ト用データ信号と第２のラインバッファに格納された偶
数ビット用データ信号とをプリンタのエンジンに対して
交互に出力する切換手段とを有することを特徴とするサ
ーマルヘッドの駆動回路。 - 【請求項３】 前記切換手段によって出力された奇数ビ
ット用データ信号及び偶数ビット用データ信号は２値デ
ータである請求項２に記載のサーマルヘッドの駆動回
路。 - 【請求項４】 （ａ）前記切換手段によって出力された
奇数ビット用データ信号及び偶数ビット用データ信号は
多値データであり、（ｂ）階調表現を行うための比較値
を発生させる階調ラッチ回路と、（ｃ）前記多値データ
と比較値とを比較するデータ比較回路とを有する請求項
２に記載のサーマルヘッドの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13070394A JPH07329337A (ja) | 1994-06-13 | 1994-06-13 | サーマルヘッドの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13070394A JPH07329337A (ja) | 1994-06-13 | 1994-06-13 | サーマルヘッドの駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07329337A true JPH07329337A (ja) | 1995-12-19 |
Family
ID=15040606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13070394A Withdrawn JPH07329337A (ja) | 1994-06-13 | 1994-06-13 | サーマルヘッドの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07329337A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006347034A (ja) * | 2005-06-16 | 2006-12-28 | Max Co Ltd | サーマルプリンタ |
| US7956836B2 (en) * | 2003-03-31 | 2011-06-07 | Sharp Kabushiki Kaisha | Liquid crystal display device having balanced clock signal lines |
-
1994
- 1994-06-13 JP JP13070394A patent/JPH07329337A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7956836B2 (en) * | 2003-03-31 | 2011-06-07 | Sharp Kabushiki Kaisha | Liquid crystal display device having balanced clock signal lines |
| JP2006347034A (ja) * | 2005-06-16 | 2006-12-28 | Max Co Ltd | サーマルプリンタ |
| JP4735070B2 (ja) * | 2005-06-16 | 2011-07-27 | マックス株式会社 | サーマルプリンタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6071271A (ja) | 感熱記録装置 | |
| US5548319A (en) | Gradation data method processing including repeated reading and recording of high density data | |
| JPH07329337A (ja) | サーマルヘッドの駆動回路 | |
| JPH081996A (ja) | ラインヘッド | |
| JP4735070B2 (ja) | サーマルプリンタ | |
| JPH0243060A (ja) | サーマルヘッド駆動装置 | |
| JPH03193469A (ja) | サーマルヘッドの階調制御回路 | |
| JPS58215376A (ja) | 感熱記録装置 | |
| JP2838015B2 (ja) | プリントヘッド | |
| US5629731A (en) | Thermal printing apparatus having a thermal print head and line buffer | |
| JP2825501B2 (ja) | プリンタ | |
| JPH0236958A (ja) | 多階調熱記録における通電制御方法 | |
| EP0391689A2 (en) | Thermal line printer | |
| JP2855047B2 (ja) | プリントヘッド | |
| JP2006321191A (ja) | サーマルプリンタ | |
| JP2930088B2 (ja) | 感熱記録装置の階調記録方法 | |
| JP2003291429A (ja) | サーマルヘッドドライバ回路 | |
| JPH05305725A (ja) | サーマルヘッド及びそれを備えた電子機器 | |
| JP2001301211A (ja) | サーマルヘッドの制御装置とヘッドドライブｉｃ | |
| JP4228464B2 (ja) | プリンタの制御装置およびプリンタ | |
| JPH02158356A (ja) | 印写装置 | |
| JPH09216398A (ja) | サーマルプリンタの印刷方法 | |
| JPS60198964A (ja) | 多階調プリンタ | |
| JPH04179556A (ja) | 記録装置 | |
| JP2000108397A (ja) | サーマルプリントヘッドの制御方法及び制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |