JPH03109771A

JPH03109771A - 固体撮像素子の製造方法

Info

Publication number: JPH03109771A
Application number: JP1248530A
Authority: JP
Inventors: Yoshiaki Suzuki; 芳明鈴木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-09-25
Filing date: 1989-09-25
Publication date: 1991-05-09
Anticipated expiration: 2011-03-27
Also published as: JPH0831587B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は固体撮像素子に関し、特に、複数の受光部と該
複数の受光部で光電変換された電荷を転送する電荷結合
素子とを備えた固体撮像素子に関する。

［従来の技術］第５図（ａ）は、この種従来の固体撮像素子の断面図で
ある。同図において、５１はｎ型シリコン基板、５２は
ｐ型ウェル領域、５３はｎ型の電荷転送領域、５４はｐ
＋型のチャネルストップ領域、５５は光電変換素子であ
るｎ型の受光部、５６は電荷転送のための多結晶シリコ
ンによる第１転送電極、５７は同じく第２転送電極、５
８は電荷転送領域５３に光が入射するのを防ぐアルミニ
ウムによる遮光膜、５９は各層を電気的に分離するため
の絶縁膜である。

従来の固体撮像素子にあってはこのように、受光部、電
荷転送領域およびチャネルストップ領域が全て同一平面
上に配置されていた。

第５図（ｂ）は、積層型と呼ばれる従来の固体撮像素子
の断面図である。この例では、受光部５５ａを電荷転送
電極上まで延在させて感度の向上を図っている。また、
この例においては遮光Ｂ５８ａはモリブデン等の高融点
金属材料を用いて形成されている。

［発明が解決しようとする課題］第５図＜ａ＞に図示された従来の固体撮像素子では、受
光部、電荷転送領域およびこれらの各領域間と隣接した
画素間を分離するチャネルストップ領域が同一平面上に
形成されているため、一画素における受光部面積の占め
る割合が通常２０乃至４０％と小さくなっている。

一方、最近の固体撮像素子においては、高解像度が要求
されているために画素数が増加しているが、チップ寸法
はカメラの光学系で制約されているので、従来と同一寸
法のチップ内により多くの画素数を導入する必要がある
０例えば、１／２インチ光学系で４０万画素に対応する
のに１画素について約８０μｍ２１ｉｌ！保できるのに
対し、ＨＤＴＶ対応の２００万画素を同じ１／２インチ
光学系で達成するためには１画素当たりの面積は約１４
μｍ２に低下する。したがって、従来の撮像素子では１
画素における受光部の面積も小さくなり、感度不足が問
題となってくる。

感度を向上させるための従来の手法としては以下のもの
が提案されている。

■　第５図（ｂ）に示すように、受光部を電荷転送電極
上にまで延在させ、受光部面積を増大させる。

■　フレームトランスファ型の素子構造を採用する。

■　画素自体に増幅機能をもたせる。

而して、■の手段では１画素における受光部面積がほぼ
１００％となるために感度は向上するが、電荷を転送す
る領域が受光部の一部およびチャネルストップ領域と同
一平面上にあるため、電荷転送領域が十分広くとれず電
荷結合素子の電荷転送容量が制限を受ける。そのため、
受光部で光電変換された電荷の全てを転送することがで
きなく、ダイナミック・レンジが低下する欠点がある。

また、■の撮像素子ではイメージ部とストレージ部とが
必要なことからチップサイズが大きくなり、かつ、スミ
アリングも大きく、また、電極材料として一般的に用い
られる多結晶シリコンを採用すると青色感度が低下する
という欠点を有する。さらに、■の手段では個々の画素
の増幅率をそろえるのが難しく、感度ばらつきが大きく
なるという欠点がある。

［課題を解決するための手段７本発明の固体撮像素子では、半導体基板表面に複数本の
溝が形成されており、該溝に挟まれた領域に受光部が、
溝の底面に電荷結合素子の電荷転送領域が形成され、ま
た、溝内部に電荷結合素子の電荷転送電極が形成されて
いる。そして、溝の側壁には、電荷読み出し領域となる
部分を除いてチャネルストップ領域が形成されている。

［実施例］次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例示す断面図である。

同図において、第５図の従来例の部分に対応する部分に
は下１桁が共通する参照番号が付されているので、重複
する説明は省略するが、本実施例においては、２つの渭
（溝は、紙面に垂直方向に長く形成されている）に挟ま
れた基板の表面領域に受光部１５が形成され、電荷結合
素子の電荷転送領域１３は溝の底面に設けられ、そして
溝内部には、電荷結合素子の電荷転送電極である第１転
送電極１６および第２転送電極１７が形成されている。

また、溝側壁の必要個所にはチャネルストップ領域１４
が設けられている。

本実施例によれば、チャネルストップ領域１４が受光部
１５と電荷転送領域１３と同一平面上にはなく溝の側壁
に形成されているため、従来のチャネルストップ領域で
あった領域をそのまま受光部１５と電荷転送領域１３に
使うことができ５．感度およびダイナミック・レンジを
向上させることができる。すなわち、本実施例では、第
５図（ａ）の素子に対し感度を８０％向上させることで
きる。

次に、第１図の実施例の製造方法について、第２図（ａ
）〜（ｆ）を参照して説明する。

まず、第２図（ａ）に示すように既知の方法でｎ型シリ
コン基板１１上にｐ型ウェル領域１２およびｎ型領域１
５ａを形成する。次に、電荷転送領域を形成すべき領域
に選択的に溝２０を形成する［第２図（ｂ）］。

次に、イオン注入法を用いて図の斜め上方から全面にボ
ロンを導入し基板表面および溝２ｏの側壁を含む溝内部
にｎ型領域１４ａを形成する［第２図（ｃ）］、ここで
、ＲＩＥ　（反応性イオンエツチング）法により、全面
をエツチングすると、表面および溝底面のｐ型頭域が除
去され、溝２０の側壁のチャネルストップ領域１４部分
にのみｐ型頭域が残る［第２図（ｄ）］。

次に、リンあるいはヒ素をイオン注入法で導入し渭２０
の底部にｎ型の電荷転送領域１３を形成する［第２図（
ｅ）］、Ｌかるのち、第２図（ｆ）に示すように、多結
晶シリコンの堆積とフォトエツチングにより渭２０内に
第１の転送電極１６および第２転送電極１７を形成する
。その後、アルミニウムの遮光膜を形成することにより
、第１図に示した素子を得ることができる。

次に、第３図を参照して本発明の他の実施例について説
明する。第３図において、第１図の実施例の部分に対応
する部分については下１桁が共通する参照番号が付され
ている。

本実施例では、受光部３５を電荷転送電極上にまで延在
させて受光部面積の拡大を図っている。

そして、受光部３５の光電変換電荷量と電荷転送領域３
３の取り扱い可能電荷量とのバランスをとるために、受
光部３５の基板内部分が先の実施例の場合より狭くなさ
れ、その分電荷転送領域３３が拡げられている。したが
って、本実施例によれば、感度およびダイナミック・レ
ンジを先の実施例のものより向上させることができる。

なお、この実施例では、遮光膜３８にはモリブデン膜が
用いられている。

次に、本実施例の製造方法について第４図を参照して説
明する。第２図（ａ）〜（ｆ）の工程と同様の工程を経
た後、第４図に示すように、モリブデンの遮光膜３８を
形成する０次に、基板上のｎ型領域３５ａを種結晶とし
てシリコンをエピタキシャル成長させ、これをバターニ
ングすることにより、第３図の素子を得ることができる
。

なお、受光部３５を形成するための材料としては単結晶
シリコン膜に替えて、ａ−３ｉ膜やＺｎＳ　ｅ　−Ｚ　
ｎ　Ｃｄ　Ｔ　ｅ等の光導電膜を用いることができる。

以上の実施例では、第１図乃至第３図の図面と垂直方向
についての受光素子の分離手段については特に触れなか
ったが、これには通常の平面的チャネルストップ領域を
用いることができる。あるいは、また受光部間に溝を設
け、さらに溝側面にチャネルストップ領域を形成するよ
うにしてもよい後者の場合には、電荷転送電極の接続配線部分をも溝内
に埋設することができるので、基板表面を平坦化するこ
とができ、後の工程でカラーフィルタ等を形成するのに
好都合である。

［発明の効果］以上説明したように、本発明は、受光部である光電変換
素子を半導体基板の表面領域に、そして電荷転送領域を
半導体基板の溝底面に設け、その講の一部を素子分離部
（チャネルストップ領域）とするものであるので１本発
明によれば、受光部と電荷転送領域の面積を広くとるこ
とができ、感度およびダイナミック・レンジを向上させ
ることができる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す断面図、第２図（ａ
）〜（ｆ）は、その製造工程を説明するための断面図、
第３図は、本発明の他の実施例を示す断面図、第４図は
、その製造工程を説明するための断面図、第５図（ａ）
、（ｂ）は、従来例を示す断面図である。１１．３１．５１・・・ｎ型シリコン基板、１２．３２
．５２・・・ｐ型ウェル領域、　　１３．３３．５３・
・・電荷転送領域、　　　１４．３４．５４・・・チャ
ネルストップ領域、　　１４ａ・・・ｐ型頭域、　　１
５．３５．５５．５５ａ・・・受光部、１５ａ、３５ａ
・・・ｎ型領域、　　　　１６．３６．５６・・・第１
転送電極、　　　　１７．３７．５７・・・第２転送電
極、１８．３８．５８．５８ａ・・・遮光膜、１９．３９．５９・・・絶縁膜、２０・・・溝。

Claims

【特許請求の範囲】

半導体基板の表面に複数本の溝が形成され、２つの溝に
挟まれた前記半導体基板の表面領域内に複数の受光部が
形成され、前記溝の底面の前記半導体基板の表面領域に
前記受光部において蓄積された光電変換電荷を転送する
電荷結合素子の電荷転送領域が設けられ、前記溝内部に
は前記電荷結合素子の電荷転送電極が設けられている固
体撮像素子。